JPS5814772B2 - アナログ デイジタルヘンカンキ - Google Patents

Description

【発明の詳細な説明】 本発明は入力に得たアナログ信号をデイジクル信号に変
換して出力するアナログ・デイジタル変換器（以下「Ａ
Ｄ変換器」という。

）に関する。従来からＡＤ変換器はさまざまな種類のも
のが知られている。

一般に、変換速度の早いＡＤ変換器は精度が低く、逆に
精度の高いものは変換速度が遅い。

従って、ＡＤ変換器を計測器あるいは自動制御装置の入
力等に使用する場合には、精度と変換速度の関係を考慮
して定数が定められる。

しかし、例えば調整用の測定器にこのようなＡＤ変換器
が使用された場合、調整の初期段階では精度が低くとも
変換速度の早いものが要求され、調整の最終段階では逆
に変換速度が遅くとも、精度の高いことが必要な場合が
ある。

従来のＡＤ変換器ではこれを１個の回路でカバーするこ
とは困難である。

すなわち、変換速度を町変にするため、単にＡＤ変換器
に供給するクロツク信号を町変にしたのでは、積分回路
等の時定数を備えた回路が飽和することがあり、適切な
動作を期待できない。

このため従来の装置では時定数の異なるＡＤ変換器が複
数個備えられ、これを切り換えて使用する等の方法が採
られていて、回路が高価になる。

本発明はこれを改良するもので、１個のＡＤ変換器で、
変換速度の早い動作と精度の高い動作を切り換えて使用
することができるものを提供することを目白勺とする。

本発明のＡＤ変換器は、入力アナログ電圧を積分し、そ
の積分時間によりクロック信号を計数する積分形のＡＤ
変換器であって、積分回路の時定数とクロツク信号の分
周率を連動して切り換えることができるように構成され
たことを特徴とする。

すなわち本発明は、アナログ入力端子と、デイジタル出
力端子と、アナログ入力端子に与えられた電圧を積分入
力として時間の経過に従い積分する積分回路と、アナロ
グ・デイジタル変換周期に等しい周期の繰返し鋸歯状波
を発生する鋸歯状波発生回路と、一方の入力に前記積分
回路の積分出力が与えられ他方の入力に前記鋸歯状波発
生回路の出力が与えられその両入力の電王の大小を比較
する比較回路と、前記周期の始点から前記比較回路の両
入力の電圧が一致するまでの時間は前記積分回路の入力
に正の基準電圧を加算し、この時間の経過後から前記周
期の終点までは前記積分回路の入力に負の基準電千を加
算する第−の回路手段と、クロツク信号を計数するカウ
ンクと、前記周期の始点から前記比較回路の両入力の電
圧が一致するまでの時間にわたり前記カウンタが計数し
た計数値をデイジタル出力として前記デイジタル出力端
子に取り出す第二の回路手段とを備えたアナログ・デイ
ジタル変換器において、前記積分回路には複数個の時定
数回路を設けて積分時定数の選択切り換えができるよう
に構成され、前記鋸歯状波発生回路の発生する鋸歯状波
の周期の選択切り換えができるように構成され、前記積
分時定数の選択切り換えと前記周期の選択切り換えとが
連動するように構成されたことを特徴とする。

以下図面により詳しく説明する。

第１図は本発明実施例の回路構成図である。

図で１はアナログ入力端子、２，３．４は演算増幅器、
５〜５′は切換設定入力端子、６〜６′は増幅回路、７
〜７′はスイッチ駆動回路、８は鋸歯状波発生回路、９
はモノマルチバイブレータ、１０は分周回路、１１はア
ンド回路、１２はカウンタ、１３はレジスタ、１４はＲ
Ｓフリツプフロツプ回路、１５はモノマルチバイブレー
タ、１６は終了信号入力端子、１７は読出信号入力端子
、１８はクロツク信号発生回路、１９はリセット入力端
子、２０はデイジタル出力端子である。

Ｒ１〜Ｒ４は抵抗器Ｃ１〜Ｃｎはコンデンサ、ＳＷ１１
〜ＳＷ１ｎ、ＳＷ２１〜ＳＷ２ｎはスイッチ、ＳＷ３は
スイッチである。

アナログ入力端子１の信号は、演算増幅器２の構成する
バツファ増幅回路を介して、抵抗器Ｒ１から演算増幅器
３の入力に導かれている。

演算増幅器３は積分回路を構成している。

演算増幅器３の入力にはスイッチＳＷ３を介して、正の
基準電圧＋Ｅｓまたは負の基準電圧−Ｅｓのいずれかが
抵抗器Ｒ２を経て導かれている。

スイッチＳＷ３は演算増幅器４の出力Ｅ４により切り換
え制御されるように構成されている。

演算増幅器３の出力はそれぞれスイッチＳＷ１１〜ＳＷ
１ｎとコンデンサＣ１１〜Ｃｎとの直列回路を介して、
入力に帰還されている。

ここで、スイッチＳＷ１１〜ＳＷ１ｎは、対応するスイ
ッチＳＷ２１〜ＳＷ２ｎと連動であり、これらはスイッ
チ設定入力５〜５′の信号により、スイッチ駆動回路７
〜７′により選択して開閉されるように構成されている
。

演算増幅器３の出力は抵抗器Ｒ３を介して演算増幅器４
の入力に結合されている。

演算増幅器４は比較回路を構成している。

演算増幅器４の他方の入力には、鋸歯状波発生回路８の
出力が抵抗器Ｒ４を介して結合されている。

演算増幅器４の出力はモノマルチバイブレータ９の人力
に導かれている。

この出力はアンド回路１１の入力の一つに導かれている
。

一方、クロックパルス発生回路１８の出力はカウンク１
２に入力されている。

カウンタ１２の各桁はレジスタ１３の対応する各桁に結
合され、ストローブ信号ＳＴの入力があると、出力端子
２０に読み出されるように構成されている。

カウンタ１２の上位桁はスイッチＳＷ２１〜ＳＷ２ｎを
介して、鋸歯状波発生回路８および分周期１０の入力に
それぞれ導かれている。

スイッチＳＷ２１〜ＳＷ２ｎにより選択されてここに現
われる出力は、クロツク発生回路１８の発生するクロッ
ク信号が、カウンタ１２により分周されたものであり、
その分周率は選択されるスイッチＳＷ２１〜ＳＷ２ｎに
より定める。

上述のようにこのスイッチＳＷ２１〜ＳＷ２ｎはＳＷ１
１〜ＳＷ１ｎと連動して制御される。

分周回路１０の出力はアンド回路１１の入力の一つに導
かれている。

アンド回路１１の出力は、レジスク１３のストローブ入
力およびフリツプフロツプ回路１４のリセット入力Ｒに
導かれている。

フリツプフロツプ回路１４の出力Ｑはアンド回路１１の
入力の一つに結合されている。

終了入力端子１６の信号はモノマルチバイブレータ１５
を介して、フリツプフロツプ回路１４のリセット入力Ｒ
に導かれている。

読出入力端子１７の信号はフリツプフロツプ回路１４の
セット入力Ｓに結合されている。

レジスタ１３の各桁の内容はデイジタル出力端子２０に
結合されている。

また、リセット人力端子１９の信号は、このレジスク１
３の内容をリセットするように構成されている。

このように構成された装置の動作を第２図および第３図
のタイムチャートを用いて説明する。

第２図はアナログ入力Ｅｘが正の場合、第３図はアナロ
グ入力Ｅｘが負の場合をそれぞれ示している。

まずリセット入力１９に信号を与え、レジスタ１３の内
容をリセットして零にする。

次に設定入力５〜５′の一つに選択信号を与えて、スイ
ッチ駆動回路７〜７′を動作させ、対応するスイッチＳ
Ｗ１１〜ＳＷ１ｎおよびＳＷ２１〜ＳＷ２ｎの一つを閉
じる。

次いで、アナログ入力端子１にアナログ入力が与えられ
る。

クロックパルス発生回路１８の発生するクロツクパルス
は、デューテイ５０％の信号で、これは順次カウンク１
２の下位桁から計数され蓄積される。

前述のようにスイッチＳＷ２ が閉じているので、その閉じたスイッチを介して得られ
る信号Ｅ１は、クロツク信号発生回路１８の４発生する
クロック信号を指定する分周比で分周したものでそのデ
ューテイが５０％になるように設定された方形波である
。

これを第２図のＥ１に示す。

この方形波の１周期が、このＡＤ変換器の１回の変換周
期となる。

これは鋸歯状発生回路８に入力され、１周期に１回の鋸
歯状波出力Ｅ２を得る。

出力Ｅ２は比較器を構成する演算増幅器４の一方の入力
に与えられる。

演算増幅器３による積分回路は、スイッチＳＷ１１〜Ｓ
Ｗ１ｎの選択された回路のコンデンサＣ１〜Ｃｎと抵抗
器Ｒ１で定まる時定数により、入力アナログ電圧Ｅｘを
積分入力として積分する。

ここで、スイッチＳＷ３は演算増幅器４の出力により制
御され、上記変換周期の始点から演算増幅器４の両入力
が一致するまでの時間は正の基準電圧＋Ｅｓの側に接続
され、これが一致した後はその周期の始点までは負の基
準電圧−Ｅｓの側に接続されるように切り換えられる。

演算増幅器３の出力に得られる電圧Ｅ３は第２図Ｅ３に
示すもので、これは演算増幅器４により構成される比較
回路の入力に導かれて、鋸歯状波発生回路８の出力Ｅ２
と比較される。

周期の始点から、アナログ入力電王ＥＸと正の基準電圧
＋Ｅｓの和の値 Ｅｓ＋Ｅｘ を積分する積分をはじめてから時間ｔ１が経過すると、
電王Ｅ２とＥ３は一致し、比較回路出力Ｅ４が反転して
モノマルチバイブレータ９にトリガをノ与える。

同時にスイッチＳＷ３は負の基準電圧−Ｅｓに接続され
、積分回路の入力にこんどは負の基準電圧を加算するこ
とになる。

この時点からは積分回路は −Ｅｓ＋Ｅｘ デを積分して、周期の終点に至る。

周期の終点すなわち次の周期の始点では、比較回路の人
力鋸歯状波Ｅ２が急に下がるのでスイッチＳＷ３は切り
換わり再び正の基準電圧＋Ｅｓに接続される。

モノマルチバイブレータ９は上記トリガにより短いパル
スＥ５を送出する。

このとき、アンド回路１１のゲートが開いていれば、こ
れはレジスク１３のストローブ信号となりカウンタ１２
の各桁の内容はレジスク１３に移される。

これはデイジクル出力端子２０から、デイジタル出力と
して得られる。

すなわち、積分回路の入力電圧ＥＳの大小によりこの積
分動作を行なう時間が異なるので、この時間がカウンタ
１２により計数され、その計数値がレジスタ１３に与え
られてデイジタル出力として利用される。

アンド回路１１のゲートが開いている条件は、読出信号
入力１７に信号が送られて、フリツプフロツプ回路１４
の出力Ｑに信号があることと、分周回路１０の出力があ
ることである。

分周回路１０は周期を定める出力Ｅ１を２分の１の周波
数５に変換するもので、モノマルチバイブレータ９の出
力Ｅ５が第２周期目の安定した状態でとり出されるよう
にしたものである。

また、終了信号入力１６に信号が与えられれば、このと
きのカウンタ１２の内容を読み出すことができる。

いまかりに、アナログ人力電圧Ｅｘが零であったとする
と、積分回路は周期の前半は正の基準電圧＋Ｅｓを積分
し、周期のちょうど半分のところで比較回路の入力が一
致し、周期の後半は負の基準電圧−Ｅｓを積分して周期
の終点に至る。

いまかりに、アナログ人力電王Ｅｘが正（ただしｌＥｘ
ｌ＜ｌＥｓｌ）になったとすると、−Ｅｓ十Ｅｘ は負であるがその絶対値は小さくなるので、積分出力電
王Ｅ３の傾斜は右下がりであるがゆるやかになって、周
期の半分より先で電王Ｅ２と交叉することになる。

これが第２図の状態である。逆に、アナログ入力電圧Ｅ
ｘが負（ただし、ｌＥｘｌ＜ｌＥｓｌ）になったとする
と −Ｅｓ＋Ｅｘ は絶対値の大きい負となり、積分出力電圧Ｅ３の傾斜は
右下りであってしかも急になり、周期の半分より前に電
圧Ｅ２と交叉することになる。

これが第３図の状態である。

アナログ人力電王Ｅｘが正の状態（第２図）では、必然
的に積分出力Ｅ３の平均レベルは高くなり、アナログ入
力電圧Ｅｘが負の状態（第３図）では、積分出力Ｅ３の
平均レベルは低くなる。

周期の半分の点より電王Ｅ３とＥ２が一致する点が前ま
たは後にどれだけずれたか、すなわち積分周期の半分の
点の前後に現われる時間ｔｘが、アナログ入力電ＥＥｘ
に対応する。

全ての直線性が良好であればこれは比例することになる
。

この時間ｔｘが正になろうと負になろうと、すなわちア
ナログ入力電圧Ｅｘが正であろうと負であろうと、モノ
マルチバイブレータ９の出力Ｅ５により前述のような計
数のリセットを行うことにより、対応するデイジタル出
力を取り出すことができる。

ここで本発明の回路の特徴として、積分回路の時定数を
定めるコンデンサＣ１〜Ｃｎと、その場合の最適を標本
化周期は連動して選択されるので、任意の精度を選べば
最適の変換速度を得ることができる。

また、速度を選択した場合にも最適の精度が得られるこ
とになる。

実用的な高速低精度の値と、低速高精度の値を表に示す
。

第１図の実施例に示されたｎ個の選択は、この間を適当
に割って設定すればよい。

なお、上記実施例に示す構成は本発明の範囲を限定する
ものではなく、本発明の主旨に沿ってさまざまの回路構
成の積分形ＡＤ変換器に、同様に実施することができる
。

以上述べたように、本発明により精度と変換速度を任意
に選択して、用途に適した動作を行なわせることのでき
るＡＤ変換器を得ることができる。

【図面の簡単な説明】

第１図は本発明実施例回路構成図。 第２図は上記実施例の動作タイムチャート（人力が正の
場合）。 第３図は上記実施例の動作タイムチャート（入力が負の
場合）。 １・・・・・・アナログ人力端子、２，３，４・・・・
・・演算増幅器、５〜５′・・・・・・切換設定入力端
子、６〜６′・・・・・・増幅回路、７〜７′・・・・
・・スイッチ駆動回路、８・・・・・・鋸歯状波発生回
路、９・・・・・・モノマルチバイブレータＡ１０・・
・・・・分周回路、１１・・・・・・アンド回路、１２
・・・・・・カウンクＡ１３・・・・・・レジスタＡ１
４・・・・・・フリツブフロツプ回路、１５モノマルチ
バイブレータ、１６・・・・・・終了信号人力端子、１
７・・・・・・読出信号人力端子Ａ１８・・・・・・ク
ロツク信号発生回路、１９・・・・・・リセット入力端
子Ａ２０・・・・・・デイジタル出力端子ＡＲ１〜Ｒ４
・・・・・・抵抗器、Ｃ１〜Ｃｎ・・・・・・コンデン
サ、ＳＷ−ＳＷ１ｎ，ＳＷ２、〜ＳＷ２ｎ・・・・・・
スイッチ（ＳＷ１ｉとＳＷ２ｉは連動）。

Claims (1)

1. 【特許請求の範囲】 １ アナログ入力端子と、 デ゛イジタル出力端子と、 前記アナログ入力端子に与えられた電圧を積分入力とし
   て時間の経過に従い積分する積分回路とアナログ・デイ
   ジタル変換周期に等しい周期の繰返し鋸歯状波を発生す
   る鋸歯状波発生回路と、一方の入力に前記積分回路の積
   分出力が与えられ他方の入力に前記鋸歯状波発生回路の
   出力が与えられその両入力の電圧の大小を比較する比較
   回路と、 ＠記周期の始点から前記比較回路の両入力の電圧が一致
   するまでの時間は前記積分回路の入力に正の基準電圧を
   加算し、この時間の経過後から前記周期の終点までは前
   記積分回路の入力に負の基準電圧を加算する第一の回路
   手段と、 クロツク信号を計数するカウンクと、 前記周期の始点から前記比較回路の両入力の電圧が一致
   するまでの時間にわたり前記カウンクが計数した計数値
   をデイジタル出力として前記デイジタル出力端子に取り
   出す第二の回路手段とを備えたアナログ・デイジタル変
   換器において前記積分回路には複数個の時定数回路を設
   けて積分時定数の選択切り換えができるように構成され
   、 前記鋸歯状波発生回路の発生する鋸歯状波の周期の選択
   切り換えができるように構成され、前記積分時定数の選
   択切り換えと前記周期の選択切り換えとが連動するよう
   に構成されたことを特徴とするアナログ・デイジタル変
   換器。