JPH0426251B2 - - Google Patents
Info
- Publication number
- JPH0426251B2 JPH0426251B2 JP22366984A JP22366984A JPH0426251B2 JP H0426251 B2 JPH0426251 B2 JP H0426251B2 JP 22366984 A JP22366984 A JP 22366984A JP 22366984 A JP22366984 A JP 22366984A JP H0426251 B2 JPH0426251 B2 JP H0426251B2
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- output
- comparator
- period
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、帰還形パルス幅変調方式Ａ／Ｄ変換
器の改良に関し、更に詳しくは高速化した帰還形
パルス幅変調方式Ａ／Ｄ変換器に関する。
器の改良に関し、更に詳しくは高速化した帰還形
パルス幅変調方式Ａ／Ｄ変換器に関する。
（従来の技術）
Ａ／Ｄ変換方式としては、従来より種々の方式
が知られており、高速形の逐次比較方式や低速形
の積分方式がある。このうち、積分方式として
は、二重積分方式や帰還形パルス幅変調方式があ
る。これら積分方式は、低速ではあるが、入力未
知電圧の積分時間を電源周波数の整数倍にとれ
ば、電源に起因するノイズを除去できることか
ら、高精度、高安定のＡ／Ｄ変換方式として多用
されている。特に、帰還形パルス幅変調方式Ａ／
Ｄ変換器は、出願人の発明に係るものであり、前
記積分方式の特徴に加えて、入力未知電圧を継続
する必要がない、使用部品例えば積分コンデンサ
等に高精度のものが必要でない等の多くの優れた
特長を有している。
が知られており、高速形の逐次比較方式や低速形
の積分方式がある。このうち、積分方式として
は、二重積分方式や帰還形パルス幅変調方式があ
る。これら積分方式は、低速ではあるが、入力未
知電圧の積分時間を電源周波数の整数倍にとれ
ば、電源に起因するノイズを除去できることか
ら、高精度、高安定のＡ／Ｄ変換方式として多用
されている。特に、帰還形パルス幅変調方式Ａ／
Ｄ変換器は、出願人の発明に係るものであり、前
記積分方式の特徴に加えて、入力未知電圧を継続
する必要がない、使用部品例えば積分コンデンサ
等に高精度のものが必要でない等の多くの優れた
特長を有している。
（発明が解決しようとする問題点）
積分形Ａ／Ｄ変換器の欠点は、前述したように
高速化が困難なことである。高速化を困難ならし
めている原因は、積分器を動作させるための最小
限必要な積分時間を設ける必要があること、その
積分時間幅内でカウントするクロツクの数及び周
期等で一定の制約があることである。帰還形パル
ス幅変調方式を考えた場合、出力パルス幅の時間
制度は容易に10-6程度までのものが得られる。し
かしながら、高速化しようとすると、計数クロツ
クとして（変調時間）×（精度）の周期をもつパル
スを必要とし、高精度かつ高速のＡ／Ｄ変換器を
実現することが技術的に困難になつてくる。特
に、Ａ／Ｄ変換器をIC化等するため小型化する
ことを考えると、計数クロツクの周波数は数10M
Hz以下に限定されてしまうため、この点からも高
速化が制約を受けてしまう。
高速化が困難なことである。高速化を困難ならし
めている原因は、積分器を動作させるための最小
限必要な積分時間を設ける必要があること、その
積分時間幅内でカウントするクロツクの数及び周
期等で一定の制約があることである。帰還形パル
ス幅変調方式を考えた場合、出力パルス幅の時間
制度は容易に10-6程度までのものが得られる。し
かしながら、高速化しようとすると、計数クロツ
クとして（変調時間）×（精度）の周期をもつパル
スを必要とし、高精度かつ高速のＡ／Ｄ変換器を
実現することが技術的に困難になつてくる。特
に、Ａ／Ｄ変換器をIC化等するため小型化する
ことを考えると、計数クロツクの周波数は数10M
Hz以下に限定されてしまうため、この点からも高
速化が制約を受けてしまう。
本発明はこのような点に鑑みてなされたもので
あつて、その目的は高精度かつ高速度の帰還形パ
ルス幅変調方式Ａ／Ｄ変換器を実現することにあ
る。
あつて、その目的は高精度かつ高速度の帰還形パ
ルス幅変調方式Ａ／Ｄ変換器を実現することにあ
る。
（問題点を解決するための手段）
前記した問題点を解決する本発明は、入力未知
電圧と第１の基準電圧との差を積分する第１の積
分器と、該第１の積分器の入力部に系を駆動する
ための一定周期の矩形波を印加する矩形波発生回
路と、第１の積分器の出力と零電位とを比較する
比較器とにより構成されてなる帰還形パルス幅変
調回路でＮ回の変調動作を行わしめ、該Ｎ回の変
調動作中に前記比較器の出力が“１”レベルにあ
る期間のクロツクのカウント数の総和（第１カウ
ント値）と、 第１の積分器が零を切つてから比較器が“１”
レベルに立上がるまでの期間に第２の積分器で負
の基準電圧（第２の基準電圧）を積分し、第１の
積分器が逆方向に零を切つてから比較器が“０”
レベルに立下るまでの期間に前記第２の基準電圧
と絶対値の等しい正の基準電圧を積分する動作を
Ｎ回の変調サイクルの間、繰り返し行わしめ、Ｎ
回の変調サイクル終了後に第２の積分器出力と同
極性で絶対値が第２の基準電圧の１／Ｋ倍の基準
電圧の折り返し積分を第２の積分器で行わせ、折
り返し積分開始時より該第２の積分器が零を切る
までの期間，クロツクをカウントさせたものの総
和（第２カウント値） とから、第１の積分器出力が“１”レベルにある
正確な時間幅を計測して入力未知電圧に応じたデ
イジタル値を得るように構成したことを特徴とす
るものである。
電圧と第１の基準電圧との差を積分する第１の積
分器と、該第１の積分器の入力部に系を駆動する
ための一定周期の矩形波を印加する矩形波発生回
路と、第１の積分器の出力と零電位とを比較する
比較器とにより構成されてなる帰還形パルス幅変
調回路でＮ回の変調動作を行わしめ、該Ｎ回の変
調動作中に前記比較器の出力が“１”レベルにあ
る期間のクロツクのカウント数の総和（第１カウ
ント値）と、 第１の積分器が零を切つてから比較器が“１”
レベルに立上がるまでの期間に第２の積分器で負
の基準電圧（第２の基準電圧）を積分し、第１の
積分器が逆方向に零を切つてから比較器が“０”
レベルに立下るまでの期間に前記第２の基準電圧
と絶対値の等しい正の基準電圧を積分する動作を
Ｎ回の変調サイクルの間、繰り返し行わしめ、Ｎ
回の変調サイクル終了後に第２の積分器出力と同
極性で絶対値が第２の基準電圧の１／Ｋ倍の基準
電圧の折り返し積分を第２の積分器で行わせ、折
り返し積分開始時より該第２の積分器が零を切る
までの期間，クロツクをカウントさせたものの総
和（第２カウント値） とから、第１の積分器出力が“１”レベルにある
正確な時間幅を計測して入力未知電圧に応じたデ
イジタル値を得るように構成したことを特徴とす
るものである。
（実施例）
以下、図面を参照して本発明の実施例を詳細に
説明する。
説明する。
第１図は本発明の一実施例を示す構成ブロツク
図である。図において１は、入力未知電圧Exと、
基準電圧＋Es，−Esの何れかの一方との加算値を
積分する第１の積分器で、その入出力間には積分
コンデンサC1が接続されている。入力未知電圧
Exは抵抗R1を介して、基準電圧＋Es，−Esは切
換スイツチSW1及び抵抗R2を介してそれぞれ第
１の積分器１の入力部に接続されている。２は、
クロツクφを受けて分周し、系を駆動させるため
の矩形波（変調波）Ecを発生させる矩形波発生
回路である。該矩形波発生回路２の矩形波出力
Ecは、抵抗R3及びコンデンサC2の直列回路を経
て第１の積分器１の入力部に接続されている。こ
こで、コンデンサC2は、矩形波Ecの直流分をカ
ツトするためのものである。３は、第１の積分器
１の出力と零電位とを比較する第１の比較器であ
る。該比較器３の出力で、切換スイツチSW1の接
続状態（＋Esか−Es）が制御される。前述した
第１の積分器１、矩形波発生回路２及び第１の比
較器３とで周知の帰還形パルス幅変調回路を構成
している。
図である。図において１は、入力未知電圧Exと、
基準電圧＋Es，−Esの何れかの一方との加算値を
積分する第１の積分器で、その入出力間には積分
コンデンサC1が接続されている。入力未知電圧
Exは抵抗R1を介して、基準電圧＋Es，−Esは切
換スイツチSW1及び抵抗R2を介してそれぞれ第
１の積分器１の入力部に接続されている。２は、
クロツクφを受けて分周し、系を駆動させるため
の矩形波（変調波）Ecを発生させる矩形波発生
回路である。該矩形波発生回路２の矩形波出力
Ecは、抵抗R3及びコンデンサC2の直列回路を経
て第１の積分器１の入力部に接続されている。こ
こで、コンデンサC2は、矩形波Ecの直流分をカ
ツトするためのものである。３は、第１の積分器
１の出力と零電位とを比較する第１の比較器であ
る。該比較器３の出力で、切換スイツチSW1の接
続状態（＋Esか−Es）が制御される。前述した
第１の積分器１、矩形波発生回路２及び第１の比
較器３とで周知の帰還形パルス幅変調回路を構成
している。
４は矩形波Ecを更に分周する分周器、５は第
１の比較器３の出力をそのＤ入力にクロツクφを
クロツク入力に受けるＤタイプフリツプフロツ
プ、６はリセツト入力に分周器４の出力を、クロ
ツク入力にクロツクφを受けるカウンタである。
Ｒ４，Ｒ５はそれぞれその一端に負の基準電圧−
Ｅが接続された抵抗、Ｒ６，Ｒ７はその一端に正
の基準電圧＋Ｅが接続された抵抗、SW2乃至SW5
は切換スイツチである。スイツチSW2とスイツチ
SW3，スイツチSW4とスイツチSW5はそれぞれ直
列接続され、スイツチSW2の他端は抵抗R4に、
スイツチSW3の他端は抵抗R6に、スイツチSW4
の他端は抵抗R5に、スイツチSW5の他端は抵抗
R7にそれぞれ接続されている。更に、スイツチ
SW2とSW3の接続点とスイツチSW4とSW5の接続
点は共通接続されている。又、抵抗R4〜R7の抵
抗値は、R4とR6がＲ，R5とR7がKR（Ｋは定数）
となるように選んである。
１の比較器３の出力をそのＤ入力にクロツクφを
クロツク入力に受けるＤタイプフリツプフロツ
プ、６はリセツト入力に分周器４の出力を、クロ
ツク入力にクロツクφを受けるカウンタである。
Ｒ４，Ｒ５はそれぞれその一端に負の基準電圧−
Ｅが接続された抵抗、Ｒ６，Ｒ７はその一端に正
の基準電圧＋Ｅが接続された抵抗、SW2乃至SW5
は切換スイツチである。スイツチSW2とスイツチ
SW3，スイツチSW4とスイツチSW5はそれぞれ直
列接続され、スイツチSW2の他端は抵抗R4に、
スイツチSW3の他端は抵抗R6に、スイツチSW4
の他端は抵抗R5に、スイツチSW5の他端は抵抗
R7にそれぞれ接続されている。更に、スイツチ
SW2とSW3の接続点とスイツチSW4とSW5の接続
点は共通接続されている。又、抵抗R4〜R7の抵
抗値は、R4とR6がＲ，R5とR7がKR（Ｋは定数）
となるように選んである。
７は、前記基準電圧切換回路部の共通接続点と
接続された第２の積分器で、その入出力部には積
分コンデンサC3が接続されている。８は該第２
の積分器出力と零電位とを比較する第２の比較
器、９は比較器３、分周器４及びフリツプフロツ
プ５の出力を受けてスイツチSW2，SW3の切換状
態を制御する第１のスイツチドライブ回路、１０
は分周器４及び比較器８の出力を受けてスイツチ
SW4，SW5の切換状態を制御する第２のスイツチ
ドライブ回路、SW6は分周器４の信号によりフリ
ツプフロツプ５と第２のスイツチドライブ回路１
０の出力のどちらかを選択する切換スイツチで、
該スイツチSW6で選択された信号は、カウンタ６
のゲート入力Ｇの他にゲート信号として入つてい
る。即ち、カウンタ６は該ゲート信号が“１”の
期間のみクロツクφをカウントするようになつて
いる。このように構成された回路の動作を、第２
図に示すタイミングチヤートを参照しながら詳細
に説明する。
接続された第２の積分器で、その入出力部には積
分コンデンサC3が接続されている。８は該第２
の積分器出力と零電位とを比較する第２の比較
器、９は比較器３、分周器４及びフリツプフロツ
プ５の出力を受けてスイツチSW2，SW3の切換状
態を制御する第１のスイツチドライブ回路、１０
は分周器４及び比較器８の出力を受けてスイツチ
SW4，SW5の切換状態を制御する第２のスイツチ
ドライブ回路、SW6は分周器４の信号によりフリ
ツプフロツプ５と第２のスイツチドライブ回路１
０の出力のどちらかを選択する切換スイツチで、
該スイツチSW6で選択された信号は、カウンタ６
のゲート入力Ｇの他にゲート信号として入つてい
る。即ち、カウンタ６は該ゲート信号が“１”の
期間のみクロツクφをカウントするようになつて
いる。このように構成された回路の動作を、第２
図に示すタイミングチヤートを参照しながら詳細
に説明する。
第２図において、イは第１の積分器１の加算点
Ａに入力される電流波形を、ロは第１の積分器１
の出力波形を、ハはＮ（Ｎは整数）サイクルの積
算時間を、ニはクロツクφを、ホは第１の比較器
３の出力波形を、ヘは第１の積分器１の出力が零
を切つてから第１の比較器３の出力が立上るまで
の間、“１”レベルになるパルス（スイツチドラ
イブ回路９のQ1出力）を、トは逆に第１の積分
器１の出力が逆方向に零を切つてから第１の比較
器３の出力が立下るまでの間、“１”レベルにな
るパルス（スイツチドライブ回路９のQ2出力）
を、チは第２の積分器７の出力波形を、リは第２
の比較器８の出力波形をそれぞれ示す。図イにお
いて、Ｔは変調サイクル周期で、矩形波発生回路
２の出力Ecの周期に一致する。波形f1は入力未知
電圧Ex（この場合は正）を、波形f2は矩形波Ec
を、波形f3は基準電圧（＋Es，−Ec）をそれぞれ
示している。それぞれの波形の振幅として符号
Ex，Ec，Esをそのまま用いている。
Ａに入力される電流波形を、ロは第１の積分器１
の出力波形を、ハはＮ（Ｎは整数）サイクルの積
算時間を、ニはクロツクφを、ホは第１の比較器
３の出力波形を、ヘは第１の積分器１の出力が零
を切つてから第１の比較器３の出力が立上るまで
の間、“１”レベルになるパルス（スイツチドラ
イブ回路９のQ1出力）を、トは逆に第１の積分
器１の出力が逆方向に零を切つてから第１の比較
器３の出力が立下るまでの間、“１”レベルにな
るパルス（スイツチドライブ回路９のQ2出力）
を、チは第２の積分器７の出力波形を、リは第２
の比較器８の出力波形をそれぞれ示す。図イにお
いて、Ｔは変調サイクル周期で、矩形波発生回路
２の出力Ecの周期に一致する。波形f1は入力未知
電圧Ex（この場合は正）を、波形f2は矩形波Ec
を、波形f3は基準電圧（＋Es，−Ec）をそれぞれ
示している。それぞれの波形の振幅として符号
Ex，Ec，Esをそのまま用いている。
入力未知電圧Exが入力すると、第１の積分器
１は第２図イに示すようにEx、基準電圧＋Es（又
は−Es）及び矩形波Ecとの加算値を積分する。
その積分周期は、前述したように矩形波発生回路
２から出力される矩形波（変調波）Ecの周期Ｔ
によつて定まる。時刻t1〜t2の間、第１の積分器
１の出力は第２図ロに示すように負領域で正の傾
きで上昇する。そして、時刻t2において積分器１
の出力が零を切る。この結果、第１の比較器３の
出力が第２図ホに示すようにそれまでの“０”レ
ベルから“１”レベルに立上る。
１は第２図イに示すようにEx、基準電圧＋Es（又
は−Es）及び矩形波Ecとの加算値を積分する。
その積分周期は、前述したように矩形波発生回路
２から出力される矩形波（変調波）Ecの周期Ｔ
によつて定まる。時刻t1〜t2の間、第１の積分器
１の出力は第２図ロに示すように負領域で正の傾
きで上昇する。そして、時刻t2において積分器１
の出力が零を切る。この結果、第１の比較器３の
出力が第２図ホに示すようにそれまでの“０”レ
ベルから“１”レベルに立上る。
比較器３が“０”レベルから“１”レベルに反
転すると、該比較器３により駆動される切換スイ
ツチSW1は、基準電圧を−Es側から＋Es側に切
換える。この結果、第１の積分器１の出力の傾き
はt1〜t2におけるよりもゆるくなる。時刻t3にお
いて矩形波が−Ecから＋Ecに切換わると、第１
の積分器１の入力電流加算値は正になり、積分器
１の出力は第２図ロに示すようにそれまでの正方
向の傾きから負の傾きに転じる。そして、時刻t4
において第１の積分器１の出力が逆方向に零を切
ると、第１の比較器３の出力は第２図ホに示すよ
うにそれまでの“１”レベルから“０”レベルに
転じる。
転すると、該比較器３により駆動される切換スイ
ツチSW1は、基準電圧を−Es側から＋Es側に切
換える。この結果、第１の積分器１の出力の傾き
はt1〜t2におけるよりもゆるくなる。時刻t3にお
いて矩形波が−Ecから＋Ecに切換わると、第１
の積分器１の入力電流加算値は正になり、積分器
１の出力は第２図ロに示すようにそれまでの正方
向の傾きから負の傾きに転じる。そして、時刻t4
において第１の積分器１の出力が逆方向に零を切
ると、第１の比較器３の出力は第２図ホに示すよ
うにそれまでの“１”レベルから“０”レベルに
転じる。
第１の比較器３の出力が“１”レベルから
“０”レベルに反転すると、切換スイツチSW1は
基準電圧を＋Es側から−Es側に切換える。この
結果、第１の積分器１の出力の傾きはt3〜t4にお
けるよりもゆるくなる。時刻t5において矩形波が
＋Ecから−Ecに切換わると、第１の積分器１の
入力電流加算値は負になり、積分器１の出力は第
２図ロに示すようにそれまでの負方向の傾きから
再び正の傾きに転じる。以下、同様の操作を繰り
返す。
“０”レベルに反転すると、切換スイツチSW1は
基準電圧を＋Es側から−Es側に切換える。この
結果、第１の積分器１の出力の傾きはt3〜t4にお
けるよりもゆるくなる。時刻t5において矩形波が
＋Ecから−Ecに切換わると、第１の積分器１の
入力電流加算値は負になり、積分器１の出力は第
２図ロに示すようにそれまでの負方向の傾きから
再び正の傾きに転じる。以下、同様の操作を繰り
返す。
ここで、系が定常状態にあるものとすれば、第
１の積分器１の出力が正である期間T1、或いは
負である期間T2（＝Ｔ−T1）は入力未知電圧Ex
に正確に対応したものとなつている。そこで、
T1或いはT2の期間を正確に計測すれば、入力未
知電圧を知ることができる。これが帰還形パルス
幅変調方式Ａ／Ｄ変換器の原理である。更に、変
調期間Ｔを電源周期の整数倍にとれば他の積分方
式Ａ／Ｄ変換器と同様に電源性のノイズを除去す
ることができる。
１の積分器１の出力が正である期間T1、或いは
負である期間T2（＝Ｔ−T1）は入力未知電圧Ex
に正確に対応したものとなつている。そこで、
T1或いはT2の期間を正確に計測すれば、入力未
知電圧を知ることができる。これが帰還形パルス
幅変調方式Ａ／Ｄ変換器の原理である。更に、変
調期間Ｔを電源周期の整数倍にとれば他の積分方
式Ａ／Ｄ変換器と同様に電源性のノイズを除去す
ることができる。
従来の帰還形パルス幅変調方式Ａ／Ｄ変換器の
場合、T1を計測する代わりに、第１の比較器３
が“１”レベルにある期間を計測している。第１
図に示す実施例では、第１の比較器３の出力を受
けるフリツプフロツプ５の出力が“１”レベルに
ある期間を計測する。ところで、この種のＡ／Ｄ
変換器は負帰還方式を採用しているため、入力に
対する応答が遅く、例えばステツプ入力に対して
は数サンプルの応答時間を必要とする。そこで、
本発明においては、１変換（変調）サイクルに要
する時間を短くして、その複数個の（例えばＮ
回）の積算値が電源周波数）50Hz，60Hz）の整数
倍になるようにしてノーマルモードリジエクシヨ
ン（NMR）特性が変わらないようにしている。
そこで、本発明では第２図に示すようにＮ回の変
調動作を行わしめ、その間の周期T3（＝Ｎ×Ｔ）
で１回のＡ／Ｄ変換サイクルとしている。例えば
50Hzの場合を例にとると、１周期が20mSである。
そこで、例えば１変調サイクル周期（矩形波Ec
の周期）を4mSにとると、20mSの間に５変調サ
イクルのパルス幅変調動作を行うことになる。
場合、T1を計測する代わりに、第１の比較器３
が“１”レベルにある期間を計測している。第１
図に示す実施例では、第１の比較器３の出力を受
けるフリツプフロツプ５の出力が“１”レベルに
ある期間を計測する。ところで、この種のＡ／Ｄ
変換器は負帰還方式を採用しているため、入力に
対する応答が遅く、例えばステツプ入力に対して
は数サンプルの応答時間を必要とする。そこで、
本発明においては、１変換（変調）サイクルに要
する時間を短くして、その複数個の（例えばＮ
回）の積算値が電源周波数）50Hz，60Hz）の整数
倍になるようにしてノーマルモードリジエクシヨ
ン（NMR）特性が変わらないようにしている。
そこで、本発明では第２図に示すようにＮ回の変
調動作を行わしめ、その間の周期T3（＝Ｎ×Ｔ）
で１回のＡ／Ｄ変換サイクルとしている。例えば
50Hzの場合を例にとると、１周期が20mSである。
そこで、例えば１変調サイクル周期（矩形波Ec
の周期）を4mSにとると、20mSの間に５変調サ
イクルのパルス幅変調動作を行うことになる。
この場合に問題となるのは、Ｎ回のパルス幅変
調出力のそれぞれの計測の方法で、単純にフリツ
プフロツプ５の出力パルス幅だけクロツクφをカ
ウントしたのでは１回の変調サイクルごとに±１
クロツクのカウント誤差（量子化誤差）が発生
し、更に、変調波Ecとクロツクφとが同期して
いるので、パルス幅出力T1とクロツクφとは常
に一定の位相関係となり、Ｎ回の変調サイクルの
間T3にカウント誤差が積算されてしまい、直線
性を上げることができない。
調出力のそれぞれの計測の方法で、単純にフリツ
プフロツプ５の出力パルス幅だけクロツクφをカ
ウントしたのでは１回の変調サイクルごとに±１
クロツクのカウント誤差（量子化誤差）が発生
し、更に、変調波Ecとクロツクφとが同期して
いるので、パルス幅出力T1とクロツクφとは常
に一定の位相関係となり、Ｎ回の変調サイクルの
間T3にカウント誤差が積算されてしまい、直線
性を上げることができない。
このことを第２図で説明する。フリツプフロツ
プ５の出力は、比較器３の出力をクロツクφでラ
ツチしているため、実際の積分器１の出力が正で
ある期間T1とずれてしまう。今、第１の積分器
１が正方向に零を切る時刻t2とフリツプフロツプ
５の出力が“０”レベルから“１”レベルに立上
る時刻との差分を△t2，第１の積分器１が負方向
に零を切る時刻t4とフリツプフロツプ５の出力が
“１”レベルから“０”レベルに立下る時刻との
差分を△t4とすると△t2−△t4は１回の変調サイ
クルにおける誤差分である。そこで、フリツプフ
ロツプ５の出力が“１”レベルにある期間のカウ
ンタ６のカウント値をＣとすると、Ｎ回における
単純加算値Ｎ・Ｃを計測値とすると、Ｎ・（△t2
−△t4）が累積誤差となる。本発明は、この累積
誤差を第２の積分器７を用いて正確に求め、前記
単純加算値Ｎ・Ｃを累積誤差で補正してやること
により、Ｎ回の変調サイクルにおけるT1の累積
値Ｎ・T1を正確に計測して、入力未知電圧Exを
高精度に求めることができるようにしたものであ
る。
プ５の出力は、比較器３の出力をクロツクφでラ
ツチしているため、実際の積分器１の出力が正で
ある期間T1とずれてしまう。今、第１の積分器
１が正方向に零を切る時刻t2とフリツプフロツプ
５の出力が“０”レベルから“１”レベルに立上
る時刻との差分を△t2，第１の積分器１が負方向
に零を切る時刻t4とフリツプフロツプ５の出力が
“１”レベルから“０”レベルに立下る時刻との
差分を△t4とすると△t2−△t4は１回の変調サイ
クルにおける誤差分である。そこで、フリツプフ
ロツプ５の出力が“１”レベルにある期間のカウ
ンタ６のカウント値をＣとすると、Ｎ回における
単純加算値Ｎ・Ｃを計測値とすると、Ｎ・（△t2
−△t4）が累積誤差となる。本発明は、この累積
誤差を第２の積分器７を用いて正確に求め、前記
単純加算値Ｎ・Ｃを累積誤差で補正してやること
により、Ｎ回の変調サイクルにおけるT1の累積
値Ｎ・T1を正確に計測して、入力未知電圧Exを
高精度に求めることができるようにしたものであ
る。
１変調サイクルにおけるカウンタ６のカウント
値をＣ、第１の積分器１の出力とフリツプフロツ
プ５の出力との差分を第２図ヘ，トに示すように
△t2，△t4とすると、積分器１の出力が正の期間
T1は次式で表わされる。
値をＣ、第１の積分器１の出力とフリツプフロツ
プ５の出力との差分を第２図ヘ，トに示すように
△t2，△t4とすると、積分器１の出力が正の期間
T1は次式で表わされる。
T1＝Ｃ・ｔ＋Δt2−Δt4 (1)
ここで、ｔはクロツクφの周期である。Ｎ回の
変調サイクルにおけるT1の積算値Ｎ・T1は次式
のようになる。
変調サイクルにおけるT1の積算値Ｎ・T1は次式
のようになる。
Ｎ・T1＝Ｎ・Ｃ・ｔ＋Ｎ（△t2−△t4） (2)
ここで、カウンタ６のＮ回のカウント値をC1
とすると(2)式は Ｎ・T1＝C1・ｔ＋Ｎ（△t2−△t4） (3) となる。(3)式でC1・ｔはカウンタ６のカウント
動作により求めることができる。そこで、Ｎ（△
t2−△t4）を、即ち（△t2−△t4）のＮ回の変調
サイクルにおける積算値を求めることができれば
Ｎ・T1を正確に計測できることになる。尚、カ
ウンタ６のカウント値C1は別途メモリ等に記憶
させておく。
とすると(2)式は Ｎ・T1＝C1・ｔ＋Ｎ（△t2−△t4） (3) となる。(3)式でC1・ｔはカウンタ６のカウント
動作により求めることができる。そこで、Ｎ（△
t2−△t4）を、即ち（△t2−△t4）のＮ回の変調
サイクルにおける積算値を求めることができれば
Ｎ・T1を正確に計測できることになる。尚、カ
ウンタ６のカウント値C1は別途メモリ等に記憶
させておく。
△t2の期間、第１のスイツチドライブ回路９の
Q1出力ＥによりスイツチSW2をオンに、スイツ
チSW3をオフにし、負の基準電圧−Ｅを第２の積
分器７に印加して積分動作を行わせる。（この間、
スイツチSW4，SW5は第２のスイツチドライブ回
路１０によりオフになつている。）第２の積分器
７の出力は、第２図チに示すように正の傾きで上
昇する。△t2の間積分動作を行うと、第１のスイ
ツチドライブ回路９はスイツチSW2をオフにす
る。この結果、第２の積分器７はその時の出力状
態をホールドする。
Q1出力ＥによりスイツチSW2をオンに、スイツ
チSW3をオフにし、負の基準電圧−Ｅを第２の積
分器７に印加して積分動作を行わせる。（この間、
スイツチSW4，SW5は第２のスイツチドライブ回
路１０によりオフになつている。）第２の積分器
７の出力は、第２図チに示すように正の傾きで上
昇する。△t2の間積分動作を行うと、第１のスイ
ツチドライブ回路９はスイツチSW2をオフにす
る。この結果、第２の積分器７はその時の出力状
態をホールドする。
次に、時刻t4において第２図トに示すように時
間幅△t4の第２のスイツチドライブ回路９のQ2出
力パルスが立上ると、第２の積分器７は正の基準
電圧＋Ｅの折り返し積分を行う。△t4だけ経過す
ると、第１のスイツチドライブ回路９のQ2出力
はスイツチSW3をオフにする。この結果、第２の
積分器７はその時の出力状態をホールドする。積
分器用入力抵抗R4とR6の値は、何れもＲである
ので、第２の積分器７の出力は１回のパルス幅変
調サイクルにおける△t2と△t4の差分に対応した
ものとなつている。抵抗R4とR6の抵抗値をＲ、
積分コンデンサC3の容量をＣとすると第２の積
分器７の出力は次式で与えられるれる。
間幅△t4の第２のスイツチドライブ回路９のQ2出
力パルスが立上ると、第２の積分器７は正の基準
電圧＋Ｅの折り返し積分を行う。△t4だけ経過す
ると、第１のスイツチドライブ回路９のQ2出力
はスイツチSW3をオフにする。この結果、第２の
積分器７はその時の出力状態をホールドする。積
分器用入力抵抗R4とR6の値は、何れもＲである
ので、第２の積分器７の出力は１回のパルス幅変
調サイクルにおける△t2と△t4の差分に対応した
ものとなつている。抵抗R4とR6の抵抗値をＲ、
積分コンデンサC3の容量をＣとすると第２の積
分器７の出力は次式で与えられるれる。
Ｅ（△t2−△t4）／（Ｃ・Ｒ） (4)
次に、第２回目の変調サイクルは、(4)式で表わ
される値を初期値として△t2の積分及び△t4の折
り返し積分を行わせる。従つて、第２回目の変調
サイクル終了後の第２の積分器７の出力は、第１
回目及び第２回目の変調サイクルにおける積分の
累積値となつている。従つて、Ｎ回の変調サイク
ル終了後の積分器７の出力は次式で与えられる。
される値を初期値として△t2の積分及び△t4の折
り返し積分を行わせる。従つて、第２回目の変調
サイクル終了後の第２の積分器７の出力は、第１
回目及び第２回目の変調サイクルにおける積分の
累積値となつている。従つて、Ｎ回の変調サイク
ル終了後の積分器７の出力は次式で与えられる。
Ｎ・Ｅ（△t2−△t4）／（Ｃ・Ｒ） (5)
Ｎ回の変調サイクルが終了した時刻t6（期間T3
の終了時）に、分周器４の出力が第２図ハに示す
ように“０”レベルに反転する。この立下りによ
つてカウンタ６はリセツトされて０になり、同時
にクロツクφを新たにカウントし始める。一方、
それと同時に第２のスイツチドライブ回路１０
は、時刻t6における第２の積分器７の出力極性と
同極性の基準電圧（この場合は＋Ｅ）を与えるス
イツチSW5をオンに、スイツチSW4をオフにして
折り返し積分を行わせる。（この間、スイツチ
SW2，SW3は第１のスイツチドライブ回路９によ
りオフになつている。）この折り返し積分の間、
スイツチSW6は第２のスイツチドライブ回路１０
からのゲート信号をカウンタ６に与えている。
の終了時）に、分周器４の出力が第２図ハに示す
ように“０”レベルに反転する。この立下りによ
つてカウンタ６はリセツトされて０になり、同時
にクロツクφを新たにカウントし始める。一方、
それと同時に第２のスイツチドライブ回路１０
は、時刻t6における第２の積分器７の出力極性と
同極性の基準電圧（この場合は＋Ｅ）を与えるス
イツチSW5をオンに、スイツチSW4をオフにして
折り返し積分を行わせる。（この間、スイツチ
SW2，SW3は第１のスイツチドライブ回路９によ
りオフになつている。）この折り返し積分の間、
スイツチSW6は第２のスイツチドライブ回路１０
からのゲート信号をカウンタ６に与えている。
第２の積分器７が折り返し積分を開始してか
ら、その出力が零を切るまでの時間をT4とする
と、このときの積分抵抗値はKR（Ｋは整数Ｎと
は独立した整数）であることから次式が成立す
る。
ら、その出力が零を切るまでの時間をT4とする
と、このときの積分抵抗値はKR（Ｋは整数Ｎと
は独立した整数）であることから次式が成立す
る。
Ｎ・Ｅ（△t2−△t4）／（Ｃ・Ｒ）
−（Ｅ・T4）／（Ｃ・（KR））＝０
(6)
ここで、第２の積分器７が時刻t7において零を
切ると、第２の比較器８の出力が第２図リに示す
ようにそれまでの“１”レベルから“０”レベル
に立下る。この変化は、第２のスイツチドライブ
回路１０、スイツチSW6を経てカウンタ６のゲー
ト入力に与えられ、ゲートが閉じる。この結果、
カウンタ６はカウント動作を停止するが、それま
でのカウント値をC2とすると C2・ｔ＝T4 (7) が成立つ。そこで、(7)式を(6)式に代入整理すると Ｎ（△t2−△t4）＝（C4・ｔ）／Ｋ (8) となる。(8)式を(3)式に代入すると Ｎ・T1＝C1・ｔ＋（C2・ｔ）／Ｋ (9) が成立つ。(9)式より、Ｎ回の変調サイクルにおけ
るＮ・T1がｔ／Ｋの分解能で計測できることが
わかる。
切ると、第２の比較器８の出力が第２図リに示す
ようにそれまでの“１”レベルから“０”レベル
に立下る。この変化は、第２のスイツチドライブ
回路１０、スイツチSW6を経てカウンタ６のゲー
ト入力に与えられ、ゲートが閉じる。この結果、
カウンタ６はカウント動作を停止するが、それま
でのカウント値をC2とすると C2・ｔ＝T4 (7) が成立つ。そこで、(7)式を(6)式に代入整理すると Ｎ（△t2−△t4）＝（C4・ｔ）／Ｋ (8) となる。(8)式を(3)式に代入すると Ｎ・T1＝C1・ｔ＋（C2・ｔ）／Ｋ (9) が成立つ。(9)式より、Ｎ回の変調サイクルにおけ
るＮ・T1がｔ／Ｋの分解能で計測できることが
わかる。
以上説明したように、本発明に係るパルス幅変
調方式Ａ／Ｄ変換器によれば以下のような効果が
得られる。
調方式Ａ／Ｄ変換器によれば以下のような効果が
得られる。
パルス幅変調信号Ecの周期を短くして、複
数回（Ｎ回）の積算にすることにより入力に対
する応答特性を向上させることができる。即
ち、変調周期Ｔを１／ｍに短縮すると応答をｍ
倍速くすることができる。又、Ｎ回の積算周期
を電源周波数の整数倍になるように調節するこ
とにより電源ノイズに対するNMR特性を向上
させることができる。
数回（Ｎ回）の積算にすることにより入力に対
する応答特性を向上させることができる。即
ち、変調周期Ｔを１／ｍに短縮すると応答をｍ
倍速くすることができる。又、Ｎ回の積算周期
を電源周波数の整数倍になるように調節するこ
とにより電源ノイズに対するNMR特性を向上
させることができる。
係数クロツクφと、パルス幅変調出力の非同
期関係による±１カウント誤差や複数回積算す
ることによる誤差の累積を非同期誤差部分を別
に取出して正確に計測し、補正処理を行うこと
により除去することができる。
期関係による±１カウント誤差や複数回積算す
ることによる誤差の累積を非同期誤差部分を別
に取出して正確に計測し、補正処理を行うこと
により除去することができる。
第２の積分器による誤差累積部分の折り返し
積分時に積分抵抗の抵抗値をＫ倍にすることに
よりＫ倍の時間分解能でパルス幅変調出力を正
確に計測することにより高速化が可能となる。
積分時に積分抵抗の抵抗値をＫ倍にすることに
よりＫ倍の時間分解能でパルス幅変調出力を正
確に計測することにより高速化が可能となる。
上述の説明においては、第１の積分器１の出力
が正極側にある期間T1を正確に計測する場合を
例にとつて説明したが、第１の積分器１の出力が
負極側にある期間T2を正確に計測するようにし
てもよい。又、前述の説明においては入力未知電
圧Exが正の場合を例にとつたが、本発明は入力
未知電圧Exが負の場合でも同様に適用すること
ができる。
が正極側にある期間T1を正確に計測する場合を
例にとつて説明したが、第１の積分器１の出力が
負極側にある期間T2を正確に計測するようにし
てもよい。又、前述の説明においては入力未知電
圧Exが正の場合を例にとつたが、本発明は入力
未知電圧Exが負の場合でも同様に適用すること
ができる。
（発明の効果）
以上詳細に説明したように、本発明によれば、
積分器が“０”レベルを切つてから比較器出力が
“１”レベルになるまでの時間と、積分器が逆方
向に“０”レベルを切つてから比較器出力が
“０”レベルになるまでの時間（非同期部分）の
Ｎ回の積算値を正確に求めて、積分器出力が
“１”レベル（又は“０”レベル）にある時間を
極めて正確にかつ高速に算出することにより入力
未知電圧を正確に測定することのできる帰還形バ
ルス幅変調方式Ａ／Ｄ変換器を実現することがで
きる。
積分器が“０”レベルを切つてから比較器出力が
“１”レベルになるまでの時間と、積分器が逆方
向に“０”レベルを切つてから比較器出力が
“０”レベルになるまでの時間（非同期部分）の
Ｎ回の積算値を正確に求めて、積分器出力が
“１”レベル（又は“０”レベル）にある時間を
極めて正確にかつ高速に算出することにより入力
未知電圧を正確に測定することのできる帰還形バ
ルス幅変調方式Ａ／Ｄ変換器を実現することがで
きる。
第１図は本発明の一実施例を示す構成ブロツク
図、第２図は各部の動作を示すタイミングチヤー
トである。 １，７……積分器、２……矩形波発生回路、
３，８……比較器、４……分周器、５……フリツ
プフロツプ、６……カウンタ、９，１０……スイ
ツチドライブ回路、R1〜R7……抵抗、C1〜C3…
…コンデンサ、SW1〜SW6……切換スイツチ、＋
Es，−Es，＋Ｅ，−Ｅ……基準電圧。
図、第２図は各部の動作を示すタイミングチヤー
トである。 １，７……積分器、２……矩形波発生回路、
３，８……比較器、４……分周器、５……フリツ
プフロツプ、６……カウンタ、９，１０……スイ
ツチドライブ回路、R1〜R7……抵抗、C1〜C3…
…コンデンサ、SW1〜SW6……切換スイツチ、＋
Es，−Es，＋Ｅ，−Ｅ……基準電圧。
Claims (1)
- 【特許請求の範囲】 １ 入力未知電圧と第１の基準電圧との差を積分
する第１の積分器と、該第１の積分器の入力部に
系を駆動するための一定周期の矩形波を印加する
矩形波発生回路と、第１の積分器の出力と零電位
とを比較する比較器とにより構成されてなる帰還
形パルス幅変調回路で複数回の変調動作を行わし
め、該複数回の変調動作中に前記比較器の出力が
“１”レベルにある期間のクロツクの総和をカウ
ント（第１カウント値）するカウンタと、 第１の積分器が零を切つてから比較器が“１”
レベルに立上がるまでの期間に第２の積分器で負
の基準電圧（第２の基準電圧）を積分し、第１の
積分器が逆方向に零を切つてから比較器が“０”
レベルに立下るまでの期間に前記第２の基準電圧
と絶対値の等しい正の基準電圧を積分する動作を
複数回の変調サイクルの間、繰り返し行わしめ、
複数回の変調サイクル終了後に第２の積分器出力
と同極性で絶対値が第２の基準電圧の１／Ｋ（Ｋ
は整数）倍の基準電圧の折り返し積分を第２の積
分器で行わせ、折り返し積分開始時より該第２の
積分器が零を切るまでの期間のクロツクの総和を
カウント（第２カウント値）するカウンタ、 を具備し、前記第１カウント値と第２カウント値
とを加算することにより入力未知電圧に応じたデ
イジタル値を得るように構成したことを特徴とす
る帰還形パルス幅変調方式Ａ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22366984A JPS61102820A (ja) | 1984-10-24 | 1984-10-24 | 帰還形パルス幅変調方式ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22366984A JPS61102820A (ja) | 1984-10-24 | 1984-10-24 | 帰還形パルス幅変調方式ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102820A JPS61102820A (ja) | 1986-05-21 |
| JPH0426251B2 true JPH0426251B2 (ja) | 1992-05-06 |
Family
ID=16801792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22366984A Granted JPS61102820A (ja) | 1984-10-24 | 1984-10-24 | 帰還形パルス幅変調方式ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102820A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03125518A (ja) * | 1989-10-11 | 1991-05-28 | Yokogawa Electric Corp | 帰還形パルス幅変調方式ａｄ変換器 |
| JPH03145332A (ja) * | 1989-10-31 | 1991-06-20 | Yokogawa Electric Corp | 帰還型パルス幅変調方式ａｄ変換器 |
-
1984
- 1984-10-24 JP JP22366984A patent/JPS61102820A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61102820A (ja) | 1986-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4112428A (en) | Clocked precision integrating analog to digital converter system | |
| USRE34899E (en) | Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset | |
| JP3532237B2 (ja) | 電圧／周波数変換装置 | |
| JP2509426B2 (ja) | デルタ−シグマ−アナログ／ディジタル変換器 | |
| JPH0426251B2 (ja) | ||
| US4633221A (en) | Dual slope analog-to-digital converter with automatic, short cycle range determination | |
| JPS644377B2 (ja) | ||
| JPS62185174A (ja) | 電子式電力量計 | |
| JP3311208B2 (ja) | 電圧／周波数変換器 | |
| EP0142703A2 (en) | A method for determining an unknown voltage and dual slope analog-to-digital converter | |
| JPS6255733B2 (ja) | ||
| RU2017087C1 (ru) | Датчик температуры с частотным выходом | |
| JPH0744460B2 (ja) | Ｐｗｍ型ｄ−ａ変換回路 | |
| JPH05275995A (ja) | 帰還形パルス幅変調回路 | |
| JPS6241464Y2 (ja) | ||
| JPH0144055B2 (ja) | ||
| JP2800326B2 (ja) | 周波数トランスデューサ | |
| JPS6135729B2 (ja) | ||
| JPH0139250B2 (ja) | ||
| JPH0786948A (ja) | アナログ−ディジタル変換器 | |
| JPH0754911B2 (ja) | Ａ／ｄ変換器 | |
| JPH059969B2 (ja) | ||
| JPS646571B2 (ja) | ||
| JPH052274B2 (ja) | ||
| JPS5940215A (ja) | 重量測定装置 |