JPS58150200A - 非揮発性で再プログラム可能な蓄積セル集積マトリツクス - Google Patents
非揮発性で再プログラム可能な蓄積セル集積マトリツクスInfo
- Publication number
- JPS58150200A JPS58150200A JP58024524A JP2452483A JPS58150200A JP S58150200 A JPS58150200 A JP S58150200A JP 58024524 A JP58024524 A JP 58024524A JP 2452483 A JP2452483 A JP 2452483A JP S58150200 A JPS58150200 A JP S58150200A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- address
- memory
- read
- rows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims description 48
- 230000015654 memory Effects 0.000 claims description 17
- 210000000352 storage cell Anatomy 0.000 claims description 13
- 210000004027 cell Anatomy 0.000 claims description 5
- 230000003068 static effect Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 206010010774 Constipation Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/822—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for read only memories
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発ｗＡの技術分野〕
本発明は、非揮発性で再プログラム可能な薔積セルより
なる集積マトリックスに関するものであり、そのマトリ
ックスの部分区域が冗長メ４１７として作用するか冗長
メモリが付加的に設けられて、その行が障害のあるマ）
ＩＪラックス行を置換し、そＯアドレスはマトリック
スの試験に続いて読取り専用メモリ（ＲＯＭ ）中およ
びスタティックな憚発社畜槓セルよりなる修正（・臂ツ
チ）レジスタ中に蓄積され、それらの出力部はこれらの
アドレスの動作発生中に障害のあるマトリックスの行を
阻止することにより冗長メモリの対応する行を付勢する
。
なる集積マトリックスに関するものであり、そのマトリ
ックスの部分区域が冗長メ４１７として作用するか冗長
メモリが付加的に設けられて、その行が障害のあるマ）
ＩＪラックス行を置換し、そＯアドレスはマトリック
スの試験に続いて読取り専用メモリ（ＲＯＭ ）中およ
びスタティックな憚発社畜槓セルよりなる修正（・臂ツ
チ）レジスタ中に蓄積され、それらの出力部はこれらの
アドレスの動作発生中に障害のあるマトリックスの行を
阻止することにより冗長メモリの対応する行を付勢する
。
したがって、本発明はいわゆる冗長メモリを扱うもので
あり、蓄積セルの数は実際に要求される蓄積セルの数よ
り多く、それ数発生した役に立たない、すなわち障害の
ある蓄積セルは余分のセル、すなわち冗擾畜槍セルによ
ってｔｉｌｌ）することができる。本発明は技術雑誌Ｉ
ＥＩＢジャーナル・オブ・ソ号ツドステート・サーキッ
ッ、１９７８年ｌθ月号第６９８ｇ乃全第７０３頁（特
に＠６９９頁左−）Ｋ記載されたような従来技術を基礎
とするものである。そこに示畜れた３つの可能性のうち
の、障害のある蓄積セルのアドレスを蓄積するための最
、初のものだけが本発明の技術に関係がある。すなわち
前記従来技術文献において「電気的Ｋｆ費できるラッチ
」と呼ばれているスタティックな揮発性蓄積セルである
。この蓄積の変化に関して、こ０ｗ式の蓄積が揮発性で
あるととＫより、−書のある蓄積セルのアドレスは追加
的に読取り専用メモリ中に依然として含まれていなけれ
ばならず、前記文献においてはそのためＫ例えば磁気デ
ィスク（蓄積１ｆｌ）が設けられることが記載されてい
る。
あり、蓄積セルの数は実際に要求される蓄積セルの数よ
り多く、それ数発生した役に立たない、すなわち障害の
ある蓄積セルは余分のセル、すなわち冗擾畜槍セルによ
ってｔｉｌｌ）することができる。本発明は技術雑誌Ｉ
ＥＩＢジャーナル・オブ・ソ号ツドステート・サーキッ
ッ、１９７８年ｌθ月号第６９８ｇ乃全第７０３頁（特
に＠６９９頁左−）Ｋ記載されたような従来技術を基礎
とするものである。そこに示畜れた３つの可能性のうち
の、障害のある蓄積セルのアドレスを蓄積するための最
、初のものだけが本発明の技術に関係がある。すなわち
前記従来技術文献において「電気的Ｋｆ費できるラッチ
」と呼ばれているスタティックな揮発性蓄積セルである
。この蓄積の変化に関して、こ０ｗ式の蓄積が揮発性で
あるととＫより、−書のある蓄積セルのアドレスは追加
的に読取り専用メモリ中に依然として含まれていなけれ
ばならず、前記文献においてはそのためＫ例えば磁気デ
ィスク（蓄積１ｆｌ）が設けられることが記載されてい
る。
しかしながら、そのような蓄積マトリックスの集積装置
の製造の観点からすれば蓄積板の使用は半導体技術と両
立性のない技術を意味することＫなる。それ故そのよう
な冗長メモリの全機能が集積半導体技術を使用して実現
されることは基本的な要求である。それ故可能な限り集
積の範囲を拡げるために障害のある蓄積セルのアドレス
を固定的に蓄積するために磁気ディスクを便用すること
を止めなければならないことは明白である。
の製造の観点からすれば蓄積板の使用は半導体技術と両
立性のない技術を意味することＫなる。それ故そのよう
な冗長メモリの全機能が集積半導体技術を使用して実現
されることは基本的な要求である。それ故可能な限り集
積の範囲を拡げるために障害のある蓄積セルのアドレス
を固定的に蓄積するために磁気ディスクを便用すること
を止めなければならないことは明白である。
したがって、本発明は半導体技術において習慣的に使用
されている手段をもっばら使用して冗長蓄積マトリック
スを設計する間−を解決するものである。前記文献中で
゛釡照されているレーデによりトリミングすなわち調整
される抵抗その州」の部品の使用のような特別の技術や
、設備投資の増大を間−にしない場合に限って標準集積
技術と両立することのできる特別のプロセスは除外され
るべきである。事実そのような特別のプロセスは追加的
な多額のＷｊ伽投資が必要であり、特にそのような蓄積
マトリックスをできるだけ小面積で、すなわちできるだ
け導体の輻および間隔を小さくして実視しようとする時
には多くの木酸な間紗を生じるものである。
されている手段をもっばら使用して冗長蓄積マトリック
スを設計する間−を解決するものである。前記文献中で
゛釡照されているレーデによりトリミングすなわち調整
される抵抗その州」の部品の使用のような特別の技術や
、設備投資の増大を間−にしない場合に限って標準集積
技術と両立することのできる特別のプロセスは除外され
るべきである。事実そのような特別のプロセスは追加的
な多額のＷｊ伽投資が必要であり、特にそのような蓄積
マトリックスをできるだけ小面積で、すなわちできるだ
け導体の輻および間隔を小さくして実視しようとする時
には多くの木酸な間紗を生じるものである。
以下添付図面を参照に実施例により説明する。
図は本発面による非揮発性で、栴プログラム可能な蓄積
セルよりなるマトリックスを詳＃に説明するための概略
ブロック図である。一般的な場合と同様にマトリックス
輸は図面から予想されるように行および列に配列された
蓄積セルによって構成され、情報の蓄積およびこの情報
へのアクセスは実像上行による方法で行なわれる。マト
リックスｍの下部の破線で示された部分的区域は冗長メ
モリ・として作用し、その行は障害のあったマ） ＋３
ツクスの行を置換するうさらにマトリックスｍＯ上ＩＳ
においては障害Ｏないマトリックスの行からなるマトリ
ックス８曽１が示されており、このマトリックス部分は
マトリックスｍＯ計画段階およびそれの製造中において
ずでＫｌ初からこの特定の位曽が一定される。最後に、
マトリックス諭の最下部をして読取り動作を特徴づける
信号ｊＫよって蓄積されたデータがデータ出力端子１−
を過って切倹えられるようにＩ＃を網面に出力が取り出
される特定の記号を付けたデータ出力部１がある。
セルよりなるマトリックスを詳＃に説明するための概略
ブロック図である。一般的な場合と同様にマトリックス
輸は図面から予想されるように行および列に配列された
蓄積セルによって構成され、情報の蓄積およびこの情報
へのアクセスは実像上行による方法で行なわれる。マト
リックスｍの下部の破線で示された部分的区域は冗長メ
モリ・として作用し、その行は障害のあったマ） ＋３
ツクスの行を置換するうさらにマトリックスｍＯ上ＩＳ
においては障害Ｏないマトリックスの行からなるマトリ
ックス８曽１が示されており、このマトリックス部分は
マトリックスｍＯ計画段階およびそれの製造中において
ずでＫｌ初からこの特定の位曽が一定される。最後に、
マトリックス諭の最下部をして読取り動作を特徴づける
信号ｊＫよって蓄積されたデータがデータ出力端子１−
を過って切倹えられるようにＩ＃を網面に出力が取り出
される特定の記号を付けたデータ出力部１がある。
マトリックスｍ（Ｄ個々の行はアドレス入力部ｅａＫ与
えられ、アドレスデコーダｄ１を介して供給されるこれ
らの行のアドレスによって１１１１ｍされる。固定され
た障害のないマトリックス部分を内の行のアドレスに対
してその部分的デコーダｄｔが図では分けて示されてい
る。冗長メモリ・に対しては同様にアドレス入力部ａｍ
に接続されてた入力部を有する冗長デコーダｄｅが劇画
てられている。）臂ツチ（修正）レジスタにのデータ入
力部ａｄはマトリックスｍのデータ出力部１に接続され
ており、そのデータ転送入力部・Ｕは１１制御段＄の出
力部に？！続されている。
えられ、アドレスデコーダｄ１を介して供給されるこれ
らの行のアドレスによって１１１１ｍされる。固定され
た障害のないマトリックス部分を内の行のアドレスに対
してその部分的デコーダｄｔが図では分けて示されてい
る。冗長メモリ・に対しては同様にアドレス入力部ａｍ
に接続されてた入力部を有する冗長デコーダｄｅが劇画
てられている。）臂ツチ（修正）レジスタにのデータ入
力部ａｄはマトリックスｍのデータ出力部１に接続され
ており、そのデータ転送入力部・Ｕは１１制御段＄の出
力部に？！続されている。
制御８１１１ ｓ Ｋ対しては２柚−の入力信号が供給
されている。すなわち一方は読取り１１１１１作を特徴
づける信号ｌであり、他方は制御デコーダｄａの出力ｌ
！１号である。制御デコーダｄｓはアドレスデコーダｄ
１０部分的デコーダｄｔと同じアドレスに＆５答する。
されている。すなわち一方は読取り１１１１１作を特徴
づける信号ｌであり、他方は制御デコーダｄａの出力ｌ
！１号である。制御デコーダｄｓはアドレスデコーダｄ
１０部分的デコーダｄｔと同じアドレスに＆５答する。
ゲー）Ｖを経由してアドレスデコーダｄａＯｉ１１止入
力ｇ＠ｂＫ接続されている。それ故普通の方法の冗長デ
コーダｄ＠の達択勘作時にアドレスデコーダｄ１の対応
する出力部は障害用のマトリックスの行ｄ＠を阻止する
ことによって付勢される。
力ｇ＠ｂＫ接続されている。それ故普通の方法の冗長デ
コーダｄ＠の達択勘作時にアドレスデコーダｄ１の対応
する出力部は障害用のマトリックスの行ｄ＠を阻止する
ことによって付勢される。
本発明による集積されたＱリックスｖｍＯ動作中動作電
圧をオンに切換える各プロセスの終りにおいてか、或は
動作電圧のあるべき値（＃定価）からの変移が動作中に
＠褪的に発生した峙の何れかの場合に、マトリックス鵬
はこの便秘の終りにおいて１スケールサイクル中、一定
されたマトリックス区域型のアドレスだけを供給される
。これは制御段重に信号を送信させ、それは／４ツチレ
ジスタにのデータ転送入力部・−を経由してデータの受
信のためＫ１１ｌを＃ｌき、それ故マトリックスｌのデ
ータ出力部１に現われる障害のある列のアドレス紅よび
固定したマトリックス部分室の読出しはノ奢ツチレジス
タ麹中に続み込まれる。したがって、マトリックス醜の
ｌＥ常の蓄積動作に対してノタツチレジスタには障害の
ある列のアドレスでチャージされ、マトリックス園は通
常の如く動作する。
圧をオンに切換える各プロセスの終りにおいてか、或は
動作電圧のあるべき値（＃定価）からの変移が動作中に
＠褪的に発生した峙の何れかの場合に、マトリックス鵬
はこの便秘の終りにおいて１スケールサイクル中、一定
されたマトリックス区域型のアドレスだけを供給される
。これは制御段重に信号を送信させ、それは／４ツチレ
ジスタにのデータ転送入力部・−を経由してデータの受
信のためＫ１１ｌを＃ｌき、それ故マトリックスｌのデ
ータ出力部１に現われる障害のある列のアドレス紅よび
固定したマトリックス部分室の読出しはノ奢ツチレジス
タ麹中に続み込まれる。したがって、マトリックス醜の
ｌＥ常の蓄積動作に対してノタツチレジスタには障害の
ある列のアドレスでチャージされ、マトリックス園は通
常の如く動作する。
したがって本発明は半導体技術と両立しない読取り専用
メモリ（１１０Ｍ）の使用を必要としないが、実ＩＩＫ
は、非破壊的な、鼻プログラムすることが可能な蓄積セ
ルよりなる集積されたマトリックス−〇成る固定された
マトリックス部分をそのような読取り専用メモリとして
使用する。したがって本発明の主たる効果は間融点を解
決できるという直接的な効果である。さらに１そのまま
すぐに拡侭したトータルシステム中、例えばマイクロプ
ロセッサ中の蓄積マトリックスを含むことが可能である
。その場合には例えばそれのリセット・ルーチンは固定
したマトリックス区域ｔのアドレスを供給することによ
って記載されたスケール・サイクルを行なうために使用
することができる。
メモリ（１１０Ｍ）の使用を必要としないが、実ＩＩＫ
は、非破壊的な、鼻プログラムすることが可能な蓄積セ
ルよりなる集積されたマトリックス−〇成る固定された
マトリックス部分をそのような読取り専用メモリとして
使用する。したがって本発明の主たる効果は間融点を解
決できるという直接的な効果である。さらに１そのまま
すぐに拡侭したトータルシステム中、例えばマイクロプ
ロセッサ中の蓄積マトリックスを含むことが可能である
。その場合には例えばそれのリセット・ルーチンは固定
したマトリックス区域ｔのアドレスを供給することによ
って記載されたスケール・サイクルを行なうために使用
することができる。
本発明の明細書においては行で読み取り、書き込みを行
なうマトリックスのみを例示しているが、当業者には必
要に応じて本発明の基本的なアイディアを行の代りに列
で処理する情報処理が与えられなければならない場合に
過用し具体化することは自明のことである。
なうマトリックスのみを例示しているが、当業者には必
要に応じて本発明の基本的なアイディアを行の代りに列
で処理する情報処理が与えられなければならない場合に
過用し具体化することは自明のことである。
蓄積セルとしては各−の形式のいわゆる浮遊ゲート蓄積
セル（例えばＥｌ＠ｃｔｒｏｎムｃｓ誌１９８０年２月
２８日号、＠１１３貴乃全第１１７頁、および豹ドイツ
公開特許公報Ｄ Ｂ ３００７８９２ム１号参照）を使
用するのに＠に適している。
セル（例えばＥｌ＠ｃｔｒｏｎムｃｓ誌１９８０年２月
２８日号、＠１１３貴乃全第１１７頁、および豹ドイツ
公開特許公報Ｄ Ｂ ３００７８９２ム１号参照）を使
用するのに＠に適している。
図は本発明のマトリックス装蒙の一実施例のブロック図
である。 ｍ・・・マトリックス、嘲・・・冗長メモリ、ｔ・・・
故障のないマトリックス区域、１・・・データ出力部、
ｄａ・・・アドレス・デコーダ、しし・・冗長デコーダ
、ｋ・・・／母ツチレジスタ、易・・・制御部、ｄ−・
・・制御デコーダ、！・・・読取り指令信号。
である。 ｍ・・・マトリックス、嘲・・・冗長メモリ、ｔ・・・
故障のないマトリックス区域、１・・・データ出力部、
ｄａ・・・アドレス・デコーダ、しし・・冗長デコーダ
、ｋ・・・／母ツチレジスタ、易・・・制御部、ｄ−・
・・制御デコーダ、！・・・読取り指令信号。
Claims (2)
- （１）冗長メモリを含み、その冗長メモリの行は障害の
あるマトリックスの行を［換し、マトリックスの試験に
続いてそのアドレスが読取り専用メモリ中およびスタテ
ィックな揮発性蓄積セルからなる／譬ツチ（修正）レジ
スタ中に蓄積され、その出力はこれらアドレスの動作発
生中に＃害のあるマトリックスの行を阻止することによ
って冗長メモリの対応する行を付勢する−如く構成され
ている非揮発性で再プログラム可能な七ルよりなる集積
マトリックス、において、 障害のあるマトリックスの行のアドレスに対する読取り
専用メモリとして固定された損゛ なわれていないマト
リックス部分が使用され、前記マトリックスのデータ出
力部は前記／譬ツチレジスタのデータ入力部ＫＩＩｔＩ
Ａ１１れ、前記パッチレジスタのデータ転送入力部は制
御段の出力部に接続され、該制御段Ｏ第１０人力部には
マトリックスの読取り動作を特徴づける信号が供給され
、第２０人力部は―記固定されたマトリックス区域Ｏア
ドレスＯために制御デコーダを介して前記マトリックス
のアドレス入力部に結合されていることを特徴とする集
積マトリックス装置。 - （２） マトリックスの動作回路は、１スケールｔイ
クル中の動作電圧のターン・オンの各プロ竜スＯ終りに
おいて、或はあるべき値（設定値）からの各贅移の終り
において、マトリックスが前記固定したマトリックス部
分のアドレスＯみを供給される如く動作することを特徴
とする特許請求の範囲第１現記ｓｉｏマトリックス装置
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP82200197.0 | 1982-02-18 | ||
| EP82200197A EP0086905B1 (de) | 1982-02-18 | 1982-02-18 | Speichersystem mit einer integrierten Matrix aus nichtflüchtigen, umprogrammierbaren Speicherzellen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58150200A true JPS58150200A (ja) | 1983-09-06 |
| JPH0241840B2 JPH0241840B2 (ja) | 1990-09-19 |
Family
ID=8189465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58024524A Granted JPS58150200A (ja) | 1982-02-18 | 1983-02-16 | 非揮発性で再プログラム可能な蓄積セル集積マトリツクス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4750158A (ja) |
| EP (1) | EP0086905B1 (ja) |
| JP (1) | JPS58150200A (ja) |
| DE (1) | DE3276029D1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0198935A1 (de) * | 1985-04-23 | 1986-10-29 | Deutsche ITT Industries GmbH | Elektrisch umprogrammierbarer Halbleiterspeicher mit Redundanz |
| JPS6433800A (en) * | 1987-07-29 | 1989-02-03 | Toshiba Corp | Semiconductor memory |
| US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
| US4905200A (en) * | 1988-08-29 | 1990-02-27 | Ford Motor Company | Apparatus and method for correcting microcomputer software errors |
| EP0389203A3 (en) * | 1989-03-20 | 1993-05-26 | Fujitsu Limited | Semiconductor memory device having information indicative of presence of defective memory cells |
| US7190617B1 (en) * | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
| EP0675502B1 (en) | 1989-04-13 | 2005-05-25 | SanDisk Corporation | Multiple sector erase flash EEPROM system |
| US5153880A (en) * | 1990-03-12 | 1992-10-06 | Xicor, Inc. | Field-programmable redundancy apparatus for memory arrays |
| US5161157A (en) * | 1990-03-12 | 1992-11-03 | Xicor, Inc. | Field-programmable redundancy apparatus for memory arrays |
| US5157634A (en) * | 1990-10-23 | 1992-10-20 | International Business Machines Corporation | Dram having extended refresh time |
| JP3001252B2 (ja) * | 1990-11-16 | 2000-01-24 | 株式会社日立製作所 | 半導体メモリ |
| US5295255A (en) * | 1991-02-22 | 1994-03-15 | Electronic Professional Services, Inc. | Method and apparatus for programming a solid state processor with overleaved array memory modules |
| JPH04278299A (ja) * | 1991-03-07 | 1992-10-02 | Sharp Corp | 半導体記憶装置 |
| JP2914171B2 (ja) * | 1994-04-25 | 1999-06-28 | 松下電器産業株式会社 | 半導体メモリ装置およびその駆動方法 |
| DE19708963C2 (de) * | 1997-03-05 | 1999-06-02 | Siemens Ag | Halbleiterdatenspeicher mit einer Redundanzschaltung |
| USD496999S1 (en) | 1998-07-23 | 2004-10-05 | Centrix, Inc. | Dental material placement and applicator device |
| US7768847B2 (en) | 2008-04-09 | 2010-08-03 | Rambus Inc. | Programmable memory repair scheme |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3331058A (en) * | 1964-12-24 | 1967-07-11 | Fairchild Camera Instr Co | Error free memory |
| US3422402A (en) * | 1965-12-29 | 1969-01-14 | Ibm | Memory systems for using storage devices containing defective bits |
| US3665426A (en) * | 1970-10-07 | 1972-05-23 | Singer Co | Alterable read only memory organization |
| US3934227A (en) * | 1973-12-05 | 1976-01-20 | Digital Computer Controls, Inc. | Memory correction system |
| US4047163A (en) * | 1975-07-03 | 1977-09-06 | Texas Instruments Incorporated | Fault-tolerant cell addressable array |
| JPS6051199B2 (ja) * | 1980-11-13 | 1985-11-12 | 富士通株式会社 | 半導体装置 |
-
1982
- 1982-02-18 EP EP82200197A patent/EP0086905B1/de not_active Expired
- 1982-02-18 DE DE8282200197T patent/DE3276029D1/de not_active Expired
-
1983
- 1983-01-28 US US06/461,791 patent/US4750158A/en not_active Expired - Fee Related
- 1983-02-16 JP JP58024524A patent/JPS58150200A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4750158A (en) | 1988-06-07 |
| EP0086905A1 (de) | 1983-08-31 |
| JPH0241840B2 (ja) | 1990-09-19 |
| DE3276029D1 (en) | 1987-05-14 |
| EP0086905B1 (de) | 1987-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58150200A (ja) | 非揮発性で再プログラム可能な蓄積セル集積マトリツクス | |
| KR910008694B1 (ko) | 마스크 rom | |
| JP3019869B2 (ja) | 半導体メモリ | |
| US4660179A (en) | Semiconductor memory device with switching for redundant cells | |
| US3659275A (en) | Memory correction redundancy system | |
| CN102385934B (zh) | 用于位单元修复的方法和装置 | |
| JPS58137192A (ja) | 半導体記憶装置 | |
| JPS6237479B2 (ja) | ||
| DE2237671A1 (de) | Redundantes speichersystem zur verbesserung der ausbeute in der halbleiterplaettchenfertigung | |
| CN113450862B (zh) | 存储器装置及存储器装置操作方法 | |
| JPH01224999A (ja) | 半導体記憶装置 | |
| DE102021112203A1 (de) | Integrierter schaltkreis und betriebsverfahren dafür | |
| JPS6236317B2 (ja) | ||
| JPS60178552A (ja) | メモリアレイの列置換方法および列置換可能メモリ回路 | |
| JPH0676596A (ja) | 半導体記憶装置 | |
| JPH04255998A (ja) | 半導体記憶装置 | |
| JP2001023397A (ja) | 半導体メモリのテスト方法及び半導体メモリ | |
| US5594693A (en) | Matrix device with redundancy fuses for integrated memory | |
| CN115410623A (zh) | 半导体装置 | |
| KR100924579B1 (ko) | 리던던시 메모리 셀 억세스 회로, 이를 포함하는 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법 | |
| JPS58125299A (ja) | 冗長度を有するメモリ装置 | |
| JP2801933B2 (ja) | 半導体記憶装置 | |
| KR100416318B1 (ko) | 리던던트 메모리를 구비한 집적 메모리 | |
| JP2711177B2 (ja) | 半導体記憶装置 | |
| DE69622149T2 (de) | Verfahren zur Wiederherstellung fehlerhafter Speichereinrichtungen |