JPS58156207A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS58156207A JPS58156207A JP3874282A JP3874282A JPS58156207A JP S58156207 A JPS58156207 A JP S58156207A JP 3874282 A JP3874282 A JP 3874282A JP 3874282 A JP3874282 A JP 3874282A JP S58156207 A JPS58156207 A JP S58156207A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- automatic
- gain control
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3809—Amplitude regulation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は自動利得制御回路、とくに、たとえばツブクシ
ミリ信号などのデータ信号を受信して復調する復調器を
有する受信装置に適用する自動利得制御回路に関するも
のである。
ミリ信号などのデータ信号を受信して復調する復調器を
有する受信装置に適用する自動利得制御回路に関するも
のである。
一般にこのような自動利得制御回路は、可変利得増幅器
と、その利得を制御する利得制御信号を発生するループ
フィルタとを含み、自動利得制御した出力信号を復調器
に供給するものである。ループフィルタは通常、可変利
得増幅器の出力をたとえば全波整流して基準値と比較す
ることにより形成される信号レベル誤差信号に基づいて
一定のループ利得で利得制御信号を可変利得増幅器に供
給する。
と、その利得を制御する利得制御信号を発生するループ
フィルタとを含み、自動利得制御した出力信号を復調器
に供給するものである。ループフィルタは通常、可変利
得増幅器の出力をたとえば全波整流して基準値と比較す
ることにより形成される信号レベル誤差信号に基づいて
一定のループ利得で利得制御信号を可変利得増幅器に供
給する。
これによって出力信号のレベルが安定化される。
データ信号の受信装置では、データ信号の受信に先立っ
て、たとえば国際電信電話諮問委員会（ＣＣＩＴＴ）勧
告Ｖ、 ２７ｂｉｓ／ｌｅｒまたはｖ、２９などに規定
された所定のトレーニングシーケンスを実行する。周知
のようにこのトレーニングモードでは、まず２値シンボ
ルのオータネ−ジョンおよびランダム信号の受信から、
次に多値シンボルのランダム信号の受信に移行する。し
たがって２値シンボルから多値シンボルのモードに移行
することによる伝送スペクトルの変化は回線特性の影響
を受け、その結果、受信信号のレベルが変動する。しか
し原理的に完全に等化された後の信号では変動しないは
ずである。さらに多値シンボルの伝送ではデータ受信モ
ードも含めて、そのシンボルの伝送パターンによって受
信信号のレベルが変動する。
て、たとえば国際電信電話諮問委員会（ＣＣＩＴＴ）勧
告Ｖ、 ２７ｂｉｓ／ｌｅｒまたはｖ、２９などに規定
された所定のトレーニングシーケンスを実行する。周知
のようにこのトレーニングモードでは、まず２値シンボ
ルのオータネ−ジョンおよびランダム信号の受信から、
次に多値シンボルのランダム信号の受信に移行する。し
たがって２値シンボルから多値シンボルのモードに移行
することによる伝送スペクトルの変化は回線特性の影響
を受け、その結果、受信信号のレベルが変動する。しか
し原理的に完全に等化された後の信号では変動しないは
ずである。さらに多値シンボルの伝送ではデータ受信モ
ードも含めて、そのシンボルの伝送パターンによって受
信信号のレベルが変動する。
この受信信号のレベル変動は実際の回線、とくに電話回
線においては、接続ごとに状況が異なり、また時間的変
化もあって、ことに著しい。このような回線特性の変動
の他に、次のような原因によってもレベル変動が生ずる
。たとえば多値シンボル伝送において搬送波振幅が変化
するたとえば直交振幅変調方式などの振幅変調方式では
シンボルの伝送パターンが片寄ることによってレベル変
動を生ずることがある。このレベル変動は、送信端でデ
ータをスクランブルしたり、受信装置に含まれる自動利
得制御回路のループフィルタの時定数を十分に大きく設
計することで、ある程度防止することができるが、完全
ではない。
線においては、接続ごとに状況が異なり、また時間的変
化もあって、ことに著しい。このような回線特性の変動
の他に、次のような原因によってもレベル変動が生ずる
。たとえば多値シンボル伝送において搬送波振幅が変化
するたとえば直交振幅変調方式などの振幅変調方式では
シンボルの伝送パターンが片寄ることによってレベル変
動を生ずることがある。このレベル変動は、送信端でデ
ータをスクランブルしたり、受信装置に含まれる自動利
得制御回路のループフィルタの時定数を十分に大きく設
計することで、ある程度防止することができるが、完全
ではない。
また、シンボルの伝送パターンによって送信レベルは変
動しないがスペクトル形状が変化する場合がある。この
ような場合、一般に電話回線の周波数特性（減衰特性）
はがなり不均一であることが多く、スペクトル形状の変
化がこの不均一性の影響を受けて受信信号のレベル変動
として現われる。；これもデータ又・クランプルやルー
プフィルタの大きな時定数によって対処できるが、前述
のようなトレーニングシーケンスにおける２値シンボル
から多値シンボルへの移行には有効に即応できない。と
くに前述のＣＣＩＴＴ勧告Ｖ、２９では、トレーニング
シーケンスにおける２値／ンポルのパターンが直流成分
を有し、一方、データモードの多値ンンポル伝送では事
実上直流成分がなくなるので、大きなスペクトルの変化
を生じ、結果的には受信信号のレベルが変動する。
動しないがスペクトル形状が変化する場合がある。この
ような場合、一般に電話回線の周波数特性（減衰特性）
はがなり不均一であることが多く、スペクトル形状の変
化がこの不均一性の影響を受けて受信信号のレベル変動
として現われる。；これもデータ又・クランプルやルー
プフィルタの大きな時定数によって対処できるが、前述
のようなトレーニングシーケンスにおける２値シンボル
から多値シンボルへの移行には有効に即応できない。と
くに前述のＣＣＩＴＴ勧告Ｖ、２９では、トレーニング
シーケンスにおける２値／ンポルのパターンが直流成分
を有し、一方、データモードの多値ンンポル伝送では事
実上直流成分がなくなるので、大きなスペクトルの変化
を生じ、結果的には受信信号のレベルが変動する。
このように回線特性によって受信信号のレベルが変動す
ることがあるが、自動等化器（自動適応等化器とも称す
る）を有する復調器または変復調器（ＭＯＤＥＭ）では
自動等化器によって回線特性がほぼ完全に等化され・る
ので、自動利得制御回路はこの種の受信信号のレベル変
動には応動せず、一定の利得を保持することが望ましい
。しかし従来の自動利得制御回路ではこのような場合で
も受信信号のレベル変動に追従してこれを一定に保持し
ようとするので、その結果として自動等止器の出力レベ
ルが一時的に変動することになる。
ることがあるが、自動等化器（自動適応等化器とも称す
る）を有する復調器または変復調器（ＭＯＤＥＭ）では
自動等化器によって回線特性がほぼ完全に等化され・る
ので、自動利得制御回路はこの種の受信信号のレベル変
動には応動せず、一定の利得を保持することが望ましい
。しかし従来の自動利得制御回路ではこのような場合で
も受信信号のレベル変動に追従してこれを一定に保持し
ようとするので、その結果として自動等止器の出力レベ
ルが一時的に変動することになる。
この変動は自動等化器が適応動作することで最終的には
自動等化器に吸収されることになるが、それまでの期間
、復調器全体の性能が一時的に劣化し、と−〈にビット
誤り率が上昇することになる。これはとくに、復調器の
初期トレーニングの終了後データモードに移行するとき
に生ずるが、復調器の性能が完全な状態に復帰するまで
にある程度の時間を要することになる。したがって実効
的なトレーニング期間が長くなる欠点がある。
自動等化器に吸収されることになるが、それまでの期間
、復調器全体の性能が一時的に劣化し、と−〈にビット
誤り率が上昇することになる。これはとくに、復調器の
初期トレーニングの終了後データモードに移行するとき
に生ずるが、復調器の性能が完全な状態に復帰するまで
にある程度の時間を要することになる。したがって実効
的なトレーニング期間が長くなる欠点がある。
本発明はこのような従来技術の欠点を解消し、回線特性
やシンボルの伝送パターンに影響されない自動利得制御
回路を提供することを目的とする。
やシンボルの伝送パターンに影響されない自動利得制御
回路を提供することを目的とする。
具体的には、本発明は、復調器のトレーニングシーケン
スにおいて２値７ンボルから多値シンボルに移行する際
のスペクトル変化の影響がなく、データ受信モードにお
いてはシンボルの伝送パターンによる依存性のない自動
利得制御回路を提供することを目的とする。
スにおいて２値７ンボルから多値シンボルに移行する際
のスペクトル変化の影響がなく、データ受信モードにお
いてはシンボルの伝送パターンによる依存性のない自動
利得制御回路を提供することを目的とする。
これらの目的は次のような本発明による自動利得制御回
路によって達成される。すなわちこの回路は、自動等化
器の中央タップ利得に基づいて可変利得増幅器の利得誤
差を表わす第１の信号を発生する第１の誤差検出回路を
含み、ループフィルタは第１の信号に応じた利得制御信
号を可変利得増幅器に供給し、これによって出力信号の
レベルを安定化する。
路によって達成される。すなわちこの回路は、自動等化
器の中央タップ利得に基づいて可変利得増幅器の利得誤
差を表わす第１の信号を発生する第１の誤差検出回路を
含み、ループフィルタは第１の信号に応じた利得制御信
号を可変利得増幅器に供給し、これによって出力信号の
レベルを安定化する。
またこの自動利得制御回路は、第１の誤差検出回路の他
に、出力信号のレベルの誤差を表わす第２の信号を発生
する第２の誤差検出回路と、第１および第２の状態を択
一的にとり、自動等化器のトレーニング期間における所
定の時点に応動して第１の状態から第２の状態に遷移す
る切換手段とを含み、この切換手段は、第１の状−にあ
っては第２の誤差検出回路をループフィルタに接続して
第２の信号をこれに供給し、第２の状態にあっては第１
の誤差検出回路をループフィルタに接続して第１の信号
をこれに供給し、ループフィルタは第２の信号に応じて
高いループ利得で、また第１の信号に応じて低いループ
利得で利得制御信号を可変利得増幅器に供給する。
に、出力信号のレベルの誤差を表わす第２の信号を発生
する第２の誤差検出回路と、第１および第２の状態を択
一的にとり、自動等化器のトレーニング期間における所
定の時点に応動して第１の状態から第２の状態に遷移す
る切換手段とを含み、この切換手段は、第１の状−にあ
っては第２の誤差検出回路をループフィルタに接続して
第２の信号をこれに供給し、第２の状態にあっては第１
の誤差検出回路をループフィルタに接続して第１の信号
をこれに供給し、ループフィルタは第２の信号に応じて
高いループ利得で、また第１の信号に応じて低いループ
利得で利得制御信号を可変利得増幅器に供給する。
次に添付図面を参照して本発明による自動利得制御回路
の実施例を詳細に説明する。
の実施例を詳細に説明する。
第１図は本発明による自動利得制御回路を、たとえばフ
ァクシミリ信号などの信号の復調器を含む受信装置に適
用した例を示す。同図において、この受信装置は、回線
からファクシミリ信号などのライン信号を受信する端子
１０に接続された帯域フィルタＢＰＦを有し、これはラ
イン信号に含まれる不要帯域内の雑音を除去してリード
１２に出力する。
ァクシミリ信号などの信号の復調器を含む受信装置に適
用した例を示す。同図において、この受信装置は、回線
からファクシミリ信号などのライン信号を受信する端子
１０に接続された帯域フィルタＢＰＦを有し、これはラ
イン信号に含まれる不要帯域内の雑音を除去してリード
１２に出力する。
リード１２には本発明による自動利得制御回路ＡＧＣが
接続され、これはレベルが不定のリード１２における入
力信号Ａをレベルが一定の出力信号Ｂにしてリード１４
に出力する回路である。
接続され、これはレベルが不定のリード１２における入
力信号Ａをレベルが一定の出力信号Ｂにしてリード１４
に出力する回路である。
リード１４は乗算器ＭＬＴ Ｔの一方の入力に与えられ
、その他方の入力１６には搬送波発振器Ｏ８Ｃが接続さ
れている。乗算器ＭＬＴＩの出力１８には低域フィルタ
ＬＰＦが接続され、その出力２０は自動等イピ器ＡＡＥ
に接続されている。搬送波発振器ＯＳＣは受信したライ
ン信号の搬送波ｅｊωｃｔと位相がθだけずれた搬送波
ｅｊ（ωｃｔ十〇）を発生し、乗算器ＭＬＴ Ｉおよび
フィルタＬＰＦとあいまって、たとえば直交振幅変調さ
れているリード１４の信号Ｂを基底帯域信号ｒｋに復調
する。
、その他方の入力１６には搬送波発振器Ｏ８Ｃが接続さ
れている。乗算器ＭＬＴＩの出力１８には低域フィルタ
ＬＰＦが接続され、その出力２０は自動等イピ器ＡＡＥ
に接続されている。搬送波発振器ＯＳＣは受信したライ
ン信号の搬送波ｅｊωｃｔと位相がθだけずれた搬送波
ｅｊ（ωｃｔ十〇）を発生し、乗算器ＭＬＴ Ｉおよび
フィルタＬＰＦとあいまって、たとえば直交振幅変調さ
れているリード１４の信号Ｂを基底帯域信号ｒｋに復調
する。
自動等化器ＡＡＥはライン信号を受信した回線の特性に
自動的に適応し、等化する等止器である。
自動的に適応し、等化する等止器である。
等止器ＡＡＥの出力２２は量子化器ＱＺに接続され、後
者は等止器ＡＡＥの出力ｙｋがらライン信号中に含まれ
るシンボルを判定し、量子化する。
者は等止器ＡＡＥの出力ｙｋがらライン信号中に含まれ
るシンボルを判定し、量子化する。
等止器ＡＡＥの出力２２および量子化器ＱＺの出力２４
は減算器５ＵＢＩに入力され、これはリード２２の信号
へ とリード２４の信号ｔｋとの差信号ｅｋをリード２
６に出力し、これを等止器ＡＡＥに入力する。これは等
止器ＡＡＥの収束に利用される。
は減算器５ＵＢＩに入力され、これはリード２２の信号
へ とリード２４の信号ｔｋとの差信号ｅｋをリード２
６に出力し、これを等止器ＡＡＥに入力する。これは等
止器ＡＡＥの収束に利用される。
ところでこの実施例では回線から端子１０に受信される
信号は、送信端においてたとえばスクランブルされ、差
分符号化１れ、直交振幅変調された信号である。すなわ
ち、たとえばファクシミリ信号などのデータ信号をシン
ボルの伝送パターンに片寄りがないように平均化、ラン
ダム化して、スクランブルされたビット流を形成し、次
に搬送波位相のあいまいさを除去するためにこのビット
流の位相成分を差分符号化する。次にこれを低域フィル
タを通過させてシンボルの周波数スペクトルを整形し、
この基底帯域信号によって周波数ｆ （ｆ −ＧＩ
／２ｒ）の搬送波ｅｊａ＋ｃｔを変調ＣＣＣ し、帯域フィルタまたは低域フィルタによって不要帯域
の周波数成分が除去され、回線に送出される。なお変調
方式は、たとえば１次元または２次元の振幅変調であっ
てよく、また、２次元変調方式の位相変調方式をとるこ
ともできる。
信号は、送信端においてたとえばスクランブルされ、差
分符号化１れ、直交振幅変調された信号である。すなわ
ち、たとえばファクシミリ信号などのデータ信号をシン
ボルの伝送パターンに片寄りがないように平均化、ラン
ダム化して、スクランブルされたビット流を形成し、次
に搬送波位相のあいまいさを除去するためにこのビット
流の位相成分を差分符号化する。次にこれを低域フィル
タを通過させてシンボルの周波数スペクトルを整形し、
この基底帯域信号によって周波数ｆ （ｆ −ＧＩ
／２ｒ）の搬送波ｅｊａ＋ｃｔを変調ＣＣＣ し、帯域フィルタまたは低域フィルタによって不要帯域
の周波数成分が除去され、回線に送出される。なお変調
方式は、たとえば１次元または２次元の振幅変調であっ
てよく、また、２次元変調方式の位相変調方式をとるこ
ともできる。
このように端子１０の受信信号は差分符号化およびスク
ランブルされているので、第１図に示す受信装置では差
分復号器ＤＤおよびデスクランブラＤＳが設けられてい
る。差分復号器ＤＤは量子化された信号令□に含まれる
シンボルからビット流を形成する。その出力２８はデス
クランブラＤＳに接続され、デスクランブラＤＳは送信
端におけるスクランブラと逆の関数を有し、リード２８
のビット流からデータ信号を復元し、出力端子３０に出
力する。
ランブルされているので、第１図に示す受信装置では差
分復号器ＤＤおよびデスクランブラＤＳが設けられてい
る。差分復号器ＤＤは量子化された信号令□に含まれる
シンボルからビット流を形成する。その出力２８はデス
クランブラＤＳに接続され、デスクランブラＤＳは送信
端におけるスクランブラと逆の関数を有し、リード２８
のビット流からデータ信号を復元し、出力端子３０に出
力する。
ところで従来の自動利得制御回路は一般にたとえば第２
図に示すような構成となっている。周知のように自動利
得制御回路は、可変利得増幅器ＶＧＡと、信号レベル誤
差検出器１００と、ループフィルタ１０２とで構成され
る。信号レベル誤差検出器１００は、全波整流器ＦＷＲ
，およびその出力と基準レベルＲＥＦとの差を発生する
減算器５ＵＢ２を有する。全波整流器ＦＷＲの代りに、
自乗回路、半波整流器またはピーク検出器を用いてもよ
い。減算器ＳＵＢ ２の出力１０４には信号レベル誤差
が出力され、これはループフィルタ１０２の乗算器ＭＬ
Ｔ ２に入力される。ループフィル゛り１０２はこの乗
算器ＭＬＴ ２の他に積分器ＩＧも有する。
図に示すような構成となっている。周知のように自動利
得制御回路は、可変利得増幅器ＶＧＡと、信号レベル誤
差検出器１００と、ループフィルタ１０２とで構成され
る。信号レベル誤差検出器１００は、全波整流器ＦＷＲ
，およびその出力と基準レベルＲＥＦとの差を発生する
減算器５ＵＢ２を有する。全波整流器ＦＷＲの代りに、
自乗回路、半波整流器またはピーク検出器を用いてもよ
い。減算器ＳＵＢ ２の出力１０４には信号レベル誤差
が出力され、これはループフィルタ１０２の乗算器ＭＬ
Ｔ ２に入力される。ループフィル゛り１０２はこの乗
算器ＭＬＴ ２の他に積分器ＩＧも有する。
積分器ＩＧが１次系の場合その演算は、ラプラス演算子
を８１時定数をＴとすると、第３図（４）の等価回路に
示すように１／ｓＴで表わされ、乗算器ＭＬＴ２に与え
られるループ利得をαとすると、ループフィルタ１０２
の伝達関数は同図（Ｂ）の等価回路に示すように１／ｓ
（Ｔ／α）となる。したがってループフィルタ１０２の
時定数は等測的にループ利得αに反比例するとみること
ができる。したがってループ利得αめ大きい自動利得制
御回路を使用すればその時定数が小さいので応答が迅速
になり、その逆にすれば応答が緩慢となる。
を８１時定数をＴとすると、第３図（４）の等価回路に
示すように１／ｓＴで表わされ、乗算器ＭＬＴ２に与え
られるループ利得をαとすると、ループフィルタ１０２
の伝達関数は同図（Ｂ）の等価回路に示すように１／ｓ
（Ｔ／α）となる。したがってループフィルタ１０２の
時定数は等測的にループ利得αに反比例するとみること
ができる。したがってループ利得αめ大きい自動利得制
御回路を使用すればその時定数が小さいので応答が迅速
になり、その逆にすれば応答が緩慢となる。
ところで、自動等止器ＡＡＥは、回線歪みのみならず、
タイミング検出のサンプル位相誤差、搬送波検出の位相
誤差および自動利得制御回路ＡＧＣの利得誤差をも吸収
することができる。本発明によれば、自動利得制御回路
ＡＧＣの利得誤差は等止器ＡＡＥのタップ利得より求め
る。
タイミング検出のサンプル位相誤差、搬送波検出の位相
誤差および自動利得制御回路ＡＧＣの利得誤差をも吸収
することができる。本発明によれば、自動利得制御回路
ＡＧＣの利得誤差は等止器ＡＡＥのタップ利得より求め
る。
かりに利得制御回路ＡＧＣの利得が何らかの原因により
上昇したとすると、信号Ｂおよびｒｋのレベルが上昇し
、等止器ＡＡＥの出力へのレベルも上昇する。そこで差
信号ｅｋによって等止器ＡＡＥのタップ利得が修正され
、各タップの利得の絶対値がそれぞれ下がる。これによ
って等止器ＡＡＥの出力信号ｙｋのレベルが元のレベル
まで減少する。この逆の場合も同様にして、等止器ＡＡ
Ｅの各タップの利得の絶対値が上昇し、信号ｙｋのレベ
ルは元のレベルまで増加する。
上昇したとすると、信号Ｂおよびｒｋのレベルが上昇し
、等止器ＡＡＥの出力へのレベルも上昇する。そこで差
信号ｅｋによって等止器ＡＡＥのタップ利得が修正され
、各タップの利得の絶対値がそれぞれ下がる。これによ
って等止器ＡＡＥの出力信号ｙｋのレベルが元のレベル
まで減少する。この逆の場合も同様にして、等止器ＡＡ
Ｅの各タップの利得の絶対値が上昇し、信号ｙｋのレベ
ルは元のレベルまで増加する。
一般的な回線特性の場合、等止器ＡＡＥのタップ利得は
、中央タップの利得Ｃ８の絶対値が最大で、中央タップ
から離れるに従って各タップの利得は急激に絶対値が減
少することがよく知られている。また中央タップ利得Ｃ
は回線特性にはあまり左右されない。そこで自動等止器
ＡＡＥの中央タップ利得の絶対値によって自動利得制御
回路ＡＧＣの利得誤差を求めることができる。等止器Ａ
ＡＥは、利得制御回路ＡＧＣの利得が増大すれば中央タ
ップ利得の絶対値 ＩＣ，ｌを小さくシ、利得が減小す
れば ＋ｃｏ１を大きくする。
、中央タップの利得Ｃ８の絶対値が最大で、中央タップ
から離れるに従って各タップの利得は急激に絶対値が減
少することがよく知られている。また中央タップ利得Ｃ
は回線特性にはあまり左右されない。そこで自動等止器
ＡＡＥの中央タップ利得の絶対値によって自動利得制御
回路ＡＧＣの利得誤差を求めることができる。等止器Ａ
ＡＥは、利得制御回路ＡＧＣの利得が増大すれば中央タ
ップ利得の絶対値 ＩＣ，ｌを小さくシ、利得が減小す
れば ＋ｃｏ１を大きくする。
本発明によれば、自動等化器ＡＡＥからリード３４によ
って自動利得制御回路ＡＧＣに供給される中央タップ利
得Ｃ０を表わす信号に基づいて自動利得制御回路ＡＧＣ
の自動利得制御が行なわれ、利得誤差は等止器ＡＡＥの
中央タラ“プ利得Ｃから算出される。これによって結果
的にはｌｃ、ｌが一定に保たれる。
って自動利得制御回路ＡＧＣに供給される中央タップ利
得Ｃ０を表わす信号に基づいて自動利得制御回路ＡＧＣ
の自動利得制御が行なわれ、利得誤差は等止器ＡＡＥの
中央タラ“プ利得Ｃから算出される。これによって結果
的にはｌｃ、ｌが一定に保たれる。
自動等化器ＡＡＥの中央タップ利得Ｃ０によって自動利
得制御、を行なう自動利得制御回路の実施例を第４図に
示す。この自動利得制御回路ＡＧＣは、可変利得増幅器
ＶＧＡと、増幅率誤差検出器２００と、ループフィルタ
２０２とを有する。ループフィルタ２００はアキュミュ
レータＧＡＩＮと、減算器５ＵＢ５１と、乗算器ＭＬＴ
５１とを有し、１次の積分回路として機能する。増幅率
誤差検出器２００は図示のように２つの乗算器ＭＬＴ５
３およびＭＬＴ５４、加算器ＡＤＤ５１、ならびに減算
器ＳＵＢ ５２からなる。
得制御、を行なう自動利得制御回路の実施例を第４図に
示す。この自動利得制御回路ＡＧＣは、可変利得増幅器
ＶＧＡと、増幅率誤差検出器２００と、ループフィルタ
２０２とを有する。ループフィルタ２００はアキュミュ
レータＧＡＩＮと、減算器５ＵＢ５１と、乗算器ＭＬＴ
５１とを有し、１次の積分回路として機能する。増幅率
誤差検出器２００は図示のように２つの乗算器ＭＬＴ５
３およびＭＬＴ５４、加算器ＡＤＤ５１、ならびに減算
器ＳＵＢ ５２からなる。
増幅率誤差検出器２００は、自動等化器ＡＡＥからリー
ド３４によって中央タップ利得Ｃ０を受信する。これは
第４図に示すように、リード３４ａでは中央タップ利得
の実数部Ｒｅ（Ｃｏ ）を、リード３４ｂでは同虚数部
Ｉｍ （Ｃｏ）を受ける。リード３４ａおよび３４ｂは
それぞれ乗算器ＭＬＴ ５３およびＭＬＴ５４の２つの
入力に供給され、両乗算器の出力２０４および２０ｇが
加算器ＡＤＤ５１の２つの入力に供給されているので、
加算器ＡＤＤ５１の出力２０８には中央タップ利得の絶
対値の平方ｌＣｏ１２が出力される。減算器ＳＵＢ ５
２はこれと基準値ＲＥＦＯとの差を表わす増幅率誤差信
号ＧＥをリード２１０に出力する。
ド３４によって中央タップ利得Ｃ０を受信する。これは
第４図に示すように、リード３４ａでは中央タップ利得
の実数部Ｒｅ（Ｃｏ ）を、リード３４ｂでは同虚数部
Ｉｍ （Ｃｏ）を受ける。リード３４ａおよび３４ｂは
それぞれ乗算器ＭＬＴ ５３およびＭＬＴ５４の２つの
入力に供給され、両乗算器の出力２０４および２０ｇが
加算器ＡＤＤ５１の２つの入力に供給されているので、
加算器ＡＤＤ５１の出力２０８には中央タップ利得の絶
対値の平方ｌＣｏ１２が出力される。減算器ＳＵＢ ５
２はこれと基準値ＲＥＦＯとの差を表わす増幅率誤差信
号ＧＥをリード２１０に出力する。
誤差信号ＧＥは乗算器ＭＬＴ ５１の一方の入力に供給
され、その他方の入力２１２にはループ利得α。が供給
される。乗算器ＭＬＴ５１の出力２１４は減算器ＳＵＢ
５１に接続され、減算器５ＵＢ５１の出力２１６はア
キュミュレータＧＡＩＮに接続されている。アキュミュ
レータＧＡＩＮの出力２１８は可変利得増幅器ＶＧＡに
入力されるとともに減算器５ＵＢ５１にも帰還されてい
る。
され、その他方の入力２１２にはループ利得α。が供給
される。乗算器ＭＬＴ５１の出力２１４は減算器ＳＵＢ
５１に接続され、減算器５ＵＢ５１の出力２１６はア
キュミュレータＧＡＩＮに接続されている。アキュミュ
レータＧＡＩＮの出力２１８は可変利得増幅器ＶＧＡに
入力されるとともに減算器５ＵＢ５１にも帰還されてい
る。
アキュミュレータＧＡＩＮのレベルが理想的な値（目標
値）をとっていると、等止器ＡＡＥの中央タップ利得Ｃ
０は Ｉｃｏｌ”＝ＲＥＦ。
値）をとっていると、等止器ＡＡＥの中央タップ利得Ｃ
０は Ｉｃｏｌ”＝ＲＥＦ。
となっているので、誤差信号ＧＥはＯである。
したがって系はこの状態を保持する。アキュミュレータ
ＧＡＩＮの出力レベルが理想値より大きいと、可変利得
増幅器Ｖ、Ｇ Ａの増幅率が大きくなり、自動等化器Ａ
ＡＥはこれを吸収すなわち等化すべくタップ利得を変化
させる。これによって１ｃｏｉ が基準値ＲＥ Ｆ 、
、Ｏより小さくなり、ＧＥは正の値をとる。この正の値
のＧＥは乗算器ＭＬＴ、５１によってループ利得α。、
を乗算され、減算器５ＵＢ５１によってアキュミュレー
タＧＡＩＮの出力レベルから減算されるので、その結果
としてアキュミュレータＧＡＩＮの出力レベルが減少し
、理想値に近づく。また、アキュミュレータＧＡＩＮの
出力レベルが理想値より小さい場合はこれと逆の動作を
してＧｇが負となり、アキュミュレータＧＡＩＮの出力
レベルが増大し、理想値に近づく。
ＧＡＩＮの出力レベルが理想値より大きいと、可変利得
増幅器Ｖ、Ｇ Ａの増幅率が大きくなり、自動等化器Ａ
ＡＥはこれを吸収すなわち等化すべくタップ利得を変化
させる。これによって１ｃｏｉ が基準値ＲＥ Ｆ 、
、Ｏより小さくなり、ＧＥは正の値をとる。この正の値
のＧＥは乗算器ＭＬＴ、５１によってループ利得α。、
を乗算され、減算器５ＵＢ５１によってアキュミュレー
タＧＡＩＮの出力レベルから減算されるので、その結果
としてアキュミュレータＧＡＩＮの出力レベルが減少し
、理想値に近づく。また、アキュミュレータＧＡＩＮの
出力レベルが理想値より小さい場合はこれと逆の動作を
してＧｇが負となり、アキュミュレータＧＡＩＮの出力
レベルが増大し、理想値に近づく。
第４図に示す自動利得制御回路ＡＧＣは、これまでの説
明かられかるように自動利得制御の帰還ループに低域フ
ィルタＬＰＦおよび自動等化器ＡＡＥを含み（第１限）
、これらの要素は比較的大きな遅延を有する。この帰還
ループは比較的安定性を、必要とするので、ループ利得
を大きくとることは困難である。
明かられかるように自動利得制御の帰還ループに低域フ
ィルタＬＰＦおよび自動等化器ＡＡＥを含み（第１限）
、これらの要素は比較的大きな遅延を有する。この帰還
ループは比較的安定性を、必要とするので、ループ利得
を大きくとることは困難である。
このことは、一般に復調器ではデータ受信モードにおけ
る自動利得制御の時定数は大きい方が望ましいという要
求と一致する。しかし、復調器の初期トレーニングモー
ドでは、入力信号Ａのレベルが不定でその範囲も広い。
る自動利得制御の時定数は大きい方が望ましいという要
求と一致する。しかし、復調器の初期トレーニングモー
ドでは、入力信号Ａのレベルが不定でその範囲も広い。
しかも短時間のうちに入力信号レベルに追従することが
要求されるので、自動利得制御の時定数はトレーニング
の最初の段階では小さい方が望ましい。
要求されるので、自動利得制御の時定数はトレーニング
の最初の段階では小さい方が望ましい。
この要求を満たす本発明による自動利得制御回路ＡＧＣ
の実施例を第５図を参照して説明する。同図において第
４図の回路と同様の構成要素は同じ参照符号で示す。こ
の回路は、第４図と同様の増幅率誤差検出器２００の他
に、信号レベル誤差検出器３００、ループフィルタ３０
２、ならびにセレクタ５ＥＬ１および５ＥＬ２を有する
。また受信信号Ａの入力回路にアナログ、ディージタル
変換器ＡＤＣが設けられており、これはアナログ信号Ａ
をそれに対応するディジタル信号Ａ１に変換して装置内
の各回路に供給する。これは、装置内の各回路がディジ
タル回路で実現するに適した機能を備えているので、こ
の実施例では各回路がディジタル素子で具体化されてい
るためである。したがってアナログ回路で実現する場合
は変換器ＡＤ、Ｃは不要である。
の実施例を第５図を参照して説明する。同図において第
４図の回路と同様の構成要素は同じ参照符号で示す。こ
の回路は、第４図と同様の増幅率誤差検出器２００の他
に、信号レベル誤差検出器３００、ループフィルタ３０
２、ならびにセレクタ５ＥＬ１および５ＥＬ２を有する
。また受信信号Ａの入力回路にアナログ、ディージタル
変換器ＡＤＣが設けられており、これはアナログ信号Ａ
をそれに対応するディジタル信号Ａ１に変換して装置内
の各回路に供給する。これは、装置内の各回路がディジ
タル回路で実現するに適した機能を備えているので、こ
の実施例では各回路がディジタル素子で具体化されてい
るためである。したがってアナログ回路で実現する場合
は変換器ＡＤ、Ｃは不要である。
信号レベル誤差検出器３００は乗算器ＭＬＴ６５と、減
算器５ＵＢ６３とを有し、可変利得増幅器ＶＧＡの出力
１４がその２つの入力に接続され、出力３０４は減算器
Ｓ Ｕ Ｂ ６３の一方の入力に接続されている。減算
器５ＵＢ６３の他方の入力には基準レベルＲＥＦ １が
供給される。
算器５ＵＢ６３とを有し、可変利得増幅器ＶＧＡの出力
１４がその２つの入力に接続され、出力３０４は減算器
Ｓ Ｕ Ｂ ６３の一方の入力に接続されている。減算
器５ＵＢ６３の他方の入力には基準レベルＲＥＦ １が
供給される。
減算器ＳＵＢ ６３の出力３０６はセレクタ５ＥＬ１の
接点１に接続され、接点Ｏには増幅器誤差検出器２００
の出力２０８が接続されている。セレクタ５ＥＬ１の切
換アームはリード３０８によってループフィルタ３０２
の乗算器ＭＬＴ５１の入力に接続されている。
接点１に接続され、接点Ｏには増幅器誤差検出器２００
の出力２０８が接続されている。セレクタ５ＥＬ１の切
換アームはリード３０８によってループフィルタ３０２
の乗算器ＭＬＴ５１の入力に接続されている。
乗算器ＭＬＴ５１の他方の入力２１２はセレクタ５ＥＬ
２の切換アームに接続され、そのセレクタの接点Ｏには
ループ利得α１が、接点０には同αＯが供給される。こ
れらのループ利得は、α１がαＯに対して十分大きくな
るように設定されている。
２の切換アームに接続され、そのセレクタの接点Ｏには
ループ利得α１が、接点０には同αＯが供給される。こ
れらのループ利得は、α１がαＯに対して十分大きくな
るように設定されている。
ループフィルタ３０２は、乗算器ＭＬＴ５１と減算器５
ＵＢ５１との間に乗算器ＭＬＴ６６が接続され、これに
もアキュミュレータＧＡＩＮの出力２１８が供給される
点以外は第４図のループフィ、ルタ２０２と同様の機能
を有する。
ＵＢ５１との間に乗算器ＭＬＴ６６が接続され、これに
もアキュミュレータＧＡＩＮの出力２１８が供給される
点以外は第４図のループフィ、ルタ２０２と同様の機能
を有する。
２つのセレクタ５ＥＬ１および５ＥＬ２は、図示せざる
搬送波検出器から供給される信号ＩＮＩＴＩＡＬ によ
って制御される。信号ＩＮＩＴＩＡＬは、復調器のトレ
ーニングシーケンスの最初の段階では搬送波検出によっ
て論理「１」の状態をとり、搬送波門出器がトレーニン
グシーケンスにおける信号に含まれる搬送波を検出後、
所定の時間を経過すると論理「０」の状態をとり、等止
器ＡＡＥのタップ利得の収束動作が行なわれ始める。
搬送波検出器から供給される信号ＩＮＩＴＩＡＬ によ
って制御される。信号ＩＮＩＴＩＡＬは、復調器のトレ
ーニングシーケンスの最初の段階では搬送波検出によっ
て論理「１」の状態をとり、搬送波門出器がトレーニン
グシーケンスにおける信号に含まれる搬送波を検出後、
所定の時間を経過すると論理「０」の状態をとり、等止
器ＡＡＥのタップ利得の収束動作が行なわれ始める。
信号ＩＮＩＴＩＡＬ が論理「１」のとき、すなわちト
レーニングモードの最初の段階では、本発明によれば、
セレクタ５ＥＬＯおよび５ＥＬ１がそれぞれ接点１の側
に切り換えられている。むたがってこの状態では、第２
図について前述したのと同様に１．リード１４の信号Ｂ
が乗算器ＭＬＴ６５で２乗され、基準レベルＲＥＦ １
との差を表わす信号レベル誤差信号が減衰器５ＵＢ６３
によってリード３０６、セレクタ５ＥＬ１を通してルー
プフィルタ３０２の乗算器ＭＬＴ５１に供給される。こ
のときセレクタ５ＥＬ２によって乗算器ＭＬＴ５１の他
方の入力２１２には大きい方のループ利得α１が供給さ
れている。したがって前に説明したようにこのループフ
ィルタ３０２の時定数はこのとき十分に小さくなす、ト
レーニングシーケンスにおいて搬送波が入力端子１０に
初めて到来したときに迅速に自動利得制御を追従させる
ことができる。
レーニングモードの最初の段階では、本発明によれば、
セレクタ５ＥＬＯおよび５ＥＬ１がそれぞれ接点１の側
に切り換えられている。むたがってこの状態では、第２
図について前述したのと同様に１．リード１４の信号Ｂ
が乗算器ＭＬＴ６５で２乗され、基準レベルＲＥＦ １
との差を表わす信号レベル誤差信号が減衰器５ＵＢ６３
によってリード３０６、セレクタ５ＥＬ１を通してルー
プフィルタ３０２の乗算器ＭＬＴ５１に供給される。こ
のときセレクタ５ＥＬ２によって乗算器ＭＬＴ５１の他
方の入力２１２には大きい方のループ利得α１が供給さ
れている。したがって前に説明したようにこのループフ
ィルタ３０２の時定数はこのとき十分に小さくなす、ト
レーニングシーケンスにおいて搬送波が入力端子１０に
初めて到来したときに迅速に自動利得制御を追従させる
ことができる。
次に、図示せざる搬送波検出器がこの搬送波を検出する
と、所定の時間後、信号ＩＮＩＴＩＡＬが論理０になる
ので、セレクタ５ＥＬＯおよび５ＥＬ１はそれぞれ接点
０の側に切り１わる。
と、所定の時間後、信号ＩＮＩＴＩＡＬが論理０になる
ので、セレクタ５ＥＬＯおよび５ＥＬ１はそれぞれ接点
０の側に切り１わる。
そこでループフィルタ３０２の乗算器ＭＬＴ５１は、′
入力３０８がセレクタ５ＥＬ１を介して増幅率誤差検出
器２００の出力２０８に、まだ人力２１２はセレクタ５
ＥＬＯを介して小さい方のループ利得α０にそれぞれ接
続される。したがって第４図の実施例について説明した
のと同様の動作が行なわれ、等止器ＡＡＥの中央タップ
利得Ｃに基づいて可変利得増幅器ＶＧＡの増幅率を制御
する。
入力３０８がセレクタ５ＥＬ１を介して増幅率誤差検出
器２００の出力２０８に、まだ人力２１２はセレクタ５
ＥＬＯを介して小さい方のループ利得α０にそれぞれ接
続される。したがって第４図の実施例について説明した
のと同様の動作が行なわれ、等止器ＡＡＥの中央タップ
利得Ｃに基づいて可変利得増幅器ＶＧＡの増幅率を制御
する。
このような利得調整は一般に非常に大きな節回にわたり
、たとえば電話回線用の復調器では４０ ｄＢ以上を必
要とすることがある。
、たとえば電話回線用の復調器では４０ ｄＢ以上を必
要とすることがある。
そこでアキュミュレータＧＡＩＮの出力レベルおよびア
ナログ、ディジタル変換器ＡＤＣの出力Ａ１を浮動点形
式で表現することがよいこともある。第５図のループフ
ィルタ３０２に乗算器ＭＬＴ６６が設けられているのは
、いかなる入力信号レベルでもこの自動利得制御ループ
を同一条件下で動作させるためである。
ナログ、ディジタル変換器ＡＤＣの出力Ａ１を浮動点形
式で表現することがよいこともある。第５図のループフ
ィルタ３０２に乗算器ＭＬＴ６６が設けられているのは
、いかなる入力信号レベルでもこの自動利得制御ループ
を同一条件下で動作させるためである。
第４図および第５図に示す実施例では、増幅率誤差検出
器２００の減算器ＳＵＢ ５２の入力として等止器ＡＡ
Ｅの中央タップ利得の絶対値の平方 ＩＣ，＋２ が
用いられているが、この代りにＩｃｏｌを用いてもよく
、その場合、減算器５ＵＢ５２の他方の入力に与えられ
る基準レベルは当然、ＲＥＦＯとは異なる値ＲＥＦ０１
が用いられる。また、自動等止器ＡＡＥ利得の虚数部Ｉ
ｍ（Ｃ０）が０となり、かつその実数部Ｒｅ （Ｃｏ
）が正となるように搬送波位相を制御する構成する場合
は、中央タップ利得の虚数部を搬送波位相誤差信号ＰＥ
（第１図）として利用することができる。その場合、第
４図および第５図の増幅率誤差検出器２００は乗算器Ｍ
ＬＴ５３およびＭＬＴ ５４、ならびに加算器ＡＤＤ５
１は省略してもよい。すなわち減算器５ＵＢ５２はＲｅ
（Ｃｏ）とＲＥＦｏｌとの差を表わす信号を増幅率誤差
信号ＧＥとしてリード２０８に出力する。したがってＲ
ｅ（Ｃ）＝ＲＥＦ０１となるように自動利得制御が行な
われる。
器２００の減算器ＳＵＢ ５２の入力として等止器ＡＡ
Ｅの中央タップ利得の絶対値の平方 ＩＣ，＋２ が
用いられているが、この代りにＩｃｏｌを用いてもよく
、その場合、減算器５ＵＢ５２の他方の入力に与えられ
る基準レベルは当然、ＲＥＦＯとは異なる値ＲＥＦ０１
が用いられる。また、自動等止器ＡＡＥ利得の虚数部Ｉ
ｍ（Ｃ０）が０となり、かつその実数部Ｒｅ （Ｃｏ
）が正となるように搬送波位相を制御する構成する場合
は、中央タップ利得の虚数部を搬送波位相誤差信号ＰＥ
（第１図）として利用することができる。その場合、第
４図および第５図の増幅率誤差検出器２００は乗算器Ｍ
ＬＴ５３およびＭＬＴ ５４、ならびに加算器ＡＤＤ５
１は省略してもよい。すなわち減算器５ＵＢ５２はＲｅ
（Ｃｏ）とＲＥＦｏｌとの差を表わす信号を増幅率誤差
信号ＧＥとしてリード２０８に出力する。したがってＲ
ｅ（Ｃ）＝ＲＥＦ０１となるように自動利得制御が行な
われる。
本発明による自動利得制御回路はこのように構成したこ
とにより、伝送シンボルのパターンによって入力信号の
平均レベルが変動してもこれに応動せず、回線の減衰量
の変化にのみ追従する。また、復調器のトレーニングシ
ーケンスにおいて、２値シンボル伝送からデータモード
の多値シンボル伝送に移行した際の入力信号の平均レベ
ルの回線特性による ｌ変動に対しても応動しない。
とにより、伝送シンボルのパターンによって入力信号の
平均レベルが変動してもこれに応動せず、回線の減衰量
の変化にのみ追従する。また、復調器のトレーニングシ
ーケンスにおいて、２値シンボル伝送からデータモード
の多値シンボル伝送に移行した際の入力信号の平均レベ
ルの回線特性による ｌ変動に対しても応動しない。
したがって、トレーニングシーケンスが終了後直ちに時
定数の大きい安定した自動利得制御を行ない、十分に低
いビット誤り率を達成することができる。このため、本
発明は非常に短い実効的なトレーニング時間を要求され
る変復調器（ＭＯＤＥ、Ｍ）にはとくに有効に適用する
ことができる。
定数の大きい安定した自動利得制御を行ない、十分に低
いビット誤り率を達成することができる。このため、本
発明は非常に短い実効的なトレーニング時間を要求され
る変復調器（ＭＯＤＥ、Ｍ）にはとくに有効に適用する
ことができる。
自動等止器のタップ数を可変とする方式、すなわチ、ト
レーニングシーケンスの初期においては中央タップとそ
の近傍のタップのみをアクティブとして自動利得制御ル
ープの遅延を減少し、ループ利得を若干向上させ、時定
数を小さくする方式の自動等化器にも本発明による自動
利得制御回路を効果的に組み合わせることができ、これ
によって初期トレーニングにおける収束、すなわち自動
等化、タイミング抽出、キャリア検出および自動利得制
御が高速で行なわれる。
レーニングシーケンスの初期においては中央タップとそ
の近傍のタップのみをアクティブとして自動利得制御ル
ープの遅延を減少し、ループ利得を若干向上させ、時定
数を小さくする方式の自動等化器にも本発明による自動
利得制御回路を効果的に組み合わせることができ、これ
によって初期トレーニングにおける収束、すなわち自動
等化、タイミング抽出、キャリア検出および自動利得制
御が高速で行なわれる。
第１図は本発明による自動利得制御回路を適用した復調
器を含む受信装置の例を示すブロック図、 第２図は従来の自動利得制御回路の例を示すブロック図
、 第３図は第２図に示すループフィルタの等価回路を示す
機能図、 第４図および第５図はそれぞれ本発明による自動利得制
御回路の実施例を示すブロック図である。 主要部分の の１明 ２０ロ ・・・増幅率誤差検出器２０２．３０
２ ・・・ループフィルタ３００ ・・
・信号レベル誤差検出器ＡＡＥ ・・・自動
等止器 ＡＧＣ・・・自動利得制御回路 ５ＥＬ１，５ＥＬ２ ・・・セレクタＶＧＡ
・・・可変利得増幅器特許出願人 株式会社リコ
ー
器を含む受信装置の例を示すブロック図、 第２図は従来の自動利得制御回路の例を示すブロック図
、 第３図は第２図に示すループフィルタの等価回路を示す
機能図、 第４図および第５図はそれぞれ本発明による自動利得制
御回路の実施例を示すブロック図である。 主要部分の の１明 ２０ロ ・・・増幅率誤差検出器２０２．３０
２ ・・・ループフィルタ３００ ・・
・信号レベル誤差検出器ＡＡＥ ・・・自動
等止器 ＡＧＣ・・・自動利得制御回路 ５ＥＬ１，５ＥＬ２ ・・・セレクタＶＧＡ
・・・可変利得増幅器特許出願人 株式会社リコ
ー
Claims (1)
- 【特許請求の範囲】 ■、 可変利得増幅器と、 該可変利得増幅器の利得を制御する利得制御信号を発生
するループフィルタとを含み、自、動利得制御した出力
信号を自動等止器を有する復調器に供給する自動利得制
御回路において、該回路は、 前記自動等化器の中゛央タップ利得に基づいて前記可変
利得増幅器の利得誤差を表わす第１の信号を発生する第
１の誤差検出回路を含み、 前記ループフィルタは第１の信号に応じた−
前記利得制御信号を前記可変利得増幅器に供給し、これ
によって前記出力信号のレベルを安定化することを特徴
とする自動利得制御回路。 ２、 可変利得増幅器と、 該可変利得増幅器の利得を制御する利得制御信号を発生
するループフィルタとを含み、自動利得制御した出力信
号を自動等化器を有する復調器に供給する自動利得制御
回路において、該回路は、 前記自動等化器の中央タップ利得に基づいて前記可変利
得増幅器の利得誤差を表わす第１の信号を発生する第１
の誤差検出回路と、前記出力信号のレベルの誤差を表わ
す第２の信号を発生する第２の誤差検出回路と、第１お
よび第２の状態を択一的にとり、前記自動等化器のトレ
ーニング期間における所定の時点に応動して第１の状態
から第２の状態に遷移する切換手段とを含み、 該切換手段は、第１の状態にあっては第２の誤差検出回
路を前記ループフィルタに接続・して第２の信号を該ル
ープフィルタに供給し、第２の状態にあっては第１の誤
差検出回路を該ループフィルタに接続して第１の信号を
該ループフィルタに供給し、 該ループフィルタは第２の信号に応じて高いループ利得
で、また第１の祖号に応じて低いループ利得で前記利得
制御信号を前記可変利得増幅器に供給することを特徴と
する自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3874282A JPS58156207A (ja) | 1982-03-11 | 1982-03-11 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3874282A JPS58156207A (ja) | 1982-03-11 | 1982-03-11 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58156207A true JPS58156207A (ja) | 1983-09-17 |
| JPS644698B2 JPS644698B2 (ja) | 1989-01-26 |
Family
ID=12533762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3874282A Granted JPS58156207A (ja) | 1982-03-11 | 1982-03-11 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58156207A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2688367A1 (fr) * | 1993-03-01 | 1993-09-10 | Alcatel Nv | Commande de gain automatique dans un recepteur radioelectrique comportant un circuit d'egaliseur temporel. |
| EP0554120A3 (ja) * | 1992-01-31 | 1994-01-19 | Fujitsu Ltd | |
| WO1996014700A3 (en) * | 1994-11-08 | 1996-07-25 | Zenith Electronics Corp | AGC circuit for a digital receiver |
-
1982
- 1982-03-11 JP JP3874282A patent/JPS58156207A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0554120A3 (ja) * | 1992-01-31 | 1994-01-19 | Fujitsu Ltd | |
| US5598433A (en) * | 1992-01-31 | 1997-01-28 | Fujitsu Limited | Automatic equalizer and data mode convergence method |
| FR2688367A1 (fr) * | 1993-03-01 | 1993-09-10 | Alcatel Nv | Commande de gain automatique dans un recepteur radioelectrique comportant un circuit d'egaliseur temporel. |
| WO1996014700A3 (en) * | 1994-11-08 | 1996-07-25 | Zenith Electronics Corp | AGC circuit for a digital receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644698B2 (ja) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0609828B1 (en) | Adaptive matched filter | |
| US5093847A (en) | Adaptive phase lock loop | |
| US5008903A (en) | Adaptive transmit pre-emphasis for digital modem computed from noise spectrum | |
| US4458355A (en) | Adaptive phase lock loop | |
| US4718073A (en) | Demodulator for facsimile equipment | |
| EP0482927B1 (en) | Digital radio receiver | |
| WO1993016553A1 (en) | Automatic gain control apparatus for a digital television signal receiver | |
| EP0512712A2 (en) | Equaliser, operable in decision-feedback or fractional modes | |
| US4953186A (en) | Phase jitter tracker | |
| US20090137212A1 (en) | Non-Linear Signal Distortion Detection Using Multiple Signal to Noise Ratio Measurement Sources | |
| US6148046A (en) | Blind automatic gain control system for receivers and modems | |
| US5153527A (en) | Demodulation apparatus having reception state evaluation | |
| US3434056A (en) | Distortion monitoring by comparing square and cubic law distortion to carrier | |
| JPH025343B2 (ja) | ||
| JPS58156207A (ja) | 自動利得制御回路 | |
| JPH0447721A (ja) | 自動等化器 | |
| US5598434A (en) | Automatic equalizer with a branched input for improved accuracy | |
| CA1287383C (en) | 8-phase phase-shift keying demodulator | |
| US4918393A (en) | Phase control device | |
| US20010016015A1 (en) | Transmission apparatus and method of signal-point generation | |
| JP3141591B2 (ja) | 自動等化器 | |
| JPH08317012A (ja) | ディジタル復調器 | |
| JPH06216955A (ja) | バースト信号用ａｇｃ回路 | |
| JP2861778B2 (ja) | 復調装置 | |
| JP3205111B2 (ja) | 変復調装置 |