JPS58159083A - サンプリングパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は例えば文字多重放送を受信ｒる装置に於いて
、文字多重信号をサンプリングする為のサンプリングパ
ルスを発生する回路に好適なサンプリングパルス発生回
路に関する。

〔発明の技櫂的背景〕

文字多重受ｍ装置に於いて、受信した文字多重信号をサ
ンプリングする為のサンプリングパルスは一般に、色副
搬送波周波ｗＬｆｓｃの８１５倍の周波数を有し、その
位相は文字多重信号の前縁部に設けられるクロックツイ
ン信号ＣＲ（周波数’４１５ｆｘｃ）に同期するように
なっている。

第１図は上述し九サンプリングパルスのを発生する為の
従来回路を示す回路図でるる０図に於いて、１１は周波
数ｆ　ｓｃの信号を入力ｊｌＮｒ号とし、周波数８　ｆ
ｉｇ　の信号８１を出力する７エイズロツクドループ（
以下ＰＬＬと称する）である。１２はＪＫフリップフロ
ップ回路１２１−１２８によって構成される５段リング
カウンタ回路でるる。このうち、ＪＫフリップフロップ
回路１２１〜１２５はリングカクンタ本体を成し、ＪＫ
フリップフロップ回路１２６〜１２８は後述する位相補
正回路１４への信号供給用として用いられる。各ＪＩｍ
１ｍフリップフロラ路１２１Ｓ−１２８はＰＬＬＩＩの
出力信号８１をクロック信号としてそれぞれ位相が３５
＠ｓｍずつづれた周波数４　／　５　ｆ　ｓ　ｃのｌｌ
７ｉ号を出力する。１３はサンプリングパルス出方回路
である。このすンプリングパルス出カ回路１３はエクス
クル−ジブオア回路１３１によって構成され、ＪＫ７リ
ツプフロツプ回路１２１１１２３のＱ出力信号を入力信
号として周波数８／５ｆｓｃの信号をサンプリングパル
スＳＰとして出力する〇 このｔノブリングパルスＳＰは前述の如く文字多重信号
のクロックライン信号ＣＲに位相同期させる必要がある
。この動作は位相補正回路１４によって行なわれる。こ
の位相補正回路１４はす／ド回路１４１１１４２、アン
ド回路１４３によって構成される。以下、位相補正回路
１４の動作を第２図及び第３図の信号波形図を参照しな
がら１ｍ＠する。図に於いて、８怠は５Ｒリングカウン
タ１２のＪＫフリップフロッ　　　１プ回＠１２５の出
力信号である。この１１号８８は前述の如く周波数４１
５ｆｓｃの信号で、ＲＬ、Ｌｌｌの出力信号Ｓ１を１／
１０に分周したものに和尚する。そして、位相補正回路
１４はＪＫフリツノフロップ回路１２５の出力信号Ｓｍ
を基準としてこの１６号Ｓ２の前後に位置するような１
７゜５ｙ１ａｌＩＩＣ幅の前縁パルスＰｔ、後縁パルス
Ｐ雪を作る。そして、このパルス’　１　、Ｐ”　ｅ　
ｔｅｌ　１図に示すクロックランゲート信号Ｇとり四ツ
タランイン信号ＣＲとでゲートする。クロックランゲー
ト信号ＧのＮｍは後述するがクロックランイン信号ＣＲ
の５周期目の０レベルの位置で０レベルとなり、文字多
重信号からクロックライン信号を抽出ｒるパルスである
。位相補正回路１４によってゲートされたパルスはＪＫ
フリップフロップ回路１２５のセツＨ１ｔ号として用い
られる。今、基準１８号Ｓ！の位相がクロックツイン信
号ＣＲの位相よりも遅れているとすれば、前縁パルスＰ
！がゲートされ、ＪＫフリップフロップ回路１２５は前
縁パルスＰｔにセット状態とされる。これにより、基準
信号８３の位相がＰＬＬ、１１の出力信号Ｓ１の一周期
分、つ筐抄３５＠禦（３６’）進められること４こなる
。

逆に、基準信号８意の位相がクロックランイン信号ＣＲ
の位相よりも進んでいるとすれば、後縁パルスＰｓがゲ
ートされ、ＪＫフリツブフロツフ回路１２５は後縁パル
スＰｇ−によってセット状態とされる。これにより、基
準信号ｓ２の位相が３５　ｓａｍ　（３６’）遅らされ
ることＣどなる。

このように、基準信号ＳＺを３５ＳｓＩ！ｃＪ！！らせ
たり、進め走りすることにより、５段すングカウ条 ンタ回路１２の動作をクロックフィン信号ＣＲに同期さ
せることができる。これにより、サンプリングパルスＪ
ｉＩ′の位相をクロックランイン信号ＣＲに同期させる
ことができる。なお、このような位相補正動作に於いて
は、位相補正動作が光了し九と書、第３図に示すように
基準信号ＢＳとクロックランイン信号ＣＲとの位相差を
基準信号８１がクロックランイン信号ＣＲより遅れた０
〜３５ｓ−の範囲内に収めることができる。また、基準
信号Ｓ２とクロックランイン信号ＣＲとの位相差が最も
大きい場合、つまリ１８０”（１７５５ｅａ）の位相差
がめるような場合でも、クロックラ／イン信号ＣＲの５
周期分で位相補正を光子することができる。したがって
、クリックランゲート信号Ｇは前述の如くクロックラ／
イン信号ＣＲＯ５周期目の０レベルの位置で０レベルと
なるように設定されている。

〔背景技術の問題点〕！−７ しかしながら、上記構成に於いては次のような欠点があ
る。以下、これを絡４図を参照しながら説明する。第４
図はクロックラ／イン信号ＣＲに対してθ〜３５％−の
範囲内で位相が遅れ良状態で同期する基準信号Ｂ冨及び
この基準信号Ｈ！に同期したサンプリングパルス８Ｆを
示す。なお、上記構成ではヤングリングパルス８Ｆは基
準信号８８に対して３５％−の位相差を有する。

て遅続的ではない。この為、基準信号８ｍはクロツタフ
ンイン信号ＣＭの位相が変化して位相補正動作がかかる
と３５　ｓｗｗａ位相が変化することになる。つまり、
３５％讃分のジッタを持つことになる。これにより、サ
ンプリングパルス８Ｆも３５ｍ−分のジッタを持つこと
になる。

このサンプリングパルス８Ｐのジッタはサンプリングに
よって得られるデータの誤まりを招く等といつ九大きな
影響をも走らす為、できるだけ小さい方がよい。１ｇ１
図の構成で上述し九ジッタを小さくするにはＰＬＬＩ　
ｌの出力ＩＩ４波数を高くする以外に方法はない。しか
しながら、あま勤高い周波数を使うことは回路の規候が
大きくなったりすることや、動作連匿の点からも望まし
くない。

〔発明の目的〕

この発明は上記の◆情に対処すべくなされたもので、−
見ば第１図に示すよりなＰＬＬＩＩの出力周波数をその
ｔｔにして、サンプリングパルス８Ｆのジッタを第１図
の構成番こ於けるジッタの中介に押えることができるサ
ンプリングパルス発生回路を提供することを目的とする
。

〔発明のｇ要〕

そこで、この発明は例えば１１ｇ５図を用いて説明する
ならば、呆ｌの５紋リング力ウンタ回路２２と第１のサ
ンプリングパルス出力回路２３で生成される第１のサン
プリングパルス１ｉｆｔに対してＰＬＬ２１の出力周期
の半周期分だけ位相がずれた状態で同期する第２のサン
プリングパルス８Ｐ２を第２の５段すング刀つンタ回繕
２４、第２のサンプリングパルス出力回路２６等で生成
し、位相補正回路２８によって第１１Ｍ２の５段すング
カクンタ回路２２．２４の動作をクロックラ／イン信号
ＣＨに同期させる動作が終了したら、判別回路２９によ
ってその位相差を判別し、その判別結果に基づいてすン
プリングパルス切り換え回路２７によって位相差がＰＬ
Ｌ２１の出力周期の半周期分向にあるときは第２のサン
プリングパルスＢＰ麿を選択し、半周期から１周期に渡
る範囲内にあるときは第１のサンプリングパルス８Ｐ１
を得るように構成し、位相鵬差を軽減したものである。

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を一例に説明
する。第５図は一実施例の回路を示すブロック−である
。第６図は繭５図の具体的回路構成の一例を示す回路図
である。ここで、ｇ明をわかシャすくする為に第５図の
構成及び動作上第６図を参照しながら説明する。第６図
番こ於いて、２１はＰＬＬであり、先の第１図に示すＦ
ＬＩ、１１と同様に周波＊（８ｆｌＣ）の信号８１を生
成ｒる。この信号８！は第１の５段ツングカウンタ＠ｌ
＠２２に供給される。この５Ｒリング力ウンタ回路２２
はアンド回路２２１、ＪＫフリップフロッグ回路２２２
〜２２７から成る。そして、各ＪＫフリップフロッグ＠
＠２２２〜２２７は前記ＰＬＬ２１の出力信号８！をア
ンド回路２２１を介してクロック信号として得ることに
より、周波数４１５ｆｓｒの信号を出力する。なお、Ｊ
Ｋフリップフロップ回路２２７は後述する位相補正回路
２８中判別回路２９に対して５段リングカウンタ回路２
２の出力信号を供給する為に設けられたものである。

２３は射Ｉのサンプリングパルス発生回路であり、エク
スクル−シブオア回路２３１から成る。このサンプリン
グパルス発生回路２３はＪＫフリップフロップ回路２２
２．２２４のｑ出力信号のエフシフルーシブオアを取る
ことにより周波数８　／　５　ｆ　ｓ　ｃの第１のサン
プリングパルス８Ｐｌを導出する。

２４は第２の５段リングカウンタ回路である。

この第２の５段リングカウンタ回路２４は、ＴＫフリッ
プフロップ回路２４１〜２４５によって構成される。こ
の揚台、初段のＪＫフリップフロップ回路２４のＪｌに
入力信号としてはそれぞれ第１の５段リングカウンタ回
路２２の初段のＪｌフリップフロップ回路２２２のＱ１
風出力信号が用いられている６また、各、ｒＫフリッグ
フロツプ回路２４１〜２４５はＰＬＬ２１の出力信号ｓ
ｉをインバータ回路２５にて反転し良信号をクロツタ１
号として得ている。これにより、各ＪＫフリップフロッ
プ回路２４１〜２４５の出力信号はそれぞれＪＫフリッ
プフロッグ−路２２２〜２２６の出力信号よりも１７．
５鴨寓分位相が遅れ九−Ｉ′ｆ１号となる。

２６は第２のサンプリングパルス出力回路でラリ、エク
シクルーシプオア回ｄ２６１によって構成される。この
エフシフルーシブオア回路２６１はＪＫ７リツプ７０ツ
ブ回路２４１１２４３のｑ出力１号のエフシフルーシブ
オアを雀ることφこよシ屑波数（８／　５　ｆ　ｓ　ｃ
　）の第２のサンプリングパルスＢＰｘを導出する。こ
の第２０すンプリングパルスＢＰ２は先の第１のサンプ
リングパルス８２！よりも位相が１７．５Ｓ−分ずれて
いる。

２７は第１１第２のサンプリングパルス出力回路２３．
２６から出力される第１１ｇ２のサンプリングパルス８
１Ｐｓ１　ＢＰｇを切り換えるサンプリングパルス切換
回路である。このサンプリングパルス切換回路２７はナ
ンド回路２７１〜２７３から成る。なお、このサンプリ
ングパルス切換回路２７の切り換え動作は後述する判別
回路２９によって制御される。

位相補正回路２８はナンド回路２８１．２８２、アンド
回路２８３によって構成される。この位相補正回路２８
は第１１第２の５段リングカウンタ回路２２．２４の出
力信号及びクロックランイン信号ＣＲ，それに第１のク
ロックランゲート信号Ｇ１を用いて第１１第２の５段リ
ングカウンタ回路２２．２４の動作をクロックランイン
イざ号ＣＲに同期させるもので、先に第１図に示１位相
補正回路１４と同じような動作を行なう。

判別回路２９はナンド回路２９１，２９２、ＪＫフリ□
ツブフロップ回絡２９３から成る。この判別回ｗ６２９
は第１１第２の５段リングカウンタ回路２２．２４の出
力信号及びクロックランイン１ｆＩ号Ｃ，Ｒをインバー
タ回路３０にて反転した信号、それに第２のり筒ツクラ
ンゲート信号Ｇｘを用いて、第１１第２の５段リングカ
ウンタ回路２２．２４のカラン）ｌｆ１作がクロックラ
ンイン信号ＣＲに対してＯ〜１７．５ｓｍｃの範囲内で
位相が遅れた状態で同期しているのか、１７．５〜３５
悌寓のｍ１内で位相が遅れた状態で同期しているのかを
判別し、この判別結果に基づいてサンプリングパルス切
り換え回ｗ＆２１の切り換え動作を制御するｌｉ！！ｉ
Ｉ御信号を導小信号。

なお、上記構成では、ＰＬＬ２１によって発振手段が構
成され、第１の５段リングカウンタ回＠２２によって分
周手段が構成され、第１のサンプリングパルス出力回路
２３によって第１のサンプリングパルス出力手段が構成
され、第２の５段リングカウンタ回路２４、インバータ
回路２５、第２０ナンプリングパルス出力回路２６によ
って第２のサンプリングパルス出力手段が構成され、サ
ンプリングパルス切す換え回ｗ＆２７によってテンプリ
ングパルス切り換え手段が構成され、位相補正回路２８
によって位相補正手段が構成され、判別回路２９、イン
バータ回路３０によって判別手段が構成される。

ここで、第５図及び第６図に示す回路の動作を先の第２
図、第３図、それに第７図乃至第９図の１号波形図を参
照しながら説明する。位相補正回路２８は先の第１図に
示した位相補正回路１４と同様舌こ位相補正を行なう。

すなわち、先の第２図に示すようにＪＫ７リツプフロツ
プ回路２２６のＱ出力信号８意を基準としてこの信号８
１の前縁及び後縁に位置し、ｇ１７．５％棋を有するよ
うなパルスＰｒ１　Ｐｇを作る。そして、この前縁パル
スＰＩＮ＊縁パルスＰ８をクロックランイン信号ＣＲに
ゲートする。この場合、前縁パルスＰ１がゲートされれ
ば、基準Ｉ１１号Ｓ意は３５悴式分位相が進められる。

避に後縁パルスＰ２がゲートされれば、基準信号８３は
３５％式位相が遅らされる。このような位相補正を行な
うことによって、クロックランイン信置ＣＲと基準信号
８意との位相差が１８０’（１７５％式）分めったとし
てもクロックランイン信号ＣＲの発生時から５周期目で
位相補正動作を完了させることができる。そして、基準
信号８意とクロックランイン１ｉ！号ＣＲとの位相差を
基準信号８意がクロックランイン信号ＣＲから遅れ丸状
−でθ〜３５胃式の範囲内に収めることができる。この
為、第１のクロックランインゲート信号Ｇ１は先の第３
図に示すクロックランゲートＧと同様にクロックランイ
ン１１４ｃ！’ｌの５周期目の０レベルの位置でＯレベ
ルとなるように設定されている。

位相補正が完了すると判別回１ＮＩ２９はクロックラン
イン信号ＣＲと基準信号８２との位相差がＯ〜１７．５
ｇｗｅの範囲にあるか、１７．５〜３５　＠ｗａｇの範
囲にあるかを判別する。すなわち、判別回路２９は第１
１第２の５段リングカウンタ回路２２．２４の出力信号
を用いて第７図に示すように基準信号８１の前縁に２つ
のパルスＰｇ、Ｆ４を作る。各パルスＰＩ、Ｐ４は幅１
７．５５５ｗに設定されており、かつ両者の位相差は１
７．５＠ｍに設定されている。ナンド回路２９１．２９
２はクロックランイン信号ＣＲをインバータＦｇｌ婚３
０で反転した信号ＣＲ及び第２のクロックランゲート信
号ＧｌでノくルスＰｓ。

Ｐ４をゲートする。この場合、娯２のクロックランゲー
ト１８号Ｇ２は位相補正動作が児全番こ終ｒし、基準信
号Ｓ２とクロックランイン信号ＣＲとの位相関係が決ま
ったｐ階で、２つ（Ｄ　ＡルスＰｓ、Ｐｉが反転クロッ
クランイン信号ＣＲ＆こよってどのようにゲートされる
ｄ為を調べるのに使用されるものであるから、第１のり
費ツクランインゲート信号Ｇ１よりも３５０　悌ｍｅ遅
れてＯレベルとなるように設定されている。

このような判別回路２９０動作は基準信号日２とクロッ
クランイン信号ＣＲとの位相ｉｌｌ係に対応して次の２
つに区別される。１つ４ｉ基準信号８３とクロックラン
イン信号ＣＲとの位相差が第８図ａに示す状態と同図り
薯こ示す状態の間にある場合である。すなわち、基準信
号ａＳとクロックランイン信号Ｃｆｔとの位相差が１７
．５〜３５％区間に存在する場合である。この場合はナ
ンド回路２９１に入力される）（ルスＰｉのみがゲート
される。

他の１つは基準信号８翼とクロックランイン信号ＣＲと
の位相差が第８−すに示す状−と同図−に示す状態の間
にある場合である。すなわち、基準信号ＩＩｓとクロッ
クラ／イｙ＊４＋ｃＲと０１［１１がＯ〜１７．５ｓｍ
間に存在する場合である。この場合は裔ナンド回路２９
１．２９２に入力されるパルスＦ８．Ｐ４の両者が得ら
れる。

ところで、ナンドＩｇｌｌ１２９１から出力されるパル
スＰ３はＪＫプリップ７０ツブ回路２９３のセット１号
として使用され、ナンド回路２９２から出力されるパル
スア４はＪＫフリップフロップ回路２９３のリセット信
号として使用されている。この為、Ｊ］Ｃプリップフロ
ップ回路２９３０出力状態も基準信号Ｂ３とクロックラ
ンイン信号ＣＲとの位相差に応じて次の２つの場合に区
別される。すなわち、基準信号８意とクロックランイン
信号ＣＲとの位相差が１７．５〜３５　＠ａｓ内に存在
するときは、ＪＫフリップフロップ１ｇ１ｆｉ２９３は
ナンド回路２９１から出力されるパルスＰ１によってセ
ット伏線とされ、Ｑ出力レベルはｌとなる。一方、基準
信号８諺とクロックランイン信号ＣＲとの位相差がＯ〜
１７．５％蹴のときは、ＪＫフリップフロップ回ｖ１１
２９３は一担はナンド回路２９１から出力されるパルス
Ｐｓによってセットされるが直にナンド回路２９２から
出力されるパルスＰ４によってリセット状態とされる。

し九がって、ｑレベルはＯとなる。

このように動作するＪＫフリップフロップ回路２９３の
Ｑ出力ｌＩｔ号及びＱ出力信号はサンプリングパルス切
り換え回路２７０制御信号としてそれぞれナンド回路２
７１，２７２に供給される。そして、ＪＫフリップ７０
ツブ回路２９３の出力状態に応じて、第１１第２のエク
スクル−シブオア回路２３１，２６１から出力される嬉
１、第２のサンプリングパルスａｒｔ、８Ｆｇのいずれ
か１つが選択される。

第９図はサンプリングパルス切り換え回路２７の動作を
説明する為の信号波形図である・同１１ｇはクロックラ
ンイン信号ＣＲを示す。同Ｓ畢はクロックランイン信号
ＣＲと基準１１ｔ号ｍｇとの位相差が０〜１７．５ａｍ
の範囲内に存在するときＯ第１％第２のサンプリングパ
ルス１１１Ｐ＊、１．ｓの位相を示す。同図−は同じく
位相差が１７．５〜３５％零の範囲内に存在する場合の
第１１第２のテンプリングパルスＥＩＰｔ。

トロ０位椙を示す。同図４はサンプリングパルス切り換
えｗＡｌｌｌＩ１２７によって選択されるサンプリング
パルス８Ｆを示す。なお、第１１第２のサンプリングパ
ルス８Ｆｓ、ＢＰｘの位相差が１７．５５５ｗ＋６にと
は前述の通抄であるが、第６−の構成の場合、第１ｆ）
サンプリングパルス［ｈは第８−に示す如く基準信号８
！よりも位相が３ｓｓｓＩＩ！遅れており、１７ｖ、、
ｌ＠２（７）Ｆンフ１７ングパルスＨＰｌは５２．５鴨
蹴遅れている。

今、クロックランイン信号ＣＲと基準信号８冨との位相
差が０〜１７．５ｓ猷の範囲内にあるとすると、ＪＫ７
リツププロツプ回路２９３はリセット状態となるので、
サンプリングツ（ルス切り換え回路２７では第９図みに
実線で示す第２のサンプリングパルス８Ｐ！が選択され
るＯ一方、クロックランイン信号ＣＲと基準信号Ｓ１と
の位相差が１７．５〜３５％−の範囲内にあるとすると
、ＪＫフリップフロップ回路２９３がセット状態となる
ので、サンプリングパルス切り換え回路２７では第９図
Ｏに実線で示す第１のサンプリングパルスＢＰＫが選択
される。その結果、第９図ｂ１−のいずれの場合も、同
図ｄに示すサンプリングパルスが出力され、そのジッタ
は１７．５％嵩以内に収まる。つまり、クロックランイ
ン信号ＣＲの位相が変化して位相補正動作が行なわれ、
基準信号８諺が３５％−分ジツタしたとしても、サンプ
リングパルスはその半分の１７．５％鋼しかジッタしな
いことになる。

なお、この発明は先の実施例に限定されるものではなく
他にも種々様々変形実施可能である。

また、文字多重受１１１装置のサンプリングパルス発生
−路以外の回路にも適用可能なことも勿論で番る。

〔発明の効果〕

このようにこ０発−によれば、ジッタの少ないサンプリ
ングパルスを出力することができるサンプリングパルス
発生回路を提供することがで寝る。

【図面の簡単な説明】

第１図は文字多重受信装置に於ける従来のサンプリング
パルス発生回路を示す回路図、第２図、第３ａｇｌは第
１−に示す回路の動作を説明する為の信号波形−１第４
図は同じく欠点を説明する為の信号＊＊ｇｌ、第５ｖＡ
はこの発明に係るサンプリングパルス発生回路の一実施
例の回路図、第＠１図はｌｌ５ｌｌＩＩに示す回路の具
体的構成の一例を示す一路図、１ａ７図、第８図（６）
〜（−へ第９ｉｇ（・）〜（ｄ）は第Ｓ図及び第６図に
示す回路の動作を説明する為の信号波形図でめる。 ２　ｌ　・＋＋　’１？　Ｌ　Ｌ ２２・・・第１の５段リングカクンタ回路２３・・・第
１のサンプリングパルス出力回路２４・・・第２の５段
リングカウンタ回路２５・・・インバータ回路 ２６・・・第２のサンプリングパルス出力Ｅｌ＆２７・
・・サンプリングパルス切抄換え回路２８・・・位相補
正回路 ２９・・・判別回路 ３０・・・インバータ回路 出願人代理人　　弁理士　鈴　江　武　彦第２図 １！３図 第４図 Ｑ ｐ 第５１１ ２１）

Claims (1)

【特許請求の範囲】
1. 入力信号の周波数のＮ（自然数）倍の周波数を有する信
   号を出力する発振手段と、この発振手段の出力信号を分
   周し前記入力信号と同一周波数を有する信号を得る分局
   手段と、この分周手段の分局出力信号を用いて書記入力
   信号サンプリング用の第１のサンプリングパルスを出力
   する第１のサンプリングパルス出力手段と、舊記第１Ｃ
   ）サンプリングパルスに同期しかつ該パルスより位相が
   艙ｍ１発振手段の出力周期の半周期分だけずれた第２の
   サンプリングパルスを出力ｒる第２のサンプリングパル
   ス出力手段と、ｍ記分周手股の出力信号と綻記入力信号
   の位相差を検出してｔ記分周手段を初期状態に設定する
   ことにより前記分周出力信号と前記入力信号との位相差
   を前記分局手段の出力周期分内に収めることが６Ｊ能な
   位相補正手段と、この位相補正手段による位相補正−作
   が完了し九らＤｍ１分周出力信号と前記入力信号との位
   相差が荻記発振手段の出力周期の半周期分肉にあるのか
   半周期から１周期に渡るａ１内に６るのかを判別する判
   別手段と、ヒの判別手段の判別結果を基に畝紀第１．＠
   ２のサンプリングパルスのいずれか一方をＪｌｌ大入力
   信号サンプリングパルスとして選択することにより咳サ
   ンプリングパルスとして前記入力信号との位相差が錦記
   発振手段の出力周期の半周期分肉に収まるようなサンプ
   リングパルスを得るＬとが可能なサンプリングパルス切
   換手段とを具備したサンプリングパルス尭生−路Ｏ