JPS5815937Y2

JPS5815937Y2 - 時計回路

Info

Publication number: JPS5815937Y2
Application number: JP13485776U
Authority: JP
Inventors: 斎藤正男
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1976-10-08
Filing date: 1976-10-08
Publication date: 1983-03-31
Also published as: JPS5353373U

Description

【考案の詳細な説明】本考案は電子的時計装置の改良に関し、特に、月の大小
の判別及び２月の判別を行う回路に関する。

この種の時計装置は各種制御装置において用も・られて
Ｌ・る。

たとえば所定の日時、分秒にお（・て、水門の制御を行
なう場合、あるいは、監視対称機器の異常発生などを、
自動的に記録すると共に、その時刻も同時記録を行なう
場合等におち・て、必要とされる。

したがって、この装置の出力としては、月、日、時、分
、秒等を必要として見・るが、場合によってはこれらの
出力のうち必要とするもののみを用（・る場合もある。

このような装置としては、第１図にフロンク図を示すも
のが従来一般に用（・られており、安定な発振器Ｏ８Ｃ
の出力をカウンタＣ０ＵＩにより分周して秒出力ｓｅｃ
とし、これをさらにカウンタＣ０Ｕ２におＬ・て分周し
て分出力ＭＩＮと、さらに同様のカウンタＣ０Ｕ３、
Ｃ０Ｕ４、Ｃ０Ｕ３を用も・て時出力ＨＯＵ、日出力
ＤＡＴ、月出力ＭＯＮを得ている。

ところが、月の日数には大小に応じて３０日または３１
日の差があり、特に２月は２８日をもって終了するため
、各月の日数に応じて、Ｃ０Ｕ４の制御を行なＬ・、２
月ならびに月の大小に応じて計数する最大日数を制御す
る必要がある。

したがって、月計数回路すなわちＣ０Ｕ３の出力を大小
判別回路ＭＤＤ１及び２月判別回路ＭＤＤ２に入力し、
日計数回路すなわちＣ０Ｕ４Ｏ内容との比較を比較器Ｃ
ＯＭにより行なったのち、その出力によってＣ０Ｕ４
のリセツトならびにＣ０Ｕ３に対する＋１の加算を行な
って（・る。

第２図は大小判別回路ＭＤＤ１ｉして従来用Ｌ・られて
Ｌ・た回路図であり、ＮＯＲゲー）Ｇ１．Ｇ２゜Ｇ３
、Ｇ４、オヨびインバータＩＮＶＩ、ＩＮＶ２Ｋよ
り構成され、その人力としてＣ０Ｕ３の２進化１０進符
号の出力すなわち１の桁ＭＯＮ１の肯定出力及び否定出
力ＭＯＮＩ＝１、ＭＯＮＩ）１、ならびに８の桁ＭＯＮ
８．１０の桁ＭＯＮ１０の肯定出力ＭＯＮ８＝１、Ｍ
ＯＮ１０＝１を用（・、小の月ならばＩＮＶ２の出力と
して論理値゛′１” ２得るようにして（・る。

２月の検出は第３図に示す回路ＭＤＤ２を用Ｌ・、ＮＯ
ＲゲートＧ５．Ｇ６、およびインバータＩＮＶ３、Ｉ
ＮＶ４により構成し、その入力としては第２図と同様の
Ｃ０Ｕ３の出力すなわちＭＯＮ１＝ＬＭＯＮ２＝１、Ｍ
ＯＮ４＝１、ＭＯＮ８＝１゜ＭＯＮｌ０＝１を用
（・、２月ならばＧ６の出力として１”を得るものとし
てＬ・る。

すなわち、Ｃ０Ｕ３として２進化１０進符号を生ずる回
路を用Ｌ・れば、月に応じて各桁の出力が第５図に示す
ものとなるため、最左欄に示す１の桁ＭＯＮ１なＬ・し
、１０の桁ＭＯＮｊＯの各ピント出力を見れば月に応じ
て各論理値の値が異なるため、これらの出力を前述の第
２図、第３図の回路に与えることにより、月の大小なら
びに２月の判別が行なえるものである。

なお、ＣＯＭとしてはＣ０Ｕ４の出力を所定のゲート回
路を用（・て２８日から最大３１日までの抽出を行なう
ものとしておき、前述の２月検出出力と２８日出力とに
より２月分の日計数を終了させ、小の検出出力と３０日
出力とにより小の月の日計数を終了させるものである。

また、大の月にお（・ては３■日出力と大小判別回路の
反転出力とによりその月の日計数を終了させて（・る。

しかし、このような従来のＭＤＤＩ、ＭＤＤ２の回路構
成では多数のゲート回路及びインバータ（反転回路）を
必要とし、さらに大小判別と２月の検出とを別個の回路
により行なうため回路構成が複雑化するとともに回路の
製造コストの上昇、所要電源の増大などをきたし、特に
部品点数が多Ｌ・ため回路の信頼性が低下するおそれが
あった。

従って本考案は従来の技術の上記欠点を改善するもので
、その目的は部品点数が少なく、回路構成が簡単で製造
コストの低減および高信頼性の得られる時計回路を提供
することにある。

本考案の特徴は排他的論理和回路の採用により月の大小
及び２月の判定を単純な回路で行うことにある。

以下四面により説明する。

第４図Ａは本考案の１実施例をしめす回路図で、この回
路の機能は、第５図のととき２進化１０進数で表現され
た５桁（ＭＯＮｌ、ＭＯＮ２、ＭＯＮ４゜Ｎ０ＮＢ
、ＭＯＮＩＯ）の数値を入力とし、該入力が、１．３，
５，７，８，１０及び１２（つまり大の月）のときに出
力端子Ａに出力を発生し、入力が２（つまり２月）のと
きに出力端子Ｂに出力を発生することにある。

同図におち・てＧ１１はＯＲゲート、Ｇ１２はＥｘｃ
ｌｕｓｉｖｅＯＲゲート（排他的論理和）、Ｇ１
３はＮＯＲゲート、ＩＮＶはインバータ（反転回路）で
あり、これらの入力として前述のＣ０Ｕ３の出力すなわ
ち、第５図に示す論理値の信号が、ＭＯＮ＝１なｔ・し
ＭＯＮ１０＝１として与えられて℃・る。

排他的論理和Ｇ１２は２つの入力が０，１又は１，０の
とき出力を発生する。

したがって第５図を参照すれば大の月のうち１゜３．５
，７月におち・てはＭＯＮ＝１が第５図のＭＯＮｌに示
される通りすべてＩｔ１ｊｊであり、さらにＭＯＮ
８．ＭＯＮｌｏがこれらの月におり・てはいずれもＯ”
であるため、Ｇ１１の出力は′０″となる。

したがってＧ１２の入力は１，０であり、その出力は′
１ ′″となる。

また第５図におり・て大の月８，１０．１２月におち・
ては１の桁ＭＯＮＩがすべてｔｔＯ”となり、８および
１０の桁ＭＯＮ８、ＭＯＮＩＯはこれらの月にお（・
てＬ・ずれか一方が１１、”となる。

したがって０１１の出力はこれらの月で′１′″となり
、Ｇ１２の入力は０゜１となるため、その出力は°゛１
”である。

このように大の月にお℃・てはＧ１２の出力Ａが°１″
となり月の大小が判別される。

次に、ＭＯＮ２＝１。ＭＯＮ４＝１に注目すれば
第５図において２月の場合、２の桁ＭＯＮ２がＥ９ｊ、
４の桁ＭＯＮ４はｔｔＯｐｐであり、このときの
Ｇ１２の出力は”Ｏ”である。

したがってＧ１３の入力はすべてが１（Ｏ”であり、従
ってその出力はゝ゛１”となる。

このように本考案にお（・ては、Ｅｘｃ１ｕｓｉ
ｖｅＯＲゲー）Ｇ１２の利用により、構成がきわめて
単純化され、加えて２月の判別も同一回路により行なえ
るため、コストの低下ならびに所要電源の低下および信
頼性の向上を一挙に実現することができる。

また、第６図に示す純粋な２進化符号を■Ｕ５の出力と
して生ずる場合には第４図Ａに示す回路をほとんどその
まま用いることができる。

ただし、この時にはＭＯＮＩＯ−１及びＭＯＮ２＝１の
入力が不要となり、さらにＧ１１及びＩＮＶを省略しＭ
ＯＮ８＝１をＧ１２の入力として直接与えるものとして
もよ℃・。

従って回路構成は第４図Ｂのごとくなる。

この他、第５図または第６図のち・ずれの符号に対して
もＯＲゲートでなくＥｘｃｌｕｓｉｖｅＯＲゲー
トを用℃・ても同様である。

さらに、第４図に示す回路と同様の入力条件を有するも
のであれば、各種論理回路の組み合わせを用〜・て任意
に構成しても同様の目的を達することができる。

以上のごとく本考案によれば、回路構成が簡略化される
ため組立てが容易となり製造コストの低減ならびに調整
工数の減少が図られ、所要電源の低量化とともに高信頼
性が得られる。

従って各種制御装置等にお（・て必要とする時計装置に
用Ｌ・てきわめて有効である。

【図面の簡単な説明】

第１図は従来の技術による時計回路のブロックダイヤグ
ラム、第２図と第３図は、第１図における、月の大小判
別回路及び２月の判別回路のブロックダイヤグラム、第
４図Ａ及びＢは本考案による時計回路のブロックダイヤ
グラム、第５図と第６図は、２進化１０進数及び２進数
による月の論理値を示めす。Ｏ８Ｃ・・・・・・発振器、Ｃ０Ｕ１〜Ｃ０Ｕ３・・・
・・・カウンタ、ＭＤＤＩ・・・・・・大小判別回路、
ＭＤＤ２・・・・・・２月判別回路、ＣＯＭ・・・・・
・比較器、Ｇ１１・・・・・・ＯＲゲート、Ｇ１２・・
・・・・排他的論理和回路、Ｇ１３・・・・・・ＮＯＲ
ゲート、ＩＮＶ・・・・・・インバータ。

Claims

【実用新案登録請求の範囲】

一定周期のパルス信号を計数して少なくとも２進化１０
進数により月を表示する月表示回路を有する時計回路に
おち・て、該回路の８の桁と１０の桁の出力を人力とす
るオアｂ路と、■の桁の出力と前記オア回路の出力とを
入力として出力Ａを与える排他的論理和回路と、該出力
Ａと２の桁の出力の反転と４の桁の出力とを入力として
出力ＢＬ与えるＮＯＲ回路とを有し、出力Ａにより月の
大小を、出力Ｂにより２月の表示を行なうこと馨特徴と
する時計回路。