JPS58159665A - 電力変換回路 - Google Patents
電力変換回路Info
- Publication number
- JPS58159665A JPS58159665A JP4343882A JP4343882A JPS58159665A JP S58159665 A JPS58159665 A JP S58159665A JP 4343882 A JP4343882 A JP 4343882A JP 4343882 A JP4343882 A JP 4343882A JP S58159665 A JPS58159665 A JP S58159665A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor switch
- pulse width
- input voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電流垂下点を安定ならしめる機能を備えたエネ
ルギ蓄積形の電力変換数置に関する。
ルギ蓄積形の電力変換数置に関する。
一般に他励式Ｏ？ Ｂツバ形スイッチングレギュレータ
又はリンギングチョークコンノ（−夕の様な電力変換回
路にあっては、遇電流保−回路を設けて王回路電ｆｌＬ
′に変流６或いは電流検出用抵抗でもって検出し、過電
流の発生時には、通常出力電圧を安定化ならしめる様に
）（ルス幅制御又は周波数１１１−されている主半導体
スイッチの）くルスｌ［−制限したり、周波数の低減な
ど？行って過電流保護を行っている。
又はリンギングチョークコンノ（−夕の様な電力変換回
路にあっては、遇電流保−回路を設けて王回路電ｆｌＬ
′に変流６或いは電流検出用抵抗でもって検出し、過電
流の発生時には、通常出力電圧を安定化ならしめる様に
）（ルス幅制御又は周波数１１１−されている主半導体
スイッチの）くルスｌ［−制限したり、周波数の低減な
ど？行って過電流保護を行っている。
しかし斯かる従来の電力変換回路にあっては、■ 電流
の検出會変ｆＩＬ器又は電流検出用抵抗で検出し、ノイ
ズなどにより過ｔ＊保護機能が動作しない様にその検出
信号を平均化している友めに遅１ｔが生じ、従って高周
波動作させると周波トの低減が生ずるので高周波化が離
しい。
の検出會変ｆＩＬ器又は電流検出用抵抗で検出し、ノイ
ズなどにより過ｔ＊保護機能が動作しない様にその検出
信号を平均化している友めに遅１ｔが生じ、従って高周
波動作させると周波トの低減が生ずるので高周波化が離
しい。
（）上記の様な′！［流検出手段の外に電流検出信号と
基４値とを比較する比較器又は増幅器などｔｈ要とし、
特に人、出力側がｉ流内に絶縁されたコンバータ１こあ
っては、出力側で電流の検出を行うと人力−」の駆動回
路に電流検出信号を絶縁して送るためのアイソレータを
必要とするので、回路構成が俵雑になり、コストも高く
なる。
基４値とを比較する比較器又は増幅器などｔｈ要とし、
特に人、出力側がｉ流内に絶縁されたコンバータ１こあ
っては、出力側で電流の検出を行うと人力−」の駆動回
路に電流検出信号を絶縁して送るためのアイソレータを
必要とするので、回路構成が俵雑になり、コストも高く
なる。
σ）電流検出信号抗でもって電流を検出する場合には電
力損失が生じ、効軍の低下を招来するなどの欠点がある
。
力損失が生じ、効軍の低下を招来するなどの欠点がある
。
不発明は藺かる促米回路の欠点を除去すると共に、直流
入力電圧の変動に拘らず過電流垂下点をほぼ一定ならし
めることにより、良好な過電流保ｉを行い侍る寛力変侠
装置ｔ−提供するものである。
入力電圧の変動に拘らず過電流垂下点をほぼ一定ならし
めることにより、良好な過電流保ｉを行い侍る寛力変侠
装置ｔ−提供するものである。
先ず第１区乃千４５図により本発明の一実施例ｆｔ説明
すると、５′１凶において、１はこの回路に血眞入力端
子Ｖｉ を与える＠流入力１１源、２は人力巻線Ｎ１
％ 出力巻組Ｎｏ 及び−助巻！Ｎｔ’ｒ有する主変成
器、６は人力巻線に直列接続された主半導体スイッチと
して作用する主トランジスタ、４は主トランジスタ６の
ターンオフに伴い導通して主変成６２に蓄積された電磁
エネルギを負荷側に放出する整流器（一方向性手段）、
５は平滑用コンデンす、６は負荷でおって、これらがこ
の入出力絶縁杉のＤＣ−ＤＣコ／バータの主回路を構成
し、その制御回路は出力電圧を検出して出力電圧検出信
号を生ずる電圧検出部７、入力電圧■１の変動に応じて
傾斜が変化する＃！両歯状比較信号を生ずる比較信号発
生部８、主変成器２のリセットが完了するまで比較信号
発生部８が比較信号を出力するの１禁止するりセント監
視部９、人力電圧Ｖｉ の大きさに依存する蝦大パルス
幅設定電圧ｖ３ と前記比Ｖ信号とを比軟してほぼ一
定の垂下点で垂下信号を生ずるＩ１１能をも有するパル
ス幅変ｗＩ４部１０、及びパルス幅変調部１０からの信
号により主トランジスタ６に駆動信号を選択的に与える
駆動信号発生回ｊｉ３１１からなる。
すると、５′１凶において、１はこの回路に血眞入力端
子Ｖｉ を与える＠流入力１１源、２は人力巻線Ｎ１
％ 出力巻組Ｎｏ 及び−助巻！Ｎｔ’ｒ有する主変成
器、６は人力巻線に直列接続された主半導体スイッチと
して作用する主トランジスタ、４は主トランジスタ６の
ターンオフに伴い導通して主変成６２に蓄積された電磁
エネルギを負荷側に放出する整流器（一方向性手段）、
５は平滑用コンデンす、６は負荷でおって、これらがこ
の入出力絶縁杉のＤＣ−ＤＣコ／バータの主回路を構成
し、その制御回路は出力電圧を検出して出力電圧検出信
号を生ずる電圧検出部７、入力電圧■１の変動に応じて
傾斜が変化する＃！両歯状比較信号を生ずる比較信号発
生部８、主変成器２のリセットが完了するまで比較信号
発生部８が比較信号を出力するの１禁止するりセント監
視部９、人力電圧Ｖｉ の大きさに依存する蝦大パルス
幅設定電圧ｖ３ と前記比Ｖ信号とを比軟してほぼ一
定の垂下点で垂下信号を生ずるＩ１１能をも有するパル
ス幅変ｗＩ４部１０、及びパルス幅変調部１０からの信
号により主トランジスタ６に駆動信号を選択的に与える
駆動信号発生回ｊｉ３１１からなる。
電圧検出部７Ｆｉ直流出力電圧を正確に検出するＡＶＲ
用直流増−６７ａと検出信号を直流的に絶縁するアイソ
レータ７ｂからなり、これは通常の構成のものである。
用直流増−６７ａと検出信号を直流的に絶縁するアイソ
レータ７ｂからなり、これは通常の構成のものである。
比較信号発生部８はタイミングコンデンサ８＆、このタ
イミングコンデンサ８ａの充電々圧が設定電圧Ｖ）（に
達し友ときトリガ信号音生ずるトリガ信号発生器８ｂ、
このトリガ信号により駆動されるトランジスタスイッチ
８ｃ、及びタイミングコンデンサ８ａに入力電圧Ｖｉ
Ｏ変動に依存する充電々ｆＮを供給する電流源を構成
するトランジスタ８ｄと８８、ダイオード８ｆと８ｇと
８ｈ、足電圧案子８１と８Ｌ抵抗８にと８１．８と８ｍ
と８ｎと８０と８ｐと８ｑとからなシ、この比較信号発
生部は波高値が一定でＥｌ直流源１の出力である入力電
圧Ｖｉ の大きさに依存する＃ＬｆＦｔ−有する鋸歯
状の比較信号音発生する。
イミングコンデンサ８ａの充電々圧が設定電圧Ｖ）（に
達し友ときトリガ信号音生ずるトリガ信号発生器８ｂ、
このトリガ信号により駆動されるトランジスタスイッチ
８ｃ、及びタイミングコンデンサ８ａに入力電圧Ｖｉ
Ｏ変動に依存する充電々ｆＮを供給する電流源を構成
するトランジスタ８ｄと８８、ダイオード８ｆと８ｇと
８ｈ、足電圧案子８１と８Ｌ抵抗８にと８１．８と８ｍ
と８ｎと８０と８ｐと８ｑとからなシ、この比較信号発
生部は波高値が一定でＥｌ直流源１の出力である入力電
圧Ｖｉ の大きさに依存する＃ＬｆＦｔ−有する鋸歯
状の比較信号音発生する。
リセット監視部９は生変＊Ｂ２の補助巻１１Ｎｃに夫々
直列接続された抵抗９ａ、コンデンサ９ｂ、ダイオード
９Ｃ及びこのダイオードのカソードとアノードに夫々ベ
ースとエミッタが縁続され且つコレクタが比較信号発生
部８のタイミングコンデンサ８１の充電端子に接続され
た禁止用トランジスタ９ｄからなり、この禁止用トラン
ジスタ９ｄは主変成４２のリセットが完了するまでオン
状態に保持されて比ｆｌ＠号発生部８が比較信号を電力
するのｔ−禁止する。
直列接続された抵抗９ａ、コンデンサ９ｂ、ダイオード
９Ｃ及びこのダイオードのカソードとアノードに夫々ベ
ースとエミッタが縁続され且つコレクタが比較信号発生
部８のタイミングコンデンサ８１の充電端子に接続され
た禁止用トランジスタ９ｄからなり、この禁止用トラン
ジスタ９ｄは主変成４２のリセットが完了するまでオン
状態に保持されて比ｆｌ＠号発生部８が比較信号を電力
するのｔ−禁止する。
パルス幅変調ｓ１０は前記比較信号発生部８からの比較
信号と出力電圧検出信号と比較する第１の比＄５１０ｍ
、前記比較信号と最大パルス幅設定電圧とを比較する第
２の比＠５１０ ｂ、入力端子Ｖｉ の大きさに依存
する前記最大パルス幅設定電圧【与える抵抗１０ｅ、入
力端子Ｖｉ ｋ分割する電圧分割用抵抗器１０ｄ、及
び第１、第２の比較４１０＆、ｉｏｂの出力信号’１Ａ
ＮＤ論理するＡＮＤＩＩ回路１０ｅからなる。尚、Ｖｃ
は制（財）回路の電源電圧である。
信号と出力電圧検出信号と比較する第１の比＄５１０ｍ
、前記比較信号と最大パルス幅設定電圧とを比較する第
２の比＠５１０ ｂ、入力端子Ｖｉ の大きさに依存
する前記最大パルス幅設定電圧【与える抵抗１０ｅ、入
力端子Ｖｉ ｋ分割する電圧分割用抵抗器１０ｄ、及
び第１、第２の比較４１０＆、ｉｏｂの出力信号’１Ａ
ＮＤ論理するＡＮＤＩＩ回路１０ｅからなる。尚、Ｖｃ
は制（財）回路の電源電圧である。
次に斯かる構成からなる回路の動作ｅこついて説明する
。
。
定常動作において、第２図に示す様に時刻ｔｏで生変圧
器２のリセットが完了し、この直前までに主変成ｉｉｉ
！２の各巻線Ｎｌ ｓ Ｎｏ及びＮｃに誘起していたフ
ライバンク電圧が零になるものとする。
器２のリセットが完了し、この直前までに主変成ｉｉｉ
！２の各巻線Ｎｌ ｓ Ｎｏ及びＮｃに誘起していたフ
ライバンク電圧が零になるものとする。
この様に時刻１．で主変成器２のリセントが光子するの
に伴い今迄オンしていた禁止用トランジスタ９ｄがター
ンオフする。トランジスタ９ｄのターンオフにより比較
信号発生部８のタイミングコンデンサ８ａがトランジス
タ８ｄのコレクタ電流１Ｃよって充電され、第２図（（
転）に示す様にその端子電圧■１ が直線的に上昇す
る。そしてこのコンデンサ８＆の端子電圧■１ が抵
抗ＩＱｃの両端の最大パルス幅設定電圧■３ を越え
、更には時刻１．で出力電圧検出信号のレベルｖ２
より大きくなると、第１、第２の比較器１０＆、１０ｂ
の出力の論理和が′１″となるので、ＡＮＤゲート１
Ｑ ｅ＃′ｉ駆動回路１１にオン信号を与え、このオン
信号により駆動信号発生回路１１は第２図（ｂ）に示す
様な駆動信号を主トランジスタろに与える。
に伴い今迄オンしていた禁止用トランジスタ９ｄがター
ンオフする。トランジスタ９ｄのターンオフにより比較
信号発生部８のタイミングコンデンサ８ａがトランジス
タ８ｄのコレクタ電流１Ｃよって充電され、第２図（（
転）に示す様にその端子電圧■１ が直線的に上昇す
る。そしてこのコンデンサ８＆の端子電圧■１ が抵
抗ＩＱｃの両端の最大パルス幅設定電圧■３ を越え
、更には時刻１．で出力電圧検出信号のレベルｖ２
より大きくなると、第１、第２の比較器１０＆、１０ｂ
の出力の論理和が′１″となるので、ＡＮＤゲート１
Ｑ ｅ＃′ｉ駆動回路１１にオン信号を与え、このオン
信号により駆動信号発生回路１１は第２図（ｂ）に示す
様な駆動信号を主トランジスタろに与える。
従って時Ｊｊｌｌｔ＋で主トランジスタ３が導通を始め
、り後そのコレクタ電流は、ｔ２図（ｅ）に示す様に零
からｉｓ的に増加し、これに伴い主変成器２の各巻ｉ［
ｉ Ｎ ｉ ％ Ｎｏ ＳＮｃには極性を示す黒点餉を
止、非黒点ａｔ負とする電圧が誘起される。ごの揚台、
整５Ｌ器４は逆バイアスきれて非導通状態にあるので、
主変成５２のインダクタンスに電６エ不ルギが蓄積され
る。−カ、時ＪＯＩｔ＋り後、リセット監視部９のコン
デンサ９ｂは補助巻！ＩＮ、 に誘起される電圧によっ
て図示体性に充電され、その充放電波形は第２図（１１
に示すａｌ ｒ［なる。
、り後そのコレクタ電流は、ｔ２図（ｅ）に示す様に零
からｉｓ的に増加し、これに伴い主変成器２の各巻ｉ［
ｉ Ｎ ｉ ％ Ｎｏ ＳＮｃには極性を示す黒点餉を
止、非黒点ａｔ負とする電圧が誘起される。ごの揚台、
整５Ｌ器４は逆バイアスきれて非導通状態にあるので、
主変成５２のインダクタンスに電６エ不ルギが蓄積され
る。−カ、時ＪＯＩｔ＋り後、リセット監視部９のコン
デンサ９ｂは補助巻！ＩＮ、 に誘起される電圧によっ
て図示体性に充電され、その充放電波形は第２図（１１
に示すａｌ ｒ［なる。
次に時刻ｔ２においてタイミ／グコンデン−ｔ ８ ａ
の充電々圧■１ が設電電圧Ｖｋ１ に至ると、ト
リガ信号発生姦８ｂがトランジスタスイッチ８ｃにトリ
ガ信号ｌ４えて所定期間オンさせる。これによりタイミ
ングコンデンサ８＆の電圧は第２図（ＪＬ）に示す様に
瞬時にほぼ零まで降下し、従ってパルス幅質調部１０は
駆動信号発生回路１１にオフ命令を与え、主トランジス
タ乙のベースから駆動信号を除去する。
の充電々圧■１ が設電電圧Ｖｋ１ に至ると、ト
リガ信号発生姦８ｂがトランジスタスイッチ８ｃにトリ
ガ信号ｌ４えて所定期間オンさせる。これによりタイミ
ングコンデンサ８＆の電圧は第２図（ＪＬ）に示す様に
瞬時にほぼ零まで降下し、従ってパルス幅質調部１０は
駆動信号発生回路１１にオフ命令を与え、主トランジス
タ乙のベースから駆動信号を除去する。
そして時刻ｔ２から主トランジスタ６の蓄積時間経過後
の時′１４ｔｘで王トランジスタ６がターンオフすると
、主トランジスタ６のオン期間中に主変成５２に蓄えら
ノまた電磁エネルギによって主変成器２の各巻！Ｎｉ、
Ｎｏ、Ｎｃにはその黒点＠を負、非愚点ａｔ正とするフ
ライバック電圧が誘起する。
の時′１４ｔｘで王トランジスタ６がターンオフすると
、主トランジスタ６のオン期間中に主変成５２に蓄えら
ノまた電磁エネルギによって主変成器２の各巻！Ｎｉ、
Ｎｏ、Ｎｃにはその黒点＠を負、非愚点ａｔ正とするフ
ライバック電圧が誘起する。
恢ってこの出力巻線Ｎ０の電圧によりＵ流器４は・前バ
イアスされて導通し、主変成器２のインダクタンスに蓄
積きれた電磁エネルギを平滑用コンデンサ５及び負＃６
に通流する（第２図（由）。一方、時刻ｔ３で補助巻Ｗ
ｉ Ｎ ｃに誘起され次フライバンク電圧とコンデンサ
９ｂの図示極性の充電々圧と會卯鼻してなる合成電圧が
禁止用トランジスタ９ｄ全順バイアスしてオンさせ、主
変成器２０次のリセット時ｔ４まで挙止用トランジスタ
９ｄｋオン状態に保持する。従ってタイミングコンデン
サ８ａの電圧は主変成器２の次のリセット時ｔ４までほ
ぼ零に保持されるので、主変成器２かりセソ）を完了す
るまで主トランジスタに駆動信号が印加でれることは皆
無である。そして主変成器２のリセット時刻ｔ４の後の
動作は前述動作を繰返す。
イアスされて導通し、主変成器２のインダクタンスに蓄
積きれた電磁エネルギを平滑用コンデンサ５及び負＃６
に通流する（第２図（由）。一方、時刻ｔ３で補助巻Ｗ
ｉ Ｎ ｃに誘起され次フライバンク電圧とコンデンサ
９ｂの図示極性の充電々圧と會卯鼻してなる合成電圧が
禁止用トランジスタ９ｄ全順バイアスしてオンさせ、主
変成器２０次のリセット時ｔ４まで挙止用トランジスタ
９ｄｋオン状態に保持する。従ってタイミングコンデン
サ８ａの電圧は主変成器２の次のリセット時ｔ４までほ
ぼ零に保持されるので、主変成器２かりセソ）を完了す
るまで主トランジスタに駆動信号が印加でれることは皆
無である。そして主変成器２のリセット時刻ｔ４の後の
動作は前述動作を繰返す。
この様に動作するＤ Ｃ−Ｄ Ｃコンバータにおいて、
その過ｖＬ流保−機能は前記定常動作會拡張することに
よシ容易に説明される。
その過ｖＬ流保−機能は前記定常動作會拡張することに
よシ容易に説明される。
例えば入力電圧Ｖｉ が一定の状態で負荷が定格よりも
重くなると、当然に負荷電圧が低下し、負萄電圧制−系
は負荷電圧を一定に保つべく主トランジスタ３のオン期
間を増大させる。主トランジスタ乙のコレクタ電ｇＦｉ
負荷がムくなるにつれてその傾きが一定のままピーク値
と通流期間が増大し、同様に整ｆｉ５４ ｔ−介して流
れる電流も傾きが一定のま−まそのピーク値と通流期間
が増大する。
重くなると、当然に負荷電圧が低下し、負萄電圧制−系
は負荷電圧を一定に保つべく主トランジスタ３のオン期
間を増大させる。主トランジスタ乙のコレクタ電ｇＦｉ
負荷がムくなるにつれてその傾きが一定のままピーク値
と通流期間が増大し、同様に整ｆｉ５４ ｔ−介して流
れる電流も傾きが一定のま−まそのピーク値と通流期間
が増大する。
更に負荷が重くなる、例えば負荷短絡が生ずることによ
り、負荷電圧検出値Ｖ２ が第６図（＆）に示す様に
最大パルス幅設定電圧■１ よりも低下すると、定電
圧ＩＩｌ制御から外れて主トランジスタ３は予め決めら
れた設定最大パルス幅で導通し、従って王トランジスタ
３のターンオフ直前のコレクタ電流は第３図（ｅ）に示
す様に最大ピーク値に達する。また整Ｒ益４を介して流
れる電流も第６図（ｄ）Ｋ示す様に予め決めた最大ピー
ク値に達し、整流４４の導通期間（ｔ’ｓ−ｔ’ａ ）
、つまり主トランジスタのオン期間Ｔ。ｆｆが蝦長に至
り、過電流保線が行わｔｒる。
り、負荷電圧検出値Ｖ２ が第６図（＆）に示す様に
最大パルス幅設定電圧■１ よりも低下すると、定電
圧ＩＩｌ制御から外れて主トランジスタ３は予め決めら
れた設定最大パルス幅で導通し、従って王トランジスタ
３のターンオフ直前のコレクタ電流は第３図（ｅ）に示
す様に最大ピーク値に達する。また整Ｒ益４を介して流
れる電流も第６図（ｄ）Ｋ示す様に予め決めた最大ピー
ク値に達し、整流４４の導通期間（ｔ’ｓ−ｔ’ａ ）
、つまり主トランジスタのオン期間Ｔ。ｆｆが蝦長に至
り、過電流保線が行わｔｒる。
つまり負荷短絡などが生じた場合には、出力巻締Ｎ。の
両端の電圧は配線などによる電圧降下を無視すれは整流
器４の順方向電圧降下Ｖ、にほぼ等しい値に々す、この
（ロ）路によれば前述の様に主変成器２のリセット栄件
を常に満足すべく動作するので、入力巻線Ｎｉ に入
力電圧Ｖｉ とほぼ等しい電圧が印加されるとすると
、 が成り立つ。
両端の電圧は配線などによる電圧降下を無視すれは整流
器４の順方向電圧降下Ｖ、にほぼ等しい値に々す、この
（ロ）路によれば前述の様に主変成器２のリセット栄件
を常に満足すべく動作するので、入力巻線Ｎｉ に入
力電圧Ｖｉ とほぼ等しい電圧が印加されるとすると
、 が成り立つ。
但し、Ｔｏｎ ％ Ｔｏｆｆは夫々主トランジスタ６の
オン期間、オフ期間 ｎｌ、ｎｇは夫々人、出力巻ｌ！Ｎｉ−Ｎｏの巻数であ
る。
オン期間、オフ期間 ｎｌ、ｎｇは夫々人、出力巻ｌ！Ｎｉ−Ｎｏの巻数であ
る。
ここでｎｉ −” ｎｏでおるとすれば、主トランジス
タ６のオフ期間Ｔ。ｆｆは、 でほぼ表わされ、この式（２１においてｖｌ／■Ｄに通
常かなり大きいので、負＃短絡時には王トランジスタ６
のオフ期間Ｔｏｆｆはｉ４を流保護を行うに足る充分な
長さになる。
タ６のオフ期間Ｔ。ｆｆは、 でほぼ表わされ、この式（２１においてｖｌ／■Ｄに通
常かなり大きいので、負＃短絡時には王トランジスタ６
のオフ期間Ｔｏｆｆはｉ４を流保護を行うに足る充分な
長さになる。
また上述からも明らかな様に負荷短絡が発生した状態で
は第３図（ｅ）に示す様に出力巻線Ｎ。間の電圧は非常
に低くなるので、当然に補助巻１ｍ Ｎ ０間のフライ
バック電圧も極めて低くなり、且つ王肇圧４２のリセッ
ト直後、つまりｅｆｉ器４の非導通直後においては振動
１生ずる場合が多いや秋本発明にあっては第３図（ｆｌ
に示す様なコンデンサ９ｂの充電々圧と補助巻１１ｉＮ
ｃ のフライバック電圧との合成電圧で禁止用トランジ
スタ９ｄを駆動しているので、補助巻線Ｎｃ の電圧が
非常に小さく、且つ主変成ｒｉ２の出力輪で振動が生じ
たとしく栢匂 ても、禁止用トランジスタ９ｄ’にリセノゞＦ時点で確
実にオンできると共に、コンデンサ９ｂの放電時定数上
適切に選定することによって禁止用トランジスタ９ｄの
オン状態Ｔｈｅリセツ≠４点まで確実に保持できるーコ
ンデンサ９ｂの放電時定数（グ、負荷側が短絡した場合
に主トランジスタ６のオフ期間Ｔ。ｆｆが最長になるの
で、この場合のオフ期間Ｔ。ｆｆに相当する期間中、禁
止用トランジスタ９ｄｔオン状態に維持し得る様にコン
デンサ９ｂの容鎗及び抵抗９瓢の値が選定されるが、放
電時 ・定数を大きくすると充電時定数も大きくなって
しまうので、必要な場合には鎖線で示す様に抵抗９ａと
並列にダイオードと小さい抵抗との直列接続体を接続し
ても良い。
は第３図（ｅ）に示す様に出力巻線Ｎ。間の電圧は非常
に低くなるので、当然に補助巻１ｍ Ｎ ０間のフライ
バック電圧も極めて低くなり、且つ王肇圧４２のリセッ
ト直後、つまりｅｆｉ器４の非導通直後においては振動
１生ずる場合が多いや秋本発明にあっては第３図（ｆｌ
に示す様なコンデンサ９ｂの充電々圧と補助巻１１ｉＮ
ｃ のフライバック電圧との合成電圧で禁止用トランジ
スタ９ｄを駆動しているので、補助巻線Ｎｃ の電圧が
非常に小さく、且つ主変成ｒｉ２の出力輪で振動が生じ
たとしく栢匂 ても、禁止用トランジスタ９ｄ’にリセノゞＦ時点で確
実にオンできると共に、コンデンサ９ｂの放電時定数上
適切に選定することによって禁止用トランジスタ９ｄの
オン状態Ｔｈｅリセツ≠４点まで確実に保持できるーコ
ンデンサ９ｂの放電時定数（グ、負荷側が短絡した場合
に主トランジスタ６のオフ期間Ｔ。ｆｆが最長になるの
で、この場合のオフ期間Ｔ。ｆｆに相当する期間中、禁
止用トランジスタ９ｄｔオン状態に維持し得る様にコン
デンサ９ｂの容鎗及び抵抗９瓢の値が選定されるが、放
電時 ・定数を大きくすると充電時定数も大きくなって
しまうので、必要な場合には鎖線で示す様に抵抗９ａと
並列にダイオードと小さい抵抗との直列接続体を接続し
ても良い。
以上説明した様にこの実施例によれば、過電流時には主
半導体スイッチのオフ期関金充分に長くして確実に過電
流保１１Ｉを行うことが出来るが、更にこの実施例の重
要な点は次に詳述する様に入力端子Ｖｉ の変動に拘
らず電流垂下点を常に一定に維持し得るという点にある
。
半導体スイッチのオフ期関金充分に長くして確実に過電
流保１１Ｉを行うことが出来るが、更にこの実施例の重
要な点は次に詳述する様に入力端子Ｖｉ の変動に拘
らず電流垂下点を常に一定に維持し得るという点にある
。
比較信号発生部８において、抵抗８ｐ、定電圧素子８ｊ
１抵抗８ｐ、８ｇ及びダイオード８ｈを介して入力電圧
Ｖｉ の大きさに依存する電流が流れ、従ってトラン
ジスタ８・のペース電流、更にはコレクタｔｍも大力電
圧Ｖｌ Ｏ変化に依存し、トランジスタ８ｄのペース
１［、及びコレクタ電流も入力電圧Ｖｉ の大きさに依
存する一つまりタイミングコンデンサ８ａの充電々流は
入力電圧Ｖｉ の値に依存し、このことは比較信号■１
の傾斜が入力電圧Ｖｉ に依存することを示して
いる。
１抵抗８ｐ、８ｇ及びダイオード８ｈを介して入力電圧
Ｖｉ の大きさに依存する電流が流れ、従ってトラン
ジスタ８・のペース電流、更にはコレクタｔｍも大力電
圧Ｖｌ Ｏ変化に依存し、トランジスタ８ｄのペース
１［、及びコレクタ電流も入力電圧Ｖｉ の大きさに依
存する一つまりタイミングコンデンサ８ａの充電々流は
入力電圧Ｖｉ の値に依存し、このことは比較信号■１
の傾斜が入力電圧Ｖｉ に依存することを示して
いる。
また入力電圧Ｖｉ 管抵抗ＩＱｃと１０ｄとで分割し
て抵抗１０Ｃの両端に現出せる最大パルス幅設定電圧■
３ が入力電圧Ｖｉ の大きさに依存することも容易
に理鱗できる。第４図はこのことｔ示しており、比較信
号Ｖｉａ、 Ｖ＋ｂ及び最大パルスｌ！ｉ設定電圧■１
１、Ｖｓｂは夫々入力電圧Ｖｉ の歳低である場合、
最高である場合を示し、入力電圧Ｖｉ が低くなるに
つれて比較（１号■１ の傾斜が緩ヤかになると共に
最大パルス幅設定電圧ｖ３ も低くなる。
て抵抗１０Ｃの両端に現出せる最大パルス幅設定電圧■
３ が入力電圧Ｖｉ の大きさに依存することも容易
に理鱗できる。第４図はこのことｔ示しており、比較信
号Ｖｉａ、 Ｖ＋ｂ及び最大パルスｌ！ｉ設定電圧■１
１、Ｖｓｂは夫々入力電圧Ｖｉ の歳低である場合、
最高である場合を示し、入力電圧Ｖｉ が低くなるに
つれて比較（１号■１ の傾斜が緩ヤかになると共に
最大パルス幅設定電圧ｖ３ も低くなる。
ここで第４図に示す様に入力電圧Ｖｉ が最大のときの
比較信号ｖ１ｂと最大パルス幅設定電圧Ｖｚｂとの交点
に対応する電流垂下点と、大力電圧Ｖ１ が蛾低のと
きの比較信号ｖｉａと最大パルス幅設定電圧Ｖｍ、との
交点く対応する電流垂下点とが吟しく、また勿論、入力
電圧Ｖｉ がその最大と歳低との間で変化する場合も
比較信号ｖ１ と最大パルス幅設定電圧Ｖ３ との
交点に対応する電流垂下点もほぼ前記垂下点と等しくな
る様Ｋｌｌｌ定路々どが設定されている。つまり過電流
状態に至ると出力電圧検出信号のレベル■２ が最大
パルス幅設定電圧ｖ３ より小さくなるが、入力電圧
Ｖｉ の変動に拘らずこの最大パルス幅設足電圧Ｖｓ
と比較信号■１ との交点がほぼ一定になる様に
夫々を自動的に可変せしめることがこの実施例の特徴で
ある。
比較信号ｖ１ｂと最大パルス幅設定電圧Ｖｚｂとの交点
に対応する電流垂下点と、大力電圧Ｖ１ が蛾低のと
きの比較信号ｖｉａと最大パルス幅設定電圧Ｖｍ、との
交点く対応する電流垂下点とが吟しく、また勿論、入力
電圧Ｖｉ がその最大と歳低との間で変化する場合も
比較信号ｖ１ と最大パルス幅設定電圧Ｖ３ との
交点に対応する電流垂下点もほぼ前記垂下点と等しくな
る様Ｋｌｌｌ定路々どが設定されている。つまり過電流
状態に至ると出力電圧検出信号のレベル■２ が最大
パルス幅設定電圧ｖ３ より小さくなるが、入力電圧
Ｖｉ の変動に拘らずこの最大パルス幅設足電圧Ｖｓ
と比較信号■１ との交点がほぼ一定になる様に
夫々を自動的に可変せしめることがこの実施例の特徴で
ある。
この様にして本発明の実施例によれば、負荷電流が垂下
開始点の電ｆｉ ＩＤｃに達すると主半導体スイッチ６
のオフ期間全長くして周波数を低下させ、入力電圧Ｖｉ
の変動に関係なく牙５図囚に示す様に垂下開始点が
一定の垂下特性を得ることが出来るので、第５図（８）
に示す従来の垂下特性の様に入力電圧Ｖｉ の変動によ
って垂下開始点が点ａと点すとの間で変動しない丸め、
垂下点の設定ずれを予め兇込んで余裕を持たせる必要が
なく、従って回路の利用効率の向上と小型化が可能にな
る。
開始点の電ｆｉ ＩＤｃに達すると主半導体スイッチ６
のオフ期間全長くして周波数を低下させ、入力電圧Ｖｉ
の変動に関係なく牙５図囚に示す様に垂下開始点が
一定の垂下特性を得ることが出来るので、第５図（８）
に示す従来の垂下特性の様に入力電圧Ｖｉ の変動によ
って垂下開始点が点ａと点すとの間で変動しない丸め、
垂下点の設定ずれを予め兇込んで余裕を持たせる必要が
なく、従って回路の利用効率の向上と小型化が可能にな
る。
次に第６図は本発明の他の一実施例を示す非絶縁型の極
性反転形チョッパ回路を示し、人、出力巻締兼用の第１
の巻線Ｎｓ と補助巻線となる第２の巻線Ｎｌ と
會有するチョーク１２ｔ−用い次点を除いて原理的には
第１図に示した実施例を同様であるのは説明を省略する
。
性反転形チョッパ回路を示し、人、出力巻締兼用の第１
の巻線Ｎｓ と補助巻線となる第２の巻線Ｎｌ と
會有するチョーク１２ｔ−用い次点を除いて原理的には
第１図に示した実施例を同様であるのは説明を省略する
。
次にオフ図は本発明の一実施例に係るチョッパ形スイッ
チングレギュレータであり、チョーク１２の第１０巻１
１１Ｎ１ が直流型＃１１及び負荷６の双方に対し直
列接続された点、及び主半導体スイッチ３のオン期間に
チョーク１２に蓄えられたエネルギを主半導体スイッチ
３のターンオフに伴い導通して負荷６などを介して通流
するフライホイールダイオードとして作用する一方向性
手段４′ヲ備えた点を除いて第６図に示した実施例とほ
ぼ同様であって、入力電圧の変動に拘らず垂下開始点が
常に一定の過電流保護動作を行う。
チングレギュレータであり、チョーク１２の第１０巻１
１１Ｎ１ が直流型＃１１及び負荷６の双方に対し直
列接続された点、及び主半導体スイッチ３のオン期間に
チョーク１２に蓄えられたエネルギを主半導体スイッチ
３のターンオフに伴い導通して負荷６などを介して通流
するフライホイールダイオードとして作用する一方向性
手段４′ヲ備えた点を除いて第６図に示した実施例とほ
ぼ同様であって、入力電圧の変動に拘らず垂下開始点が
常に一定の過電流保護動作を行う。
以上述べた様に本発明の実施例によれば下記の様な効果
を奏する。
を奏する。
■ 入力端子の変動に拘らず、常に一定の過電流垂下開
始点でもって過電流保護動作が働くので、回路に余裕を
持たせる必ｇ！が無く、従って回路部品の利用効率の向
上と小型化が充分可能である。
始点でもって過電流保護動作が働くので、回路に余裕を
持たせる必ｇ！が無く、従って回路部品の利用効率の向
上と小型化が充分可能である。
■ 抵抗などＶＣよって電流を検出しておらないので損
失が小さいことは勿論、回路構成がｍ琳になる。
失が小さいことは勿論、回路構成がｍ琳になる。
■ 変成器又はチョークのリセットを検出して過電流保
−を行うので、サージの様なノイズによって過電流保ｌ
ｌｉ機能が働くことがないので、正確な過電流保腫が出
来るのは勿論のこと、ノイズＤ・否かを判別するための
遅れ！！素を備える必要がないので極めて応答の速い過
電流保線を行え、また高周波化が可能である。
−を行うので、サージの様なノイズによって過電流保ｌ
ｌｉ機能が働くことがないので、正確な過電流保腫が出
来るのは勿論のこと、ノイズＤ・否かを判別するための
遅れ！！素を備える必要がないので極めて応答の速い過
電流保線を行え、また高周波化が可能である。
■ 比較信号の発生を禁止する禁止用半導体素子を補助
巻線の肪起電圧とコンデンサの充電々圧との合成電圧で
駆動しているので、負荷短絡の場合でも充分に禁止用半
導体素子をオン状態に保持でき、従って確実に負荷短絡
の保護が行える。
巻線の肪起電圧とコンデンサの充電々圧との合成電圧で
駆動しているので、負荷短絡の場合でも充分に禁止用半
導体素子をオン状態に保持でき、従って確実に負荷短絡
の保護が行える。
■ 主変成器又はチョークのリセットを確実に行うこと
が出来るので、従来の様に最大の入力電圧と主半導体ス
イッチの最長の導通期間との積を満足すべく設計する必
要がなく、本発明では最小の入力端子と主半導体スイッ
チの最長の導通期間との積を満足する様に設計すれば良
く、従って経済的であると共に小型軽量化が可能でおる
。
が出来るので、従来の様に最大の入力電圧と主半導体ス
イッチの最長の導通期間との積を満足すべく設計する必
要がなく、本発明では最小の入力端子と主半導体スイッ
チの最長の導通期間との積を満足する様に設計すれば良
く、従って経済的であると共に小型軽量化が可能でおる
。
尚、以上の実施例では主半導体素子としてトランジスタ
を用いたが、ＧＴＯ或いは他のサイリスタでも勿論良い
。
を用いたが、ＧＴＯ或いは他のサイリスタでも勿論良い
。
第１図は本発明の一実施例に係る電力変換回路を示す図
、第２図及び第６図は夫々第１図に示した電力変換１句
路の各部の波形を示す図、第４図は本発明を説明するた
めの波形図、第５図囚及び（Ｂ）は夫々本発明及び従来
による電流垂下特性を示す図、及び第６図、オフ図は夫
々本発明に係る他の実施例を示す図である。 １・・・直流型１２［２・・・主変成器３・・・主半導
体スイッチ ４．４′・・・一方向性手段５・・・平滑
用コンデンサ ６・・負荷 ７・・・出力電圧検出部 ８・・比較信号発生部 ９・・・リセット検出部 １０・・・パルス幅１ｂ１１一部 １１・・・駆動信号発生部 １２・・・チョーク 特許出願人 オリジン電気株式会社 働 １ 図 ３１０− 処 ２ 図 第 ３ 図 ｔ。 第千図 （Ａｌ ｔＢ）第 ５ 図 Ｌ １ 千 ６ 図 当 ′７ 図
、第２図及び第６図は夫々第１図に示した電力変換１句
路の各部の波形を示す図、第４図は本発明を説明するた
めの波形図、第５図囚及び（Ｂ）は夫々本発明及び従来
による電流垂下特性を示す図、及び第６図、オフ図は夫
々本発明に係る他の実施例を示す図である。 １・・・直流型１２［２・・・主変成器３・・・主半導
体スイッチ ４．４′・・・一方向性手段５・・・平滑
用コンデンサ ６・・負荷 ７・・・出力電圧検出部 ８・・比較信号発生部 ９・・・リセット検出部 １０・・・パルス幅１ｂ１１一部 １１・・・駆動信号発生部 １２・・・チョーク 特許出願人 オリジン電気株式会社 働 １ 図 ３１０− 処 ２ 図 第 ３ 図 ｔ。 第千図 （Ａｌ ｔＢ）第 ５ 図 Ｌ １ 千 ６ 図 当 ′７ 図
Claims (1)
- 【特許請求の範囲】 少くと４オ１、第２の壱ａｔ有するインダクタンス鴫装
置と、 ２制
御回路からの駆動信号により導通して直流電源から前記
第１の巻線に電流を流す少くとも１１ｉの半導体スイッ
チと、 該半導体スイッチのターンオフに伴い導通して前記半導
体スイッチの導通期間に前記インダクタ１０／ス装置に
蓄えられたエネルギを通流する一方向性素子と、 全備え九電力変換回路において、 前記一方向性素子が導通している区間における前記イン
ダクタンス装置の第２の巻線の誘起電圧ｌｓがほぼ零に
至るまで前記半導体スイッチに駆動信号が印加されるの
を禁止する回路、 及び比較信号が前記直流電源からの入力電圧の変動によ
り変化する最大パルス幅設定値よシ大きい場合に前記半
導体スイッチをター／オンさせる加ための信号を与える
ｔｍｗ！、 全備えることにより、入力端子の変動に拘藝ず過電流垂
下点全安定ならしめたこと１％像とする電力変換−路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4343882A JPS58159665A (ja) | 1982-03-18 | 1982-03-18 | 電力変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4343882A JPS58159665A (ja) | 1982-03-18 | 1982-03-18 | 電力変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58159665A true JPS58159665A (ja) | 1983-09-22 |
| JPS644429B2 JPS644429B2 (ja) | 1989-01-25 |
Family
ID=12663697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4343882A Granted JPS58159665A (ja) | 1982-03-18 | 1982-03-18 | 電力変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159665A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63249472A (ja) * | 1987-04-03 | 1988-10-17 | Nec Corp | フイ−ドフオワ−ド制御方式ｄｃ−ｄｃコンバ−タ |
-
1982
- 1982-03-18 JP JP4343882A patent/JPS58159665A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63249472A (ja) * | 1987-04-03 | 1988-10-17 | Nec Corp | フイ−ドフオワ−ド制御方式ｄｃ−ｄｃコンバ−タ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644429B2 (ja) | 1989-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6714429B2 (en) | Active inrush current control for AC to DC converters | |
| JP3459142B2 (ja) | 駆動パルス出力制限回路 | |
| JP2674341B2 (ja) | 電力変換装置のスナバ回路 | |
| USRE37889E1 (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US6980441B2 (en) | Circuit and method for controlling a synchronous rectifier in a power converter | |
| US20060274468A1 (en) | Active inrush current control using a relay for AC to DC converters | |
| US6493245B1 (en) | Inrush current control for AC to DC converters | |
| JP3349781B2 (ja) | スイッチングレギュレータ電源装置 | |
| US6381152B1 (en) | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device | |
| US6181579B1 (en) | DC-DC converter | |
| US4611267A (en) | Snubber arrangements with energy recovery for power converters using self-extinguishing devices | |
| JP2002153054A (ja) | スイッチング電源回路 | |
| US6778411B2 (en) | Start-up circuit for power converters with controller power supply connected at output side | |
| JP2001298944A (ja) | 直流―直流変換器 | |
| JP3055121B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JPH08308219A (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JPS58159665A (ja) | 電力変換回路 | |
| Redl et al. | Overload-protection methods for switching-mode DC/DC converters: Classification/analysis/and improvements | |
| JP2619165B2 (ja) | 電力変換装置 | |
| JP2000184710A (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP3104875B2 (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JP2718857B2 (ja) | 電力変換装置 | |
| JP2001295042A (ja) | スパッタリング装置 | |
| JP2993635B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP2728682B2 (ja) | 電算機用無停電付電源装置 |