JPS644429B2 - - Google Patents
Info
- Publication number
- JPS644429B2 JPS644429B2 JP4343882A JP4343882A JPS644429B2 JP S644429 B2 JPS644429 B2 JP S644429B2 JP 4343882 A JP4343882 A JP 4343882A JP 4343882 A JP4343882 A JP 4343882A JP S644429 B2 JPS644429 B2 JP S644429B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- current
- comparison signal
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は電流垂下点を安定ならしめる機能を備
えたエネルギ蓄積形の電力変換装置に関する。
えたエネルギ蓄積形の電力変換装置に関する。
一般に他励式のチヨツパ型スイツチングレギユ
レータ又はリンギングチヨークコンバータの様な
電力変換回路にあつては、過電流保護回路を設け
て主回路電流を変流器或いは電流検出用抵抗でも
つて検出し、過電流の発生時には、通常出力電圧
を安定化ならしめる様にパルス幅制御又は周波数
制御されている主半導体スイツチのパルス幅を制
限したり、周波数の低減などを行つて過電流保護
を行つている。
レータ又はリンギングチヨークコンバータの様な
電力変換回路にあつては、過電流保護回路を設け
て主回路電流を変流器或いは電流検出用抵抗でも
つて検出し、過電流の発生時には、通常出力電圧
を安定化ならしめる様にパルス幅制御又は周波数
制御されている主半導体スイツチのパルス幅を制
限したり、周波数の低減などを行つて過電流保護
を行つている。
しかし斯かる従来の電力変換回路にあつては、
電流の検出を変流器又は電流検出用抵抗で検
出し、ノイズなどにより過電流保護機能が動作
しない様にその検出信号を平均化しているため
に遅れが生じ、従つて高周波動作させると周波
数の低減が生じるので高周波化が難しい。
出し、ノイズなどにより過電流保護機能が動作
しない様にその検出信号を平均化しているため
に遅れが生じ、従つて高周波動作させると周波
数の低減が生じるので高周波化が難しい。
上記の様な電流検出手段の外に電流検出信号
と基準値とを比較する比較器又は増幅器などを
必要とし、特に入、出力側が直流的に絶縁され
たコンバータにあつては、出力側での電流の検
出を行うと入力側の駆動回路に電流検出信号を
絶縁して送るためのアイソレータを必要とする
ので、回路構成が複雑になり、コストも高くな
る。
と基準値とを比較する比較器又は増幅器などを
必要とし、特に入、出力側が直流的に絶縁され
たコンバータにあつては、出力側での電流の検
出を行うと入力側の駆動回路に電流検出信号を
絶縁して送るためのアイソレータを必要とする
ので、回路構成が複雑になり、コストも高くな
る。
電流検出用抵抗でもつて電流を検出する場合
には電力損失が生じ、効率の低下を招来するな
どの欠点がある。
には電力損失が生じ、効率の低下を招来するな
どの欠点がある。
本発明は斯かる従来回路の欠点を除去すると共
に、直流入力電圧の変動に拘らず過電流垂下点を
ほぼ一定ならしめることにより、良好な過電流保
護を行い得る電力変換装置を提供するものであ
る。
に、直流入力電圧の変動に拘らず過電流垂下点を
ほぼ一定ならしめることにより、良好な過電流保
護を行い得る電力変換装置を提供するものであ
る。
先ず第1図乃至第5図により本発明の一実施例
を説明すると、第1図において、1はこの回路に
直流入力電圧Viを与える直流入力電源、2は入力
巻線Ni、出力巻線Np及び補助巻線Ncを有する主
変成器、3は入力巻線に直列接続された主半導体
スイツチとして作用する主トランジスタ、4は主
トランジスタ3のターンオフに伴い導通して主変
成器2に蓄積された電磁エネルギを負荷側に放出
する整流器(一方向性手段)、5は平滑用コンデ
ンサ、6は負荷であつて、これらがこの入出力絶
縁形のDC−DCコンバータの主回路を構成し、そ
の制御回路は出力電圧を検出して出力電圧検出信
号を生ずる電圧検出部7、入力電圧Viの変動に応
じて傾斜が変化する鋸歯状の比較信号を生ずる比
較信号発生部8、主変成器2のリセツトが完了す
るまで比較信号発生部8が比較信号を出力するの
を禁止するリセツト監視部9、入力電圧Viの大き
さに依存する最大パルス幅設定電圧V3と前記比
較信号とを比較してほぼ一定の垂下点で垂下信号
を生ずる機能をも有するパルス幅変調部10、及
びパルス幅変調部10からの信号により主トラン
ジスタ3に駆動信号を選択的に与える駆動信号発
生回路11からなる。
を説明すると、第1図において、1はこの回路に
直流入力電圧Viを与える直流入力電源、2は入力
巻線Ni、出力巻線Np及び補助巻線Ncを有する主
変成器、3は入力巻線に直列接続された主半導体
スイツチとして作用する主トランジスタ、4は主
トランジスタ3のターンオフに伴い導通して主変
成器2に蓄積された電磁エネルギを負荷側に放出
する整流器(一方向性手段)、5は平滑用コンデ
ンサ、6は負荷であつて、これらがこの入出力絶
縁形のDC−DCコンバータの主回路を構成し、そ
の制御回路は出力電圧を検出して出力電圧検出信
号を生ずる電圧検出部7、入力電圧Viの変動に応
じて傾斜が変化する鋸歯状の比較信号を生ずる比
較信号発生部8、主変成器2のリセツトが完了す
るまで比較信号発生部8が比較信号を出力するの
を禁止するリセツト監視部9、入力電圧Viの大き
さに依存する最大パルス幅設定電圧V3と前記比
較信号とを比較してほぼ一定の垂下点で垂下信号
を生ずる機能をも有するパルス幅変調部10、及
びパルス幅変調部10からの信号により主トラン
ジスタ3に駆動信号を選択的に与える駆動信号発
生回路11からなる。
電圧検出部7は直流出力電圧を正確に検出する
AVR用直流増幅器7aと検出信号を直流的に絶
縁するアイソレータ7bからなり、これは通常の
構成のものである。
AVR用直流増幅器7aと検出信号を直流的に絶
縁するアイソレータ7bからなり、これは通常の
構成のものである。
比較信号発生部8はタイミングコンデンサ8
a、このタイミングコンデンサ8aの充電々圧が
設定電圧VHに達したときトリガ信号を生ずるト
リガ信号発生部8b、このトリガ信号により駆動
されるトランジスタスイツチ8c、及びタイミン
グコンデンサ8aに入力電圧Viの変動に依存する
充電々流を供給する電流源を構成するトランジス
タ8dと8e、ダイオード8fと8gと8h、定
電圧素子8iと8j、抵抗8kと8lと8mと8
nと8oと8pと8qとからなり、この比較信号
発生部は波高値が一定で直流電源1の出力である
入力電圧Viの大きさに依存する傾斜を有する鋸歯
状の比較信号を発生する。
a、このタイミングコンデンサ8aの充電々圧が
設定電圧VHに達したときトリガ信号を生ずるト
リガ信号発生部8b、このトリガ信号により駆動
されるトランジスタスイツチ8c、及びタイミン
グコンデンサ8aに入力電圧Viの変動に依存する
充電々流を供給する電流源を構成するトランジス
タ8dと8e、ダイオード8fと8gと8h、定
電圧素子8iと8j、抵抗8kと8lと8mと8
nと8oと8pと8qとからなり、この比較信号
発生部は波高値が一定で直流電源1の出力である
入力電圧Viの大きさに依存する傾斜を有する鋸歯
状の比較信号を発生する。
リセツト監視部9は主変成器2の補助巻線Nc
に夫々直列接続された抵抗9a、コンデンサ9
b、ダイオード9a及びこのダイオードのカソー
ドとアノードに夫々ベースとエミツタが接続され
且つコレクタが比較信号発生部8のタイミングコ
ンデンサ8aの充電端子に接続された禁止用トラ
ンジスタ9dからなり、この禁止用トランジスタ
9dは主変成器2のリセツトが完了するまでオン
状態に保持されて比較信号発生部8が比較信号を
出力するのを禁止する。
に夫々直列接続された抵抗9a、コンデンサ9
b、ダイオード9a及びこのダイオードのカソー
ドとアノードに夫々ベースとエミツタが接続され
且つコレクタが比較信号発生部8のタイミングコ
ンデンサ8aの充電端子に接続された禁止用トラ
ンジスタ9dからなり、この禁止用トランジスタ
9dは主変成器2のリセツトが完了するまでオン
状態に保持されて比較信号発生部8が比較信号を
出力するのを禁止する。
パルス幅変調部10は前記比較信号発生部8か
らの比較信号と電圧検出部7からの検出力電圧検
出信号と比較する第1の比較器10a、前記比較
信号と最大パルス幅設定電圧とを比較する第2の
比較器10b、入力電圧Viの大きさに依在する前
記最大パルス幅設定電圧を与える抵抗10c、入
力電圧Viを分割する電圧分割用抵抗器10d、及
び第1、第2の比較器10a,10bの出力信号
をAND論理するAND回路10eからなる。尚、
Vcは制御回路の電源電圧である。
らの比較信号と電圧検出部7からの検出力電圧検
出信号と比較する第1の比較器10a、前記比較
信号と最大パルス幅設定電圧とを比較する第2の
比較器10b、入力電圧Viの大きさに依在する前
記最大パルス幅設定電圧を与える抵抗10c、入
力電圧Viを分割する電圧分割用抵抗器10d、及
び第1、第2の比較器10a,10bの出力信号
をAND論理するAND回路10eからなる。尚、
Vcは制御回路の電源電圧である。
次に斯かる構成からなる回路の動作について説
明する。
明する。
定常動作において、第2図に示す様に時刻t0で
主変圧器2のリセツトが完了し、この直前までに
主変成器2の各巻線Ni、Np及びNcに誘起してい
たフライバツク電圧が零になるものとする。
主変圧器2のリセツトが完了し、この直前までに
主変成器2の各巻線Ni、Np及びNcに誘起してい
たフライバツク電圧が零になるものとする。
この様に時刻t0で主変成器2のリセツトが完了
するのに伴い今迄オンしていた禁止用トランジス
タ9dがターンオフする。トランジスタ9dのタ
ーンオフにより比較信号発生部8のタイミングコ
ンデンサ8aがトランジスタ8dのコレクタ電流
によつて充電され、第2図aに示す様にその端子
電圧V1が直線的に上昇する。そしてこのコンデ
ンサ8aの端子電圧V1が抵抗10cの両端の最
大パルス幅設定電圧V3を越え、更には時刻t1で出
力電圧検出信号のレベルV2より大きくなると、
第1、第2の比較器10a,10bの出力の論理
和が“1”となるので、ANDゲート10eは駆
動回路11にオン信号を与え、このオン信号によ
り駆動信号発生回路11は第2図bに示す様な駆
動信号を主トランジスタ3に与える。
するのに伴い今迄オンしていた禁止用トランジス
タ9dがターンオフする。トランジスタ9dのタ
ーンオフにより比較信号発生部8のタイミングコ
ンデンサ8aがトランジスタ8dのコレクタ電流
によつて充電され、第2図aに示す様にその端子
電圧V1が直線的に上昇する。そしてこのコンデ
ンサ8aの端子電圧V1が抵抗10cの両端の最
大パルス幅設定電圧V3を越え、更には時刻t1で出
力電圧検出信号のレベルV2より大きくなると、
第1、第2の比較器10a,10bの出力の論理
和が“1”となるので、ANDゲート10eは駆
動回路11にオン信号を与え、このオン信号によ
り駆動信号発生回路11は第2図bに示す様な駆
動信号を主トランジスタ3に与える。
従つて時刻t1で主トランジスタ3が導通を始
め、以後そのコレクタ電流は第2図cに示す様に
零から直線的に増加し、これに伴い主変成器2の
各巻線Ni、Np、Ncには極性を示す黒点側を正、
非黒点側を負とする電圧が誘起される。この場
合、整流器4は逆バイアスされて非導通状態にあ
るので、主変成器2のインダクタンスに電磁エネ
ルギが蓄積される。一方、時刻t1以後、リセツト
監視部9のコンデンサ9bは補助巻線Ncに誘起
される電圧によつて図示極性に充電され、その充
放電波形は第2図eに示す様になる。
め、以後そのコレクタ電流は第2図cに示す様に
零から直線的に増加し、これに伴い主変成器2の
各巻線Ni、Np、Ncには極性を示す黒点側を正、
非黒点側を負とする電圧が誘起される。この場
合、整流器4は逆バイアスされて非導通状態にあ
るので、主変成器2のインダクタンスに電磁エネ
ルギが蓄積される。一方、時刻t1以後、リセツト
監視部9のコンデンサ9bは補助巻線Ncに誘起
される電圧によつて図示極性に充電され、その充
放電波形は第2図eに示す様になる。
次に時刻t2におてタイミングコンデンサ8aの
充電々圧V1が設定電圧VHに至ると、トリガ信号
発生部8bがトランジスタスイツチ8ccにトリガ
信号を与えて所定期間オンさせる。これによりタ
イミングコンデンサ8aの電圧は第2図aに示す
様に瞬時にほぼ零まで降下し、従つてパルス幅変
調部10は駆動信号発生回路11にオフ命令を与
え、主トランジスタ3のベースから駆動信号を除
去する。
充電々圧V1が設定電圧VHに至ると、トリガ信号
発生部8bがトランジスタスイツチ8ccにトリガ
信号を与えて所定期間オンさせる。これによりタ
イミングコンデンサ8aの電圧は第2図aに示す
様に瞬時にほぼ零まで降下し、従つてパルス幅変
調部10は駆動信号発生回路11にオフ命令を与
え、主トランジスタ3のベースから駆動信号を除
去する。
そして時刻t2から主トランジスタ3の蓄積時間
経過後の時刻t3で主トランジスタ3がターンオフ
すると、主トランジスタ3のオン期間中に主変成
器2に蓄えられた電磁エネルギによつて主変成器
2の各巻線Ni、Np、Ncにはその黒点側を負、非
黒点側を正とするフライバツク電圧が誘起する。
従つてこの出力巻線Npの電圧により整流器4は
順バイアスされて導通し、主変成器2のインダク
タンスに蓄積された電磁エネルギを平滑用コンデ
ンサ5及び負荷6に通流する(第2図d)。一方、
時刻t3で補助巻線Ncに誘起されたフライバツク電
圧とコンデンサ9bの図示極性の充電々圧とを加
算してなる合成電圧が禁止用トランジスタ9dを
順バイアスしてオンさせ、主変成器2の次のリセ
ツト完了時t4まで禁止用トランジスタ9dをオン
状態に保持する。従つてタイミングコンデンサ8
aの電圧は主変成器2の次のリセツト完了時t4ま
でほぼ零に保持されるので、主変成器2がリセツ
トを完了するまで主トランジスタに駆動信号が印
加されることは皆無である。そして主変成器2の
リセツト時刻t4の後の動作は前述動作を繰返す。
経過後の時刻t3で主トランジスタ3がターンオフ
すると、主トランジスタ3のオン期間中に主変成
器2に蓄えられた電磁エネルギによつて主変成器
2の各巻線Ni、Np、Ncにはその黒点側を負、非
黒点側を正とするフライバツク電圧が誘起する。
従つてこの出力巻線Npの電圧により整流器4は
順バイアスされて導通し、主変成器2のインダク
タンスに蓄積された電磁エネルギを平滑用コンデ
ンサ5及び負荷6に通流する(第2図d)。一方、
時刻t3で補助巻線Ncに誘起されたフライバツク電
圧とコンデンサ9bの図示極性の充電々圧とを加
算してなる合成電圧が禁止用トランジスタ9dを
順バイアスしてオンさせ、主変成器2の次のリセ
ツト完了時t4まで禁止用トランジスタ9dをオン
状態に保持する。従つてタイミングコンデンサ8
aの電圧は主変成器2の次のリセツト完了時t4ま
でほぼ零に保持されるので、主変成器2がリセツ
トを完了するまで主トランジスタに駆動信号が印
加されることは皆無である。そして主変成器2の
リセツト時刻t4の後の動作は前述動作を繰返す。
この様に動作するDC−DCコンバータにおい
て、その過電流保護機能は前記定常動作を拡張す
ることにより容易に説明される。
て、その過電流保護機能は前記定常動作を拡張す
ることにより容易に説明される。
例えば入力電圧Viが一定の状態で負荷が定格よ
りも重くなると、当然に負荷電圧が低下し、負荷
電圧制御系は負荷電圧を一定に保つべく主トラン
ジスタ3のオン時間を増大させる。主トランジス
タ3のコレクタ電流は負荷が重くなるにつれてそ
の傾きが一定のままピーク値と通流期間が増大
し、同様に整流器4を介して流れる電流も傾きが
一定のままそのピーク値と通流期間が増大する。
更に負荷が重くなる、例えば負荷短絡が生ずるこ
とにより、負荷電圧検出値V2が第3図aに示す
様に最大パルス幅設定電圧V3よりも低下すると、
定電圧制御から外れて主トランジスタ3は予め決
められた設定値最大パルス幅で導通し、従つて主
トランジスタ3のターンオフ直前のコレクタ電流
は第3図cに示す様に最大ピーク値に達する。ま
た整流器4を介して流れる電流も第3図dに示す
様に予め決めた最大ピーク値に達し、整流器4の
導通期間(t′3〜t′4)、つまり主トランジスタのオ
フ期間Tpffが最長に至り、過電流保護が行われ
る。
りも重くなると、当然に負荷電圧が低下し、負荷
電圧制御系は負荷電圧を一定に保つべく主トラン
ジスタ3のオン時間を増大させる。主トランジス
タ3のコレクタ電流は負荷が重くなるにつれてそ
の傾きが一定のままピーク値と通流期間が増大
し、同様に整流器4を介して流れる電流も傾きが
一定のままそのピーク値と通流期間が増大する。
更に負荷が重くなる、例えば負荷短絡が生ずるこ
とにより、負荷電圧検出値V2が第3図aに示す
様に最大パルス幅設定電圧V3よりも低下すると、
定電圧制御から外れて主トランジスタ3は予め決
められた設定値最大パルス幅で導通し、従つて主
トランジスタ3のターンオフ直前のコレクタ電流
は第3図cに示す様に最大ピーク値に達する。ま
た整流器4を介して流れる電流も第3図dに示す
様に予め決めた最大ピーク値に達し、整流器4の
導通期間(t′3〜t′4)、つまり主トランジスタのオ
フ期間Tpffが最長に至り、過電流保護が行われ
る。
つまり負荷短絡などが生じた場合には、出力巻
線Npの両端の電圧は配線などのよる電圧降下を
無視すれば整流器4の順方向電圧降下VDにほぼ
等しい値となり、この回路によれば前述の様に主
変成器2のリセツト条件を常に満足すべく動作す
るので、入力巻線Niに入力電圧Viとほぼ等しい
電圧が印加されるとすると、 Vi・Tpo/ni≦VD・Tpff/np ……(1) が成り立つ。
線Npの両端の電圧は配線などのよる電圧降下を
無視すれば整流器4の順方向電圧降下VDにほぼ
等しい値となり、この回路によれば前述の様に主
変成器2のリセツト条件を常に満足すべく動作す
るので、入力巻線Niに入力電圧Viとほぼ等しい
電圧が印加されるとすると、 Vi・Tpo/ni≦VD・Tpff/np ……(1) が成り立つ。
但し、Tpo、Tpffは夫々主トランジスタ3のオ
ン期間、オフ期間 ni、npは夫々入、出力巻線Ni、Npの巻数であ
る。
ン期間、オフ期間 ni、npは夫々入、出力巻線Ni、Npの巻数であ
る。
ここでni=pであるとすれば、主トランジスタ
3のオフ期間Tpffは、 Tpff≧Vi/VD・Tpo ……(2) でほぼ表わされ、この式(2)においてVi/VDは通
常かなり大きいので、負荷短絡時には主トランジ
スタ3のオフ期間Tpffは過電流保護を行うに足る
充分な長さになる。
3のオフ期間Tpffは、 Tpff≧Vi/VD・Tpo ……(2) でほぼ表わされ、この式(2)においてVi/VDは通
常かなり大きいので、負荷短絡時には主トランジ
スタ3のオフ期間Tpffは過電流保護を行うに足る
充分な長さになる。
また上述からも明らかな様に負荷短絡が発生し
た状態では第3図eに示す様に出力巻線Np間の
電圧は非常に低くなるので、当に補助巻線Nc間
のフライバツク電圧も極めて低くなり、且つ主変
圧器2のリセツト完了直後、つまり整流器4の非
導通直後においては振動を生ずる場合が多いが、
本発明にあつては第3図fに示す様なコンデンサ
9bの充電々圧と補助巻線Ncのフライバツク電
圧との合成電圧で禁止用トランジスタ9dを駆動
しているので、補助巻線Ncの電圧が非常に小さ
く、且つ主変成器2の出力側で振動が生じたとし
ても、禁止用トランジスタ9dをリセツト開始時
点で確実にオンできると共に、コンデンサ9bの
放電時定数を適切に選定することによつて禁止用
トランジスタ9dのオン状態をリセツト完了時点
まで確実に保持できる。コンデンサ9bの放電時
定数は、負荷側が短絡した場合に主トランジスタ
3のオフ期間Tpffが最長になるので、この場合の
オフ期間Tpffに相当する期間中、禁止用トランジ
スタ9dをオン状態に維持し得る様にコンデンサ
9bの容量及び抵抗9aの値が選定されるが、放
電時定数を大きくすると充電時定数も大きくなつ
てしまうので、必要な場合には鎖線で示す様に抵
抗9aと並列にダイオードと小さい抵抗との直列
接続体を接続しても良い。
た状態では第3図eに示す様に出力巻線Np間の
電圧は非常に低くなるので、当に補助巻線Nc間
のフライバツク電圧も極めて低くなり、且つ主変
圧器2のリセツト完了直後、つまり整流器4の非
導通直後においては振動を生ずる場合が多いが、
本発明にあつては第3図fに示す様なコンデンサ
9bの充電々圧と補助巻線Ncのフライバツク電
圧との合成電圧で禁止用トランジスタ9dを駆動
しているので、補助巻線Ncの電圧が非常に小さ
く、且つ主変成器2の出力側で振動が生じたとし
ても、禁止用トランジスタ9dをリセツト開始時
点で確実にオンできると共に、コンデンサ9bの
放電時定数を適切に選定することによつて禁止用
トランジスタ9dのオン状態をリセツト完了時点
まで確実に保持できる。コンデンサ9bの放電時
定数は、負荷側が短絡した場合に主トランジスタ
3のオフ期間Tpffが最長になるので、この場合の
オフ期間Tpffに相当する期間中、禁止用トランジ
スタ9dをオン状態に維持し得る様にコンデンサ
9bの容量及び抵抗9aの値が選定されるが、放
電時定数を大きくすると充電時定数も大きくなつ
てしまうので、必要な場合には鎖線で示す様に抵
抗9aと並列にダイオードと小さい抵抗との直列
接続体を接続しても良い。
以上説明した様にこの実施例によれば、過電流
時には主半導体スイツチのオフ期間を充分に長く
して確実に過電流保護を行うことが出来るが、更
にこの実施例の重要な点は次に詳述する様に入力
電圧Viの変動に拘らず電流垂下点を常に一定に維
持し得るという点にある。
時には主半導体スイツチのオフ期間を充分に長く
して確実に過電流保護を行うことが出来るが、更
にこの実施例の重要な点は次に詳述する様に入力
電圧Viの変動に拘らず電流垂下点を常に一定に維
持し得るという点にある。
比較信号発生部8において、抵抗80、定電圧
素子8j、抵抗8p,8g及びダイオード8hを
介して入力電圧Viの大きさに依存する電流が流
れ、従つてトランジスタ8eベース電流、更には
コレクタ電流も入力電圧Viの変化に依存し、トラ
ンジスタ8dのベース電流、及びコレクタ電流も
入力電圧Viの大きさに依存する。つまりタイミン
グコンデンサ8aの充電々流は入力電圧Viの値に
依存し、このことは比較信号V1の傾斜が入力電
圧Viに依存することを示している。また入力電圧
Viを抵抗10cと10dとで分割して抵抗10c
の両端に現出さる最大パルス幅設定電圧V3が入
力電圧Viの大きさに依存することも容易に理解で
きる。第4図はこのことを示しており、比較信号
V1a、V1b及び最大パルス幅設定電圧V3a、V3bは
夫々入力電圧Viの最低である場合、最高である場
合を示し、入力電圧Viが低くなるにつれて比較信
号V1の傾斜が緩やかになると共に最大パルス幅
設定電圧V3も低くなる。ここで第4図に示す様
に入力電圧Viが最大のときの比較信号V1bと最大
パルス幅設定電圧V3bとの交点に対応する電流垂
下点と、入力電圧Viが最定のときの比較信号V1a
と最大パルス幅設定電圧V3aとの交点に対応する
電流垂下点とが等しく、また勿論、入力電圧Viが
その最大と最低との間で変化する場合も比較信号
V1と最大パルス幅設定電圧V3との交点に対応す
る電流垂下点もほぼ前記垂下点と等しくなる様に
回路定数などが設定されている。つまり過電流状
態に至ると出力電圧検出信号のレベルV2が最大
パルス幅設定電圧V3より小さくなるが、入力電
圧Viの変動に拘らずこの最大パルス幅設定電圧
V3と比較信号V1との交点がほぼ一定になる様に
夫々を自動的に可変せしめることがこの実施例の
特徴である。
素子8j、抵抗8p,8g及びダイオード8hを
介して入力電圧Viの大きさに依存する電流が流
れ、従つてトランジスタ8eベース電流、更には
コレクタ電流も入力電圧Viの変化に依存し、トラ
ンジスタ8dのベース電流、及びコレクタ電流も
入力電圧Viの大きさに依存する。つまりタイミン
グコンデンサ8aの充電々流は入力電圧Viの値に
依存し、このことは比較信号V1の傾斜が入力電
圧Viに依存することを示している。また入力電圧
Viを抵抗10cと10dとで分割して抵抗10c
の両端に現出さる最大パルス幅設定電圧V3が入
力電圧Viの大きさに依存することも容易に理解で
きる。第4図はこのことを示しており、比較信号
V1a、V1b及び最大パルス幅設定電圧V3a、V3bは
夫々入力電圧Viの最低である場合、最高である場
合を示し、入力電圧Viが低くなるにつれて比較信
号V1の傾斜が緩やかになると共に最大パルス幅
設定電圧V3も低くなる。ここで第4図に示す様
に入力電圧Viが最大のときの比較信号V1bと最大
パルス幅設定電圧V3bとの交点に対応する電流垂
下点と、入力電圧Viが最定のときの比較信号V1a
と最大パルス幅設定電圧V3aとの交点に対応する
電流垂下点とが等しく、また勿論、入力電圧Viが
その最大と最低との間で変化する場合も比較信号
V1と最大パルス幅設定電圧V3との交点に対応す
る電流垂下点もほぼ前記垂下点と等しくなる様に
回路定数などが設定されている。つまり過電流状
態に至ると出力電圧検出信号のレベルV2が最大
パルス幅設定電圧V3より小さくなるが、入力電
圧Viの変動に拘らずこの最大パルス幅設定電圧
V3と比較信号V1との交点がほぼ一定になる様に
夫々を自動的に可変せしめることがこの実施例の
特徴である。
この様にして本発明の実施例によれば、負荷電
流が垂下開始点の電流Ipcに達すると主半導体ス
イツチ3のオフ期間を長くして周波数を低下さ
せ、入力電圧Viの変動に関係なく第5図Aに示す
様に垂下開始点が一定の垂下特性を得ることが出
来るので、第5図Bに示す従来の垂下特性の様に
入力電圧Viの変動によつて垂下開始点が点aと点
bとの間で変動しないため、垂下点の設定ずれを
予め見込んで余裕を持たせる必要がなく、従つて
回路の利用効率の向上と小型化が可能になる。
流が垂下開始点の電流Ipcに達すると主半導体ス
イツチ3のオフ期間を長くして周波数を低下さ
せ、入力電圧Viの変動に関係なく第5図Aに示す
様に垂下開始点が一定の垂下特性を得ることが出
来るので、第5図Bに示す従来の垂下特性の様に
入力電圧Viの変動によつて垂下開始点が点aと点
bとの間で変動しないため、垂下点の設定ずれを
予め見込んで余裕を持たせる必要がなく、従つて
回路の利用効率の向上と小型化が可能になる。
次に第6図は本発明の他の一実施例を示す非絶
縁型の極性反転形チヨツパ回路を示し、入、出力
巻線兼用の第1の巻線N1と補助巻線となる第2
の巻線N2とを有するチヨーク12を用いた点を
除いて原理的には第1図に示した実施例を同様で
あるのは説明を省略する。
縁型の極性反転形チヨツパ回路を示し、入、出力
巻線兼用の第1の巻線N1と補助巻線となる第2
の巻線N2とを有するチヨーク12を用いた点を
除いて原理的には第1図に示した実施例を同様で
あるのは説明を省略する。
次に第7図は本発明の一実施例に係るチヨツパ
形スイツチングレギユレータであり、チヨーク1
2の第1の巻線N1が直流電源1及び負荷6の双
方に対し直列接続された点、及び主半導体スイツ
チ3のオン期間にチヨーク12に蓄えられたエネ
ルギを主半導体スイツチ3のターンオフに伴い導
通して負荷6などを介して通流するフライホイー
ルダイオードとして作用する一方向性手段4′を
備えた点を除いて第6図に示した実施例とほぼ同
様であつて、入力電圧の変動に拘らず垂下開始点
が常に一定の過電流保護動作を行う。
形スイツチングレギユレータであり、チヨーク1
2の第1の巻線N1が直流電源1及び負荷6の双
方に対し直列接続された点、及び主半導体スイツ
チ3のオン期間にチヨーク12に蓄えられたエネ
ルギを主半導体スイツチ3のターンオフに伴い導
通して負荷6などを介して通流するフライホイー
ルダイオードとして作用する一方向性手段4′を
備えた点を除いて第6図に示した実施例とほぼ同
様であつて、入力電圧の変動に拘らず垂下開始点
が常に一定の過電流保護動作を行う。
以上述べた様に本発明の実施例によれば下記の
様な効果を奏する。
様な効果を奏する。
入力電圧の変動に拘らず、常に一定の過電流
垂下開始点でもつて過電流保護機能が働くの
で、回路に余裕を持たせる必要が無く、従つて
回路部品の利用効率の向上と小型化が充分可能
である。
垂下開始点でもつて過電流保護機能が働くの
で、回路に余裕を持たせる必要が無く、従つて
回路部品の利用効率の向上と小型化が充分可能
である。
抵抗などによつて電流を検出しておらないの
で損失が小さいことは勿論、回路構成が簡単に
なる。
で損失が小さいことは勿論、回路構成が簡単に
なる。
変成器又はチヨークのリセツトを検出して過
電流保護を行うので、サージの様なノイズによ
つて過電流保護機能が働くことがないので、正
確な過電流保護が出来るのは勿論のこと、ノイ
ズか否かを判別するための遅れ要素を備える必
要がないので極めて応答の速い過電流保護を行
え、また高周波化が可能である。
電流保護を行うので、サージの様なノイズによ
つて過電流保護機能が働くことがないので、正
確な過電流保護が出来るのは勿論のこと、ノイ
ズか否かを判別するための遅れ要素を備える必
要がないので極めて応答の速い過電流保護を行
え、また高周波化が可能である。
比較信号の発生を禁止する禁止用半導体素子
を補助巻線の誘起電圧とコンデンサの充電々圧
との合成電圧で駆動しているので、負荷短絡の
場合でも充分に禁止用半導体素子をオン状態に
保持でき、従つて確実に負荷短絡の保護が行え
る。
を補助巻線の誘起電圧とコンデンサの充電々圧
との合成電圧で駆動しているので、負荷短絡の
場合でも充分に禁止用半導体素子をオン状態に
保持でき、従つて確実に負荷短絡の保護が行え
る。
主変成器又はチヨークのリセツトを確実に行
うことが出来るので、従来の様に最大の入力電
圧と主半導体スイツチの最長の導通期間との積
を満足すべく設計する必要がなく、本発明では
最小の入力電圧と主半導体スイツチの最長の導
通期間との積を満足する様に設計すれば良く、
従つて経済的であると共に小型軽量化が可能で
ある。
うことが出来るので、従来の様に最大の入力電
圧と主半導体スイツチの最長の導通期間との積
を満足すべく設計する必要がなく、本発明では
最小の入力電圧と主半導体スイツチの最長の導
通期間との積を満足する様に設計すれば良く、
従つて経済的であると共に小型軽量化が可能で
ある。
尚、以上の実施例では主半導体素子としてトラ
ンジスタを用いたが、GTO或いは他のサイリス
タでも勿論良い。
ンジスタを用いたが、GTO或いは他のサイリス
タでも勿論良い。
第1図は本発明の一実施例に係る電力変換回路
を示す図、第2図及び第3図は夫々第1図に示し
た電力変換回路の各部の波形を示す図、第4図は
本発明を説明するための波形図、第5図A及びB
は夫々本発明及び従来による電流垂下特性を示す
図、及び第6図、第7図は夫々本発明に係る他の
実施例を示す図である。 1……直流電源、2……主変成器、3……主半
導体スイツチ、4,4′……一方向性手段、5…
…平滑用コンデンサ、6……負荷、7……出力電
圧検出部、8……比較信号発生部、9……リセツ
ト監視部、10……パルス幅制御部、11……駆
動信号発生部、12……チヨーク。
を示す図、第2図及び第3図は夫々第1図に示し
た電力変換回路の各部の波形を示す図、第4図は
本発明を説明するための波形図、第5図A及びB
は夫々本発明及び従来による電流垂下特性を示す
図、及び第6図、第7図は夫々本発明に係る他の
実施例を示す図である。 1……直流電源、2……主変成器、3……主半
導体スイツチ、4,4′……一方向性手段、5…
…平滑用コンデンサ、6……負荷、7……出力電
圧検出部、8……比較信号発生部、9……リセツ
ト監視部、10……パルス幅制御部、11……駆
動信号発生部、12……チヨーク。
Claims (1)
- 【特許請求の範囲】 1 少なくとも第1、第2の巻線を有するインダ
クタンス装置と、 制御回路からの駆動信号により導通して直流電
源から前記第1の巻線に電流を流す1個以上の半
導体スイツチと、 該半導体スイツチのターンオフに伴い導通して
前記主半導体スイツチの導通期間に前記インダク
タンス装置に蓄えられたエネルギを負荷側へ通流
する一向性素子と、 出力電圧検出信号と比較される比較信号を発生
する比較信号発生部と、 を備えた電力変換回路において、 前記一方向性素子が導通している区間における
前記インダクタンス装置の第2の巻線の誘起電圧
がほぼ零に至るまで前記比較信号発生部が出力す
る比較信号を低レベルに抑制するリセツト監視部
と、 前記比較信号が前記直流電源からの入力電圧の
変動により変化する最大パルス幅設定値より大き
い場合に前記半導体スイツチをターンオフさせる
パルス幅制御部と、 を備えることにより、入力電圧の変動にかかわら
ず電流垂下点を安定ならしめたことを特徴とする
電力変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4343882A JPS58159665A (ja) | 1982-03-18 | 1982-03-18 | 電力変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4343882A JPS58159665A (ja) | 1982-03-18 | 1982-03-18 | 電力変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58159665A JPS58159665A (ja) | 1983-09-22 |
| JPS644429B2 true JPS644429B2 (ja) | 1989-01-25 |
Family
ID=12663697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4343882A Granted JPS58159665A (ja) | 1982-03-18 | 1982-03-18 | 電力変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159665A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732595B2 (ja) * | 1987-04-03 | 1995-04-10 | 日本電気株式会社 | フイ−ドフオワ−ド制御方式dc−dcコンバ−タ |
-
1982
- 1982-03-18 JP JP4343882A patent/JPS58159665A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58159665A (ja) | 1983-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7489120B2 (en) | Method and apparatus for a high voltage power supply circuit | |
| EP0257404B1 (en) | Power conversion with reduced switching loss | |
| US7224590B2 (en) | Forward converter with synchronous rectifier and reverse current control | |
| KR100201704B1 (ko) | 스위칭회로와 이것을 이용한 변환장치 및 역률개선 전원장치 | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| JP3839737B2 (ja) | 直流電圧変換回路 | |
| US6181579B1 (en) | DC-DC converter | |
| US6580626B2 (en) | Switching power supply | |
| US4138715A (en) | Resonant switching converter | |
| US4499530A (en) | Switching power supply apparatus | |
| JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
| US6661209B2 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
| JP3038701B2 (ja) | 昇圧型dc−dcコンバータ | |
| JP3033085B2 (ja) | 降圧型dc−dcコンバータ | |
| JPH0851776A (ja) | 自励式フライバックコンバータ | |
| JPS644429B2 (ja) | ||
| Redl et al. | Overload-protection methods for switching-mode DC/DC converters: Classification/analysis/and improvements | |
| JP2858407B2 (ja) | Pwm型dc−dcコンバータ | |
| JPS6259551B2 (ja) | ||
| JP3104875B2 (ja) | 昇圧型dc−dcコンバータ | |
| JP2993635B2 (ja) | トランス接続型dc−dcコンバータ | |
| JPS642549Y2 (ja) | ||
| JP2001292572A (ja) | スイッチング電源装置 | |
| JP3104874B2 (ja) | 降圧型dc−dcコンバータ | |
| JP2858412B2 (ja) | トランス接続型dc−dcコンバータ |