JPS58161021A - 出力装置の制御方式 - Google Patents

出力装置の制御方式

Info

Publication number
JPS58161021A
JPS58161021A JP4263582A JP4263582A JPS58161021A JP S58161021 A JPS58161021 A JP S58161021A JP 4263582 A JP4263582 A JP 4263582A JP 4263582 A JP4263582 A JP 4263582A JP S58161021 A JPS58161021 A JP S58161021A
Authority
JP
Japan
Prior art keywords
data
output device
signal
output
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4263582A
Other languages
English (en)
Inventor
Yoshihiko Aoki
青木 吉彦
Kunihiko Onuma
邦彦 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4263582A priority Critical patent/JPS58161021A/ja
Publication of JPS58161021A publication Critical patent/JPS58161021A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0763Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、計算機システムにおける出方装置の制御方式
、特に、転送さnるデータのチェックを竹なえるように
した制御方式に関するものでるる。
ラインプリンタ、jlイブライタ等の出力装置とそrL
K印字さぜるための制御装置と、その制御装置に嵌状さ
扛、出力装置の動作、印字データを送出するrt’xm
とからなる針matンステムにおいて、#算機から出力
装置へデータを転送する場合、従来は、伺らチェックす
る仁となくそのままデータを転送していた。
と′ころで、計算機が出力装置を選択し、データ転送t
e@始する隙、出力装置の故障等で、別の出力装置が選
択され、故障した出力装置に送るべきデータが代替の出
力装置に送られた時、そのデータが代替装置に未定義の
データであることがある。
その場合、代替装置は動作せず、また、計算機匈でも未
定義コードを選出したことに気つかず、使用者も異常に
気付かないという欠点がめった。
本発明の目的は、未定義コードがあった場合に、それを
計算−に報告できるようにし、かつ、使用者に知らせる
ようにした出力装置の制御方式を提供することにある。
このような目的kR成するために、本発明では、制a装
筺において、対応する出力装置で未定義のコードが送ら
れて来たことt検出し、その結果會釘算徐に報告し、さ
らに、ttX楡より出方装置に対して、使用者に異常の
1−無を知らせるための出力を行なうようにしたことに
1#黴がある。
以下、本発明の実施例を図1に工りl12明する。
第1図は本発明による制御方式を爽塊する計算機7ステ
ムの一例の構成を示す本ので、ltt算機1台に出力装
置2台が接続さnている例である。
図において、IFi、#tx機(以下CPUと称する八
2.3は制御装置(CE)、4はタイプライタ(’I’
/W )からなる出力装置、5はラインプリンタ(L/
’PJからなる出力装置、6,7はアンドゲート、8は
データバス、9〜20は信号縁である。
このような構成において、CPU1から信号−91に介
して送らrる信号によりタイプライタ4の制御装置2を
選択し、データバス8にデータを乗せ、選択さrした制
御装置2紮佳由してタイプライタ4にデータ送信を行な
おうとした場合、もし、タイプライj14が異常となる
と、信号縁10を介して制御装置12に異常が報告され
、その制御装置2はこれに基つきCPtJlに信号#!
11を介して異常を報告する。
ここで、CPLIIにデータ送信を打なわず、プログラ
ムにより使用すべき出力装置を切り換える。
第1図では、このバンクアップ用出力装重としてライン
プリンタ5t−使用する。その゛ため、CPU1から信
号縁12によりラインプリンタ5を選択し、ラインプリ
ンタ5の状態が信号縁13.+4により異常でないこと
がわかると、CPU1よりデータがデータバス8.制御
装置3を介してラインプリンタ5に送られる。
ところが、このデータはもともとタイプライタ4に送る
はずのものであり、データのコードがタイプライタ用の
ものである。このデータがそのままラインプリンタ5に
送られて来るため、ラインプリンタ5で使用可能なコー
ドと異なるものが出てくることがある。そのため、ライ
ンプリンタ5に対応する制御装置3はコードの異常を検
出し、予じめ決めらrした動作を行なう一方、信号−1
5に信号倉出し、CPU1からの信号4116上の制御
信号のタイミングでアンドゲート7を開き、信号111
7を径由してデータバス8を使用してCPU1に報告す
る。
CPUIはこの信号を受けると、所定のデータをデータ
バス8に乗せ、制御装置3t−径由してラインプリンタ
5に出力する。使用者は、この出力を見ることにより未
定義コードが有ったことを知ることができる。
なお、上述した例では、タイプライタ40代りにライン
プリンタ5′ft使用する例について示したが、逆に、
ラインプリンタ50代りにタイプライタ4を便用するこ
ともでき、その場合には、制御装ft2でコードの異常
を検出し、信号?s18の信号のタイミングでアンドゲ
ート6を開き、信号縁19上の信号を信号線20.デー
タバス8を介してCPt1lに報告する。
第2図は第1図の制御111i113の具体的構成の一
例を示すもので、31および32はリードオンリメモリ
(ROM)、33はレジスタ、34はフリップフロッグ
、35はオアゲートを示す。
代替となったラインプリンタ5にデータを転送する場合
、まず、データバス8にデータを乗せ、その恢に、eP
Lllより信号線13に制a倍号を送ることによりデー
タ転送【実行する。すなわち、ラインプリンタ5へのデ
ータはデータバス8からリードオンリメモリ32に格納
さ扛る。ここで、データが足義されたコードの場合、ラ
インプリンタ5に対応するコードをレジスタ33の入力
データとし、そのデータを信号llA13上の制a信号
のタイミングでデータバス8tl−径てラインプリンタ
5に転送する。
一方、データが未定義コードの場合には、予じめ設定し
であるコード、例えば、スペースコード全レジスタ33
に入力する。
また、データバス8よりデータをリードオンリメモリ3
1に格納し、そこで、入力されたデータが予じめ設定し
である未定義コードでおるかどうかをチェックする。そ
のため、リードオンリメモリ31は予じめ設定した未定
義コードが入力した場合に、″″1″1″信号ように構
成されている。
リードオンリメモリ31でチェックの結果、未定義コー
ドであれば、オアケー)35を介してフリップフロップ
34のD端子に11”信号を入力する。信号線13上の
制御信号のタイミングで、前述したようにデータ転送を
行なうとともに、D端子に入力さnている信号をフリッ
プフロップ34に記憶する。
伺(ロ)かのデータ転送の間、フリップフロッグ34の
出力が、オアゲート35を介して再びクリップフロップ
34のD端子に入っているので、フリップフロップ34
の内容は保持逼れる。
データ転送が終了した時点で、クリップフロップ34に
記憶されている信号は、信号線15からアンドゲート7
に入り、信号l1lIil16の制御信号のタイミング
でデータバス8に乗り、CPU1に報告される。七扛に
より、未定義コードの有無がCPU1に知らさ扛ること
になる。
CPUIは、この報@を受は出力装置に異常があること
を知ると、予じめ決ったデータをデータバス8を通して
送信し、出力装置5に出力を行なわせる。そ扛にエリ、
使用者は異常があつ次こと、すなわち、未定義コードが
あったことを知ることができる。
なお、上述した例では、出力装置がラインプリンタ、タ
イプライタの場合についてji52明したが、それに限
定されるものではなく、種々の出力装置が使用できる。
また、出力装置の数は2個に限定されないことは百うま
でもない。
以上述べたように、本発明に工れば、故障した出力装置
に送るべきデータが代替装置に送らnた時、未′iEa
コードがあっても制御装置でこれを検出し、計算機に報
告することができるの−cz it算機は出力装置に送
出したデータに未定義コードがめったことを知ることが
でき、さらに、その結果を、計算機から出力装置に所定
のメツセージを出力させることにより、使用者に知らせ
ることができる。
【図面の簡単な説明】
第1図は本発明の制御方式t−実視する#を算機システ
ムの一例の構成図、第2図は第1−の制御装置の具体的
構成の一実施例を示す図である。 1・・・CPU、2.3・・・制御装置、4・・・タイ
プライタ、5・・・ラインプリンタ、31・・・リード
オンリメ105

Claims (1)

    【特許請求の範囲】
  1. 1、  IffJI機からのデータを出力すると共に、
    制御#c11に工って制御を受けてなる出力装置に於い
    て、上記ti)!機から送出されて来るデータが上記出
    力装置にとって未定義なコードであるか否かを上記制御
    装置で検出し、未定義コードを検出した時、上記耐簾徐
    に報告し、さらに、上記計算機よシ上記出力装置に異常
    のあることを世用者に知らせるべき出力を行なうように
    したことt%黴とする出力装置の制御方式。
JP4263582A 1982-03-19 1982-03-19 出力装置の制御方式 Pending JPS58161021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4263582A JPS58161021A (ja) 1982-03-19 1982-03-19 出力装置の制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4263582A JPS58161021A (ja) 1982-03-19 1982-03-19 出力装置の制御方式

Publications (1)

Publication Number Publication Date
JPS58161021A true JPS58161021A (ja) 1983-09-24

Family

ID=12641463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4263582A Pending JPS58161021A (ja) 1982-03-19 1982-03-19 出力装置の制御方式

Country Status (1)

Country Link
JP (1) JPS58161021A (ja)

Similar Documents

Publication Publication Date Title
JPS60116464A (ja) プリンタ
JPS6240522A (ja) プリンタ
JPS58161021A (ja) 出力装置の制御方式
JPS61121128A (ja) 印刷制御方式
JPH02289374A (ja) プリンタ
JP3134256B2 (ja) プリンタの双方向通信方法
JPS5998244A (ja) 印刷装置
JPH0615884A (ja) プリンタ
JP3293337B2 (ja) プリンタ装置
KR960015586B1 (ko) 다중프로세서 인터럽트 요청기에서의 전송 실패 인터럽트의 구동방법
JPH06348435A (ja) ネットワークプリンタ
JP2508982B2 (ja) 装置内制御方式
JPH04323071A (ja) ラベルプリンタ
JPS6127000A (ja) Ramの検査方法
JP2006260273A (ja) サブシステムモジュール、情報処理装置およびサブシステムモジュールにおけるデータ転送方法
JPH02300843A (ja) 情報処理システム
JPH09231032A (ja) プリンタ用ネットワークインタフェースカード
JPH01214460A (ja) プリンタのページ出力検出方式
JPH0447422A (ja) 通帳プリンタ
JPS63201819A (ja) 漢字プリンタ制御装置
JPS61163433A (ja) プリンタ装置
JPS60142724A (ja) リセツト制御方式
JPH0267168A (ja) プリンタ装置
JP2001117726A (ja) 双方向通信方法
JPH06168082A (ja) データ処理方式