JPS6127000A - Ｒａｍの検査方法 - Google Patents
Ｒａｍの検査方法Info
- Publication number
- JPS6127000A JPS6127000A JP14840884A JP14840884A JPS6127000A JP S6127000 A JPS6127000 A JP S6127000A JP 14840884 A JP14840884 A JP 14840884A JP 14840884 A JP14840884 A JP 14840884A JP S6127000 A JPS6127000 A JP S6127000A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- ram
- read
- ram3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＲＡＭに対してデータの書込み／ ｉｃｅ出し
を行う装置に係り、特にＲＡＭの検査方法に関する。
を行う装置に係り、特にＲＡＭの検査方法に関する。
最近のオフィスオートメーシジン（ＯＡ）ｉａ器はマイ
クロプロセッサを内蔵し、ＲＡＭにデータを格納して処
理するようになってきた。そしてこれ等のＯＡ機器では
、コストを干けるためＲＡＭ及び書込み／続出し回路に
、娯り横用手段を持たないものが多い。
クロプロセッサを内蔵し、ＲＡＭにデータを格納して処
理するようになってきた。そしてこれ等のＯＡ機器では
、コストを干けるためＲＡＭ及び書込み／続出し回路に
、娯り横用手段を持たないものが多い。
しかしＯＡ機器の商性能化に伴い処理するデータ量が増
え、Ｒ、Ａ Ｍの容量も増大している。従ってＲＡＭ機
能の信頼性が重要視されるようになってきた。そこでこ
れ等の機器の中りこは電源投入時又はオペレータの診断
時に、ＲＡＭ機能のチェックを行うものも少なくない。
え、Ｒ、Ａ Ｍの容量も増大している。従ってＲＡＭ機
能の信頼性が重要視されるようになってきた。そこでこ
れ等の機器の中りこは電源投入時又はオペレータの診断
時に、ＲＡＭ機能のチェックを行うものも少なくない。
このＲＡＭ機能チェック時には、書込み／続出し回路を
含み確実な機能チェックが、簡単ムこ実施出来ることが
必要である。
含み確実な機能チェックが、簡単ムこ実施出来ることが
必要である。
ＲＡＭ機能のチ、ｌＺ７りの方法としては、まず或アド
レスにデータ（５５Ｈ）を書込んた後に、本当に書込ま
れているかとうか読出して確認し、次に同しアドレスに
データ〔ΔＡ Ｈ）を書込み、これを読出して確認する
。この動作を総てのアドレス空間に対して行うのが一般
的である。
レスにデータ（５５Ｈ）を書込んた後に、本当に書込ま
れているかとうか読出して確認し、次に同しアドレスに
データ〔ΔＡ Ｈ）を書込み、これを読出して確認する
。この動作を総てのアドレス空間に対して行うのが一般
的である。
即ち０１ （１１（ｌ ］を書込んで読出し、次に同じ
アドレスに１０１０１０を書込んで読出すことにより、
データに誤りか発住しているかどうかでＲＡＭの５５ｉ
當検出を行う。
アドレスに１０１０１０を書込んで読出すことにより、
データに誤りか発住しているかどうかでＲＡＭの５５ｉ
當検出を行う。
上記の方法によりＲＡＭ機能のチェックを行うと、例え
ばＲＡＭのデコード回路が故障し、アドレス信号が正し
く出ていなくて、指定したアドレスにデータが書込まれ
ないにも拘わらず、チェック結果が良となることがある
。
ばＲＡＭのデコード回路が故障し、アドレス信号が正し
く出ていなくて、指定したアドレスにデータが書込まれ
ないにも拘わらず、チェック結果が良となることがある
。
即ちアドレス信号の最下位ビットが常に１″となってし
まったとすると、（ｘｘｘＯ）番地と（ｘｘｘｌ）番地
のどちらを指定しても、データは（ｘｘｘｌ）番地に書
込まれる。しかし上記方法では番地の確認をしていない
ため、障害か検出されず良となってしまうという問題か
ある。 ′〔問題点を解決するための手段〕 上記問題点は、ＲＡＭに対してデータの書込みと読出し
を行う装置において、ＲＡＭの総′このアドレスに特定
のデータＡを書込む第１の工程と、任意のアドレスを指
定してデータを読出し、そのデータが前記特定のデータ
Ａかどうかをｆ＃認する第２の工程と、特定のデータＡ
が確認された時に、前記アドレスを指定して前記データ
八とは異なる特定のデータＢを書込み、その後そのアド
レスを指定してデータを読出し、そのデータか前記特定
のデータＢかどうかを確認する第３のＬ稈と、特定のデ
ータＢが確認された時に、前記アドレスを除く総てのア
ドレスを順次指定してデータを読出し−そのデータが前
記特定のデータＡかどうかをｌ認する第４の工程とを含
み、ＲＡＭの総てのアドレスに対して前記第２の工程か
ら第４の工程を行うようにした、本発明によるＲＡＭの
検査方法によって解決される。
まったとすると、（ｘｘｘＯ）番地と（ｘｘｘｌ）番地
のどちらを指定しても、データは（ｘｘｘｌ）番地に書
込まれる。しかし上記方法では番地の確認をしていない
ため、障害か検出されず良となってしまうという問題か
ある。 ′〔問題点を解決するための手段〕 上記問題点は、ＲＡＭに対してデータの書込みと読出し
を行う装置において、ＲＡＭの総′このアドレスに特定
のデータＡを書込む第１の工程と、任意のアドレスを指
定してデータを読出し、そのデータが前記特定のデータ
Ａかどうかをｆ＃認する第２の工程と、特定のデータＡ
が確認された時に、前記アドレスを指定して前記データ
八とは異なる特定のデータＢを書込み、その後そのアド
レスを指定してデータを読出し、そのデータか前記特定
のデータＢかどうかを確認する第３のＬ稈と、特定のデ
ータＢが確認された時に、前記アドレスを除く総てのア
ドレスを順次指定してデータを読出し−そのデータが前
記特定のデータＡかどうかをｌ認する第４の工程とを含
み、ＲＡＭの総てのアドレスに対して前記第２の工程か
ら第４の工程を行うようにした、本発明によるＲＡＭの
検査方法によって解決される。
即ちＲＡＭの各アドレス毎にデータの書込み／読出しを
ＩＴうと共に、他のアドレスのデータが破壊されでいな
いかどうかを検出する。
ＩＴうと共に、他のアドレスのデータが破壊されでいな
いかどうかを検出する。
第１図ば本発明の一実施例を示す回路のブロック図でプ
リンタの回路例を示し、第２図は第１図の動作を説明す
るフローチャートである。
リンタの回路例を示し、第２図は第１図の動作を説明す
るフローチャートである。
マイクロプロセッサ１はＲＯＭ２に格納されているプロ
グラムを読出して動作する。インタフェース制御回″路
４からは印字データ等が入る。マイクロプロセッサ１は
該印字データを一旦ＲＡＭ３に書込む。
グラムを読出して動作する。インタフェース制御回″路
４からは印字データ等が入る。マイクロプロセッサ１は
該印字データを一旦ＲＡＭ３に書込む。
ＲＡＭ３に書込まれた印字データはマイクロプロセッサ
１により読出され、文字コードであれば文字発生回路７
から該当する文字パターンが読出されて印字ヘット制御
回路ＩＯに送出される。印字ヘッド制御回路１０に送出
された文字パターンは印字ヘット１１により印字される
。
１により読出され、文字コードであれば文字発生回路７
から該当する文字パターンが読出されて印字ヘット制御
回路ＩＯに送出される。印字ヘッド制御回路１０に送出
された文字パターンは印字ヘット１１により印字される
。
この時マイクロプロセッサ１は同時にスペース制御回路
８を制御して、スペースモータ９を駆動し、印字ヘット
１１を運搬するキャリッジのスペース動作を行わせる。
８を制御して、スペースモータ９を駆動し、印字ヘット
１１を運搬するキャリッジのスペース動作を行わせる。
マイクロプロセッサＩＪｖよＲＡ Ｍ ３から読出した
印字データに改行指定があると、改行制ｆａｌ１回路５
を制御して改行モータ６を駆動し、紙送りを行わせる。
印字データに改行指定があると、改行制ｆａｌ１回路５
を制御して改行モータ６を駆動し、紙送りを行わせる。
オペレータパネル１３から入力ポート１２を経てマイク
ロプロセッサ１に、第２図に示す如くＲＡＭ３の書込み
／読出し検査開始の指軍かあると、マイクロプロセッサ
１ばＲＯＭ２からプログラムを読出して、ＲＡＭ３のチ
ェックを開始する。
ロプロセッサ１に、第２図に示す如くＲＡＭ３の書込み
／読出し検査開始の指軍かあると、マイクロプロセッサ
１ばＲＯＭ２からプログラムを読出して、ＲＡＭ３のチ
ェックを開始する。
まずＲＡＭ３の全アドレスに特定のデータ例えば１６進
の（５５Ｈ）を書込む。その後確認すべきアドレスを指
定してそのデータを続出してみる。
の（５５Ｈ）を書込む。その後確認すべきアドレスを指
定してそのデータを続出してみる。
ここで読出したデータか（５５Ｈ）でなけれはＲＡＭ３
の異常と判定するが、読出したデータが〔５５Ｈ〕であ
れば同一アトレスに別の特定のデータ例えば１６進の〔
ＡＡＨ〕を書込む。
の異常と判定するが、読出したデータが〔５５Ｈ〕であ
れば同一アトレスに別の特定のデータ例えば１６進の〔
ＡＡＨ〕を書込む。
前記で〔△ΔＨ）を書込んだアドレスを指定してデータ
を読出してみる。ここで読出したデータが〔Ａ△１］〕
でなげれはＲＡＭ３の異常と判定するか、読出したデー
タが〔ΔＡＨ）であれば、総てのアドレスを順次指定し
てデータの読出しを行う。
を読出してみる。ここで読出したデータが〔Ａ△１］〕
でなげれはＲＡＭ３の異常と判定するか、読出したデー
タが〔ΔＡＨ）であれば、総てのアドレスを順次指定し
てデータの読出しを行う。
そのデータか（５５Ｈ）でないものかあればＲＡＭ３の
異常と判定するが、読出したデータが総て（５５Ｈ）の
ままならば、確認するアドレスを＋１する。
異常と判定するが、読出したデータが総て（５５Ｈ）の
ままならば、確認するアドレスを＋１する。
確認すべきアドレスを順次＋１して、ＲＡ Ｍ ３のア
ドレスを越えなければ、上記の動作を繰り返し、ＲＡ
Ｍ ３のアドレスを越えたならば、ＲＡＭ３は＋に常と
判定して終了する。
ドレスを越えなければ、上記の動作を繰り返し、ＲＡ
Ｍ ３のアドレスを越えたならば、ＲＡＭ３は＋に常と
判定して終了する。
以上説明した如く、本発明は書込み／続出し回路を含み
総ての）？ＡＭ機能を容易にチェックすることが出来る
。
総ての）？ＡＭ機能を容易にチェックすることが出来る
。
第１図は本発明の一実施例を示す回路のブロック図・
第２図は第１図の動作を説明するフローチャートである
。 １はマイクロプロセッサ、 ２はＲＯＭ、 、 ３はＲＡＭ。 ４ばインクフェース制御回路、 ５は改行制御回路、 ６は改行モータ、７は文字発生
回路、 ８はスペース制御回路、９はスペースモータ、
１０は印字へノド制御回路、１１ば印字ヘッド、 １
２は入力ポート、１３はオペレータパネルである。
。 １はマイクロプロセッサ、 ２はＲＯＭ、 、 ３はＲＡＭ。 ４ばインクフェース制御回路、 ５は改行制御回路、 ６は改行モータ、７は文字発生
回路、 ８はスペース制御回路、９はスペースモータ、
１０は印字へノド制御回路、１１ば印字ヘッド、 １
２は入力ポート、１３はオペレータパネルである。
Claims (1)
- ＲＡＭに対してデータの書込みと読出しを行う装置に
おいて、ＲＡＭの総てのアドレスに特定のデータＡを書
込む第１の工程と、任意のアドレスを指定してデータを
読出し、そのデータが前記特定のデータＡかどうかを確
認する第２の工程と、特定のデータＡが確認された時に
、前記アドレスを指定して前記データＡとは異なる特定
のデータＢを書込み、その後そのアドレスを指定してデ
ータを読出し、そのデータが前記特定のデータＢかどう
かを確認する第３の工程と、特定のデータＢが確認され
た時に、前記アドレスを除く総てのアドレスを順次指定
してデータを読出し、そのデータが前記特定のデータＡ
かどうかを確認する第４の工程とを含み、ＲＡＭの総て
のアドレスに対して前記第２の工程から第４の工程を行
うことを特徴とするＲＡＭの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14840884A JPS6127000A (ja) | 1984-07-17 | 1984-07-17 | Ｒａｍの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14840884A JPS6127000A (ja) | 1984-07-17 | 1984-07-17 | Ｒａｍの検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6127000A true JPS6127000A (ja) | 1986-02-06 |
| JPH0346920B2 JPH0346920B2 (ja) | 1991-07-17 |
Family
ID=15452118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14840884A Granted JPS6127000A (ja) | 1984-07-17 | 1984-07-17 | Ｒａｍの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6127000A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62273691A (ja) * | 1986-05-22 | 1987-11-27 | Canon Inc | 電子機器 |
| JPH031400A (ja) * | 1989-04-28 | 1991-01-08 | Ncr Corp | Ｌｓｉメモリーのテスト方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56101699A (en) * | 1980-01-14 | 1981-08-14 | Meidensha Electric Mfg Co Ltd | Ram fault diagnostic system |
-
1984
- 1984-07-17 JP JP14840884A patent/JPS6127000A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56101699A (en) * | 1980-01-14 | 1981-08-14 | Meidensha Electric Mfg Co Ltd | Ram fault diagnostic system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62273691A (ja) * | 1986-05-22 | 1987-11-27 | Canon Inc | 電子機器 |
| JPH031400A (ja) * | 1989-04-28 | 1991-01-08 | Ncr Corp | Ｌｓｉメモリーのテスト方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0346920B2 (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0346920B2 (ja) | ||
| JPS58188398A (ja) | メモリ誤り検出訂正装置 | |
| JPS635767B2 (ja) | ||
| JPH06103098A (ja) | 情報処理装置 | |
| JPS62202642A (ja) | メモリ機能確認処理方式 | |
| JPH07244613A (ja) | 二重化メモリ制御方法 | |
| JPH08138391A (ja) | フラッシュメモリ制御方式 | |
| JPH01158525A (ja) | プリンタ制御装置 | |
| JP2001301246A (ja) | 印刷制御方法 | |
| JPS60110479A (ja) | 外字処理機能を持つ制御装置 | |
| JPH0784890A (ja) | 制御情報の二重化方式 | |
| JPH1011278A (ja) | 書換え可能な不揮発性メモリを備えるマイクロコンピュータ装置 | |
| JP2756250B2 (ja) | 記録装置 | |
| JPH0728716A (ja) | Ｉ／ｏ制御方法 | |
| JPH0377546B2 (ja) | ||
| JP2000207289A (ja) | デ―タ誤り検出方式及びその方法 | |
| JPH09232943A (ja) | フィールドプログラマブルゲートアレイ起動検出 システム | |
| JPH09231032A (ja) | プリンタ用ネットワークインタフェースカード | |
| JPH05297901A (ja) | プロセス制御装置 | |
| JPS61173351A (ja) | 印字装置 | |
| JPH01143068A (ja) | パワーオフシーケンスにおける制御方法 | |
| JPH10124341A (ja) | 故障診断方法 | |
| JPH01214460A (ja) | プリンタのページ出力検出方式 | |
| JPS5924329A (ja) | 割り込み制御方式 | |
| JPS5883398A (ja) | 主メモリ情報訂正方式 |