JPS5816332A - キ−ボ−ドコ−ド化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、キーボードの各キーが操作されたときに、
選択された英数字又は制御文字に関係しているコード化
情報をそのキーに関連させるキーボードコード化装置に
関す・る。

キーボードがデータ処理システムに情報をロードするた
めの最も簡単で最も普通の装置の一つであることは知ら
れている。

現在では、他のすべての入出力装置と同様に、キーボー
ドゝはインタフェース装置を通してキーボードの含まれ
ている機器の中央処理装置に接続されている。

一般にこのようなインタフェース装置は、中央処理装置
によって適当に指令されると、所定の順序に従って、操
作きれたキーがあるか否かを確認する。インタフェース
装置は操作されたキーを検出すると、このキーに関係し
た英数字又は制御文字を表すコードをとり、このコード
化情報をその出力において利用できるようにする。

キーボード及びインタフェース装置は、中央処理装置と
は物理的に分離した一体的装置すなわち周辺装置である
。キーボード・インタフェース・と中央処理装置との間
の接続は、一群のリードすなわち母線により一般に行な
われている。

特に、二つの群のＩＪ−ト”ｒ区別することが可能であ
る。すなわち、第１群のり−トゝは、インタフェース装
置から中央処理装置に文字コードヲ伝送するのに使用さ
れる。又、第２群のリードは、中央処理装置とキーボー
ド・インタフェース装置との間で制御信号を交換するの
に使用される。

前述のようなキーボードゝ・インタフェース装置は、Ｉ
Ｎ置社によってコートｅ８２７８の集積回路として製作
されている。

その他のキーボードゝ・インタフェース装置は、例えば
米国特許第１１２２２０３８号及び同第１０６０１１号
のような多数の特許に記載されている。

しかしながら、前述の特許のキーボードインタフェース
回路の使用も集積回路８２７８の使用も、キーボードを
一部分とする機器の総費用を著しく増大させる。更に、
前述の特許のキーボード９・インタフェース装置もキー
ボード９・インタフェース８２７Ｂもデータ、指令、制
御信号の交換のために中央処理装置に接続されるべき多
数のＩＪ　７　ト”　’に必要とする。

この発明は、これらの欠点をなくし、インタフェース装
置を構成する回路の数及び複雑さを最小限にするととも
に、このインタフェース装置を最小限の数のり−ドによ
り中央処理装置に接続するようにするものである。

この発明によれば、インタフェース装置を構成する回路
の数及び複雑さの減小並びにキーボード・インタフェー
ス装置と中央処理装置との間の接続リート９の著しい減
少は、１）インタフェース装置を単にキーボードキーに
対する走査用論理回路網として動作させることによって
、２）操作されたキーの確認と操作されたキーに対する
文字コードの関連付けとの動作を中央処理装置自体によ
って実施することによって得られる（従来技術において
はこれらの動作をキーボード８・インタフェース装置に
よって実施していた）。

更に詳細には、中央処理装置は第１接続リードにより一
連のパルスをインタフェース装置に送る。

このインタフェース装置における走査用論理回路網はこ
のパルスに応答して動作する。

ノξルスを受信するたびごとに、インタフェース装置は
、選択されたキーが操作された、すなわち押された場合
に所定の論理レベルをもつ応答信号を第２接続リードに
より中央処理装置に送る。

この応答信号が操作されたキーの状態を指摘すると、中
央処理装置はインタフェース装置に既に送られたパルス
の数に基づいて特定の操作キーを認識してこれに関係の
文字コードを関連させる。

これら及びその他の特徴はこの発明の採択した構成例に
ついての次の説明及び添付の図面がら〜説明らかになる
であろう。

第１図はこの発明によるキーボードゝコート８化装置を
用いた簡単なデータ処理装置の構成を示す概略的構成図
である。

例エバ、コノデータ処理装置はインチ芸ジェンス端末装
置又はミニコンピユータでよい。

第１図の装置には、マイクロプロセッサ１、これの制御
プログラム（すなわちマイクロプログラム）を記憶する
のに用いられる読取り専用記憶装置２、読書き作業用記
憶装置３、出力装置４、キーボー）”　６　、及びこの
キー”ポート″′を走査するのに使用されるインタフェ
ース装置７がある。以下においてはこのインタフェース
装置７は走査用インタフェースとも呼ばれる。

第１図の装置が別のデータ処理装置と通信して情報を交
換する必要のある場合、例えばインテリジェンス端末に
ついてそれが行われる場合には、通信インタフェース８
が設けられる。このインタフェースを通して、マイクロ
プロセッサ１は第１図の装置に接続されるデータ処理装
置と通信する。

−例として、ＩＮ置社により製造されたコード８２５１
の集積回路を通信インタフェースとして使用することが
できろ。この集積回路は製造業者の取扱い説明書に広く
説明されているので、詳細についてはこの取扱い説明書
を参照するとよい。

マイクロプロセッサ１は制御記憶装置２、作業用記憶装
置３、制御イどタフエース５、及び通信インタフェース
８と、母線と呼ばれる一群のリード９により二方向的に
連絡しており、かつ又二つのリートＮ０，１１により走
査用インタフェース７と連絡している。

マイクロプロセッサ１は、その資源がキーボード６を処
理するのに使用されると、制御記憶装置２に記憶された
マイクロプログラムを実行し、かつ、いわゆる「ポーリ
ング」技法により走査用インタフェース７を介してキー
ボード乙のすべてのキーの状態を検査する。このように
して、マイクロプロセッサ１はキーが操作されているか
、すなわち処理されるべき文字があるか否かを検査する
。

キーボードＳ６の完全な走査を得るために、マイクロプ
ロセッサ１はリード１１によりキーの数に等しい多数の
パルスを送る。各パルスは順次キーボード乙の一つのキ
ーを捜し出す。

各パルスが送られると、マイクロプロセッサ１はそれ自
体の内部レジスタの内容を更新し、捜し出されたキーの
状態を表す応答信号をＩＪ−ト’１０により受ける。こ
の応答信号によりマイクロプロセッサ１が操作されたキ
ーの状態を検出すると、マイクロプロセッサは、例えば
作業用記憶装置３−ドを取り出す。更に詳しくは、マイ
クロプロセッサは、リード１１によりその時点まで送ら
れたパルスの数を収容している既述の内部レジスタにお
いてアトルスが記憶されている記憶位置の内容と操作さ
れたキーとを関連させる。

第２図は、この発明の構成例に都合よく使用され得るマ
イクロプロセッサの概略図である。

このマイクロプロセッサはＩＮ置社により製造されたμ
Ｐ８０８５であって、これの構成、機能、性能及び使用
条件については、１９７７年１０月のｒＭＣ８−８０ユ
ーザマ＝ユフル（Ｕｓｅｒ　Ｍａｎｕａｌ　）（、ＭＣ
Ｓ　−８５）紹介付き月及び１９７７年ノ、ｒ８０８０
／８０８５アセンブリ言語プログラミングマニュアル（
Ａｓｓｅｍｂｌｙ　Ｌａｎｇｕａｇｅ　Ｐｒｏｇｒａｍ
ｍｉｎｇ　Ｍａｎｕａｌｌｌのような製造業者の作成し
た取扱い説明書に記載されている。

この発明の説明のためには、μＰ８０８５は第１図）Ｉ
Ｊ　−トｅ１０　、１１に接続された二つの通信ビンと
、第１図の装置のすべてのインタフェース装置に、御ピ
ン（第１図にはこの接続は図示されていない）を備えて
いることを指摘すれば十分である。

これらのピンは次のものである。

ＳＩＤ・・・　これはマイクロプロセッサが直列入力デ
ータを受けることを可能にする入力ピンである。特に、
このピンにおける情報はｌ”ｊＩＭマイクロ命令（この
マイクロ命令はμＰ８０８５のマイクロ命令集合の一部
分である）が実行されると常にマイクロプロセッサ累算
器のビット７にロードされる。

ＳＯＤ・・・これはマイクロプロセッサが直列出力デー
タを送ることを可能にする出力ピンである。

特に、マイクロプロセッサ累算器のビット６が論理レベ
ル１にありかつＳＩＭマイクロ命令（このマイクロ命令
も又μＰ８０８５のマイクロ命令集合の一部分である）
が実行されるときには常にこの出力ピンンに前記の累算
器のビット７に対応する情報がロードされる。

ＲＥＳＥＴ　　ＯＵＴ・・・これはマイクロプロセッサ
がシステムの他の装置を初期設定状態にするためにこの
装置に信号を送るための出力ピンである。

説明を続ける前に、μＰ８０８５によりＳＯＤビンにパ
ルスを供給させる単純なルーチンについて説明する。

このルーチずは次の諸段階によって生じる。

α）マイクロプロセッサは第１０−デイング・マイクロ
命令によって論理レベル１のビット６．７を有する情報
を累積器にロードする。

ｂ）マイクロプロセッサは第１　ＳＩＭマイクロ命、令
（これはパルスの前縁に対応する）によってＳＯＤビン
における累算器ピッ°ドアの論理しはル１゜を転送する
。

Ｃ）マイクロプロセッサは第２．ローディング・マイク
ロ命令によって論理レベル１のビット６及び論理レベル
００ビツト７を有する情報を累算器にロードする。

ｄ）　　マイクロブ貰セッサは第２３ＩＭマイクロ命令
（これはパルスの後縁に対応する）によってＳｏＤピン
における累算器ビット７の論理レベル０を転送する。

前に述べたように、キーボード乙の各キーの状態を検査
するために、μＰ８０８５は、パルスを送った直後に、
ＲＩＭマイクロ命令によってＳＩＤピンに存在する論理
レイルな累算器ビット７にロードする。

論理及び飛越しのマイクロ命令によって、マイクロプロ
セッサはそのような論理レベルが１である１戸又は０で
あるかを確認し、そのプログラムを実行するに当たって
適当な分岐に従う。

前述の事柄は、第３図及び第４図についての説す′」か
ら一層間らかになるであろう。

第６図は、走査用インタフェース７、キーボード６、及
びこのインタフヱースとこの発明によるマイクロプロセ
ッサ１との間の接続を詳細に示している。

キーボード″６は、例えば６４キーの機械的形式のもの
であり、８行ＲＯ，Ｒ１，・・・・・・、Ｒ７及び８列
Ｇｏ、　ＣＩ、・・・・・・、Ｃ７の行列に従って配列
された複数個のリードからなっている。

キーＴＩＪは行リード１と列リート９コとによって決定
される各行列点Ｐｉｊ（０＜：ｉく７，０＜、。く７）
に関係しており、このキーＴ１Ｊは、押されると、行リ
ードｉと列リード０との間を′電気的に接続する。

行’Ｊ　−ト”ＲＯ，Ｒ１、・・・・・・、Ｒ７は、６
人力及び８出力を有する復号器１３の出力ＹＯ，Ｙｌ、
・川・・、Ｙ７にそれぞれ接続されている。

列リードＣ０，０１，・・曲、Ｃ７は、−刃側ではそれ
ぞれ抵抗１４，１５・・・・・・、２１を介して直流電
源電圧Ｖｃに接続され、かつ又他方側では８人力及び１
出力を有するマルチプレクサ２２の入力ＤＯ，ＤＩ、・
川・・。

Ｄ７に接続されている。

マルチプレクサ２２の選択入力５０．５１．５２は６ビ
ツト計数器２３の最下位の出力ＢＱ、　Ｂ１．　Ｂ２に
それぞれ接続されている。

計数器２３の最上位の出力Ｂ３．Ｂ４．Ｂ５は、復号器
１３の入力ＡＱ、　ＡＩ、　Ａ２にそれぞれ接続されて
いる。

マルチプレクサ２２の出力Ｗは、リー）”１０によりマ
イクロプロセッサ１（μＰ８０８５）のＳＯＤピンに接
続されている。

計数器２３の増分人力Ｔは、ＩＪ−ド１１によりマイク
ロプロセッサ１のＳＯＤピンに接続されている。

更に、計数器２ろのリセット人力Ｒ６Ｔはリード１２に
よりマイクロプロセッサ１のＲＥＳＥＴ　ＯＵＴビンに
接続されている。

走査用インタンエースを構成する回路、すなわち計数器
２３．マルチプレクサ２２．及び復号器１６は、・技術
に通じたものには周知でありかつ又集積回路として一般
に市販されているので、詳しい説明？必要としない。

例えば、集積回路７４ＬＳ２５１及び７４ＬＳ　１３８
は、マルチプレクサ２２及び復号器１３としてそれぞれ
使用することができ、又計数器２２は縦続接続された２
個の集積回路７４ＬＳ　１９３によって構成することが
できる。

前述のすべての集積回路は、ＴＥＸＡＳによって製造さ
れたものである。

注意するべきことであるが、適当に縦続接続された２個
の集積回路７４ＬＳ１９３は８ビツトの二進計数器を形
成する。この発明の説明中の構成例には６４キーをもつ
キーボード８が関係している（この場合にはキーボード
の完全な走査のためには６ビツト計数器で十分である）
ので、それの下位の６出力だけが使用されている。

走査用インタフェースの動作は非常に簡単である。

計数器２３の出力Ｂ５．Ｂ４　Ｂ３．’Ｂ２．Ｂ１は開
始時二進状態ｏ　ｏ　ｏ　ｏ　ｏ”ｏ７有している本の
と仮定しよう。

この開始時状態は循環的計数動作とマイクロプロセッサ
１のＲＥＳＥＴ　ＯＵＴピンにおける活動信号によって
引き起こされた全般的リセットとの結果によるものであ
る。

このような状態においては出力Ｂ５．Ｂｄ、Ｂ３は復号
器１６の出力ＹＯに論理（電気）レベル０を発生させる
ので、行リードＲＯは実際上接地に接続されているもの
と考えてよい。

更に、マルチプレクサ２２の選択人力Ｓ２．Ｓｌ。

ＳＱに接続されている計数器２６の出力Ｂ２．　Ｂ１゜
ＢＯのために、列ＩＪ−ドＣ０ｖｃ存在する論理（電気
）レベルがマルチプレクサ出力Ｗに転送される。

行リードＲ○と列リードＣＯとに関係しているキーＴｏ
ｏＹ押すと、マルチプレクサ２２の出力Ｗに論理レベル
０が現れ、反対に、このキーを押していないときには出
力Ｗに論理レベル１が存在している。

計数器２６の入力Ｔにパルスを送ると、計数器出力は０
０００（Ｊｌの状態をとる。

この状態においては、行リードＲ○と列リートゝＣ１と
に関係したキーが押されている（マルチプレクサの出力
Ｗが論理レベル０にある）か又は押されていない（出力
Ｗが論理レベル１にある）かを復号器１３及びマルチプ
レクサにより検査することができる。

このようにして、一連の６３個のパルスにより、キーボ
ードキーの完全な走査を行うことができるが、この走査
はキーが配列されている順序に従って行列の後続の行に
ついて行われる。

キーボードを走査して操作されたキーを検出するために
マイクロプロセッサ１によって実行される動作を考える
前に、キーボードの使用のさいに生じるものであってマ
イクロプロセッサが考慮しなければならない二つの問題
を簡単に指摘しておく。

第１の問題は、機械式のキーボードにおいて現れること
のあるものであって、第３図のキーボードのキーＴＩＪ
が押されたときに発生する過渡現象によるものである。

実際、キーＴ１Ｊは行リード１と列リードＪとの間の電
気的接続の安定状態を直ちに生じさせるものではなく、
キーＴ１Ｊのはずみのために、その安定状態は初期期間
ΔＴＱの後に発生する。

期間ΔＴＱは使用した機械式キーボードの形式によって
決まり、一般に数ミリ秒（１〜２ｍ５）の持続時間を有
する。

この期間中に数回のキーボード走査が行われるので、マ
イクロプロセッサ１はキーＴｉコの状態を検査するさい
、初期はずみのために、操作されたキーＴ１３の状態を
数回検出し、従ってそのキーに関係した文字を数回処理
するということが起こり得る。

この不都合を避けるために、マイクロプロセッサ１は次
のように動作することを余儀なくされる。

すなわち、押されたキーを検出すると、ΔＴｓ＞ΔＴＯ
である期間ΔＴＳの開停止してその後に再びそのキーが
なお押さ°れているか否か乞検査する。押されたキー状
態が存続している場合にだけ、マイクロプロセッサはこ
の状態を確認して、押されたキーと関係の文字コードと
乞関連させることを続ける。

押されたキーの確認の全段階はキーがこの状態にある期
間中に行われなければならないことは明らかである。こ
の期間は操作員のタイピング速度によって決まり、一般
に数十ミリ秒（２０〜３０ｍ５）より短いことは決して
ない。

この発明においては、期間ΔＴｓは前述の要件を満たす
ために都合よ（１Ｑｍｓに固定されている。

キーボード９の使用時における第２の問題は、対応する
文字コードヲ押されたキーと関連させる段階の開始に関
係したものである。

この段階を押されたキーの確認時にすぐ開始すると、こ
の段階に関係した動作が完了したときにこのキーがなお
押されたままになっており、そのために同じキーに関係
した動作が望まれていないままに繰り返されるというこ
とが起こり得る。

この不都合は、問題のキーが非押下げ状態に復帰するや
否や前述の段階を開始することによって避けられる。

第４図はキーボード″′を走査して押されたキーを識別
スるためにマイクロプロセッサ１により行われる動作を
示す流れ図である０ 第４図の流れ図及び第５図の流れ図の説明においては、
時折「マイクロプロセッサがブロック１に入る」という
表現を用いるが、この表現はマイクロプロセッサがブロ
ック主に記載された動作を実施することを意味するもの
である。

第４図の流れ図は開始ブロック１００から始まりブロッ
ク１０１に続き、ここでマイクロプロセッサは自己の内
部レジスタＲをリセットし、かつ、ＲＥＳＥＴ　０ｔＪ
Ｔ指令により走査用インタフェース７の初期状態を設定
する。

次にマイクロプロセッサはそのＳＩＤ入力に存在する信
号の論理しくルを検査する（ブロック１０２）。

すなわち、キーＴｏＯが押されているか否かを最初に検
査する。

マイクロプロセッサは、キーＴ○○が押されていない（
（ＳＩ’Ｄ）＃Ｏ）ことを検出した場合には、次にその
内部レジスタＲの内容が６３に等しいか否か乞検査する
（ブロック１０３）、すなわち、キーボード走査が完了
しているか否かを検査する。レジスタＲの内容が６３未
満である場合には、マイクロプロセッサはそのＳＯＤ出
力を論理レベル１に高め（ブロック１０４）、その内部
レジスタＲのＰ’［’ｚｔ１だげ増分しくブロック１０
５）、次に再びそのＳＯＤ出力を論理レベル０に下げる
（ブロック１０６）。

マイクロプロセッサによってこのようにして与えられる
パルスは第６図の計数器２６の内容を１だけ増分する。

既に述べたように、前に検査したものに続（キーの状態
を示す信号は計数゛器２３２．復号器１ろ及びマルチプ
レクサ２２を通してマイクロプロセッサのＳＩＤ入力に
おいて利用可能にされる。

マイクロプロセッサは、その信号を検査しくブロック１
０２）、この借景゛が論理しはル１である（すなわち、
考察中のキーが押されていない）ならば、ブロック１０
３，１０４，１０５，１０６．’１０７からなるループ
に従ってキーボードを走査し続ける０完全な１走査の終
了時にマイクロプロセッサはその内部レジスタＲの内容
が６３に等しいことを検出する。マイクロプロセッサは
、第６図の計数器２３の出力をリセットするためにその
ＳＯＤ出力に別のパルスを送る（ブロック１０７，１０
８）。

次にマイクロプロセッサは、ブロック１０１に入ること
によってキーボードの走査を再び開始する。

ある時点においてマイクロプロセッサ１は押されたキー
Ｔｉｊ　（（ＳＩＤ　）＝０　：）を検出すると（ブロ
ック１０２）、時間長ΔＴｓ＝１Ｑｍｓの待ち状態に入
るが（ブロック１０９）、これは、例えばマイクロプロ
セッサに所定数のＮ０Ｐ（ノー・オはレーション）マイ
クロ命令を実行させることによって得ることができろ。

その後のマイクロプロセッサは、考察中のキー下１コの
状態を再び検査する（ブロック１１０）。

現在このキーが押されていない［（ＳＩＤ）嫉０　：］
ならば、マイクロプロセッサ１は再びブロック１０３に
入る。

反対に、マイクロプロセッサ１は問題のキーＴｉコがな
お押されているＣ（ＳＩＤ）＝０：）ことヲ検出すると
、そのキーの実際の動作を確認してブロック１１１に入
り、キー下１コが非押下げ状態に復帰するのを待つ。

マイクロプロセッサ１は、考察中のキー下１コがもはや
押されていない〔ブロック１１１の出力（Ｓより）笑０
〕ことを検出すると、キー下１コに関係した文字コード
を引き出す（フロック１１２）、このコードは、例えば
第１図の作業用記憶装置３において、マイクロプロセッ
サレジスタＲの内容によってアトゝレスが与えられる位
置に記憶されている。例えば文字を印刷するための指令
を送ることのような文字コード処理のルーチンを実施し
た（ブロック１１３）後、マイクロプロセッサは再びブ
ロック１０３に入る。

注意されるべきことであるが、マイクロプロセッサは走
査中に最初に検出した押下げキーの所で停止してこのキ
ーが非押下げ状態に復帰するまでその状態にとどまるの
で、第４図により説明したプログラムではマイクロプロ
セッサが同時に押された数個のキーの存在を検出するこ
と（１不可能である。

これに反して、大抵のキーボードでは、数個のキーが押
された場合にだけある種の機能及び文字が実行されるこ
とを許して℃・る。

例えば、すべてのキーボードゝには「シフト」キーカ一
般けられており、このキーによって二つの文字を残りの
キー（二三のものを除く）に関係させることができる。

換言すれば、「シフト」キーを押さなけれ＋ｉ、一定の
文字がキーに関係し、これに反して、「シフト」キーを
押せば、別の文字（例え＆ｆ犬文字）がそのキーに関係
する。

更に、大抵のキーボードゝには「リピート」キーが設け
られている。「リピート」キー７押すと、これのすぐ後
に押されたキーと関係した文字の繰返し処理が可能であ
る。この文字は対応するキーが押されたままであるかぎ
り処理される。

第５図は、数個の押下げキーを確認するためにマイクロ
プロセッサ１が実行しなければならない動作ヲ流れ図で
示したものである。

第６図のキーボードゝ６には「シフト」キーと「リピー
ト」キーとが設けられていて、マイクロプロセッサ１は
線１１によりｍ個のノξルスが送られた後に１シフト」
キーの状態を検査しかつ又線１１によりｎ個のパルスが
送られた後に１リピート」キーの状態を検査するものと
仮定されている。

更に、所定のキーに関係した第１の文字コードがアドレ
スＮｖｃおいて第１図の作業用記憶装置３に記憶されて
いるならば、（「シフト」キーが同時に押されたときに
）同じキーに関係した第２の文字コードがアドレスＮ十
Ｋにおいて同じ記憶装置に記憶されているものと仮定さ
れている。

注意されるべきことであるが、第５図にお℃１てはマイ
クロプロセッサによって行われる同一の動作を示すブロ
ックに対して第４図のものと同じ符号が施されており、
このようなブロックにつ（・ては第４図の説明において
既に説明しであるので、ここでは説明しない。

第５図７見ると、ブロック１００と１０１との間にブロ
ック１００αが挿入されている。マイクロプロセッサは
、ブロック１００αに入ると自己の二つの内部レジスタ
Ｘ、ｙ９リセットする。

レジスタｘ、ｙはそれぞれ「シフト」キー及び「リピー
ト」キーの状態をラッチするように要求されるが、これ
については後程わかる。

注意されるべきことであるが、ブロック１０２の前にブ
ロック１０２αがあって、ここでマイクロプロセッサは
「シフト」キーのすぐ前のキーの状態Ｙ試験したか否か
を検査する。

否定の場合（（Ｒ）＋ｍ−１］にはマイクロプロセッサ
はキーボードゝが完全に走査されたか苦力）を検食する
（フロック１０３）。

肯定の場合〔（Ｒ）二ｍ−１〕にはマイクロプロセッサ
はフロック１０３に入る前に、レジスタＸをたとえこれ
が既にリセット状態にあったとしてもリセットする（フ
ロック１０２ｂ）。このようにしてレジスタＸは、各移
行走査の終了時にリセットされる（移行走査は、キーｍ
かもキー６３に行き次もキー０からキーｍ−１に行く走
査を意味する）。

マイクロプロセッサは、「シフトコキーの非押下げ状態
から押下げ状態への変化を認識するにすぎないのでこの
リセットを行わなければならない。

実際、操作員は「シフト」キーを押しくこの結果、後程
わかるように、マイクロプロセッサがレジスタＸに「１
」をコードする）、その後「シフト」機能を利用するこ
となくそのキーを釈放することが起こり得る。

ブロック１０２α及び１０２ｂによって、押下げ「シフ
ト」キー状態は１回の移行走査の間ラッチされて維持さ
れる。次の移行走査の開始時に、マイクロプロセッサは
なお「シフト」キーが押されているのを検出すると再び
その状態をラッチする。

マイクロプロセッサは、キーの実際の操作を認識すると
〔ブロック１１０の出力（ＳＩＤ）−〇’ｌ、ブロック
１１０に入り、ここで押下げキーが「シフト」キーであ
るか否かを検査する。

肯定の場合［（Ｒ）二ｍ〕には、マイクロプロセッサは
その状態をレジスタＸに記憶しくブロック１１［］ｂ″
）。

ブロック１０２αに入る。

否定の場合（（Ｒ）’ｉｍｌには、マイクロプロセッサ
は押下げキーが「リピート」キーであるか否かを検査す
る（ブロック１１ＱＣ）。

マイクロプロセッサは、押下げキーが「リピート」キー
であることを認識すると、その状態をレジスタｙに記憶
しくブロック１１Ｑｄ）、ブロックｌ０２ａに入るが、
そうでない場合にはブロック１１０ｅに入る。

□ このブロックにおいてマイクロプロセッサは、押下げ「
リピート」キー状態を以前に記憶したか否かを検査し、
否定の場合Ｃ（Ｙ）＝０’ｌには（第４図の説明におい
て既に説明した）ブロック１１１に入り、次にブロック
１１１αに入るが、そうでない場合（（ｙ）触０）には
経路１１０ｆによりブロック１１１αに直ちに入る。

ブロック１１１αにおいてマイクロプロセッサは、押下
げ「シフト」キー状態が進行中の移行走査のためにラッ
チされているか否かを検査し、否定の場合［（ｘ）＝０
）には直ちにフロック１１２に、次にブロック１１ろに
入るが、そうでない場合［（ｘ）’ｑＯ］にはレジスタ
Ｒの内容に変位Ｋを加え（ブロック１１１　ｈ）、ブロ
ック１１２に、次にフロック１１３に入る。

マイクロプロセッサは、引き出された文字コードの処理
を終えると、ブロック１１６αに入って、ここで押下げ
「シフト」キー状態がラッチされているか否かを再び検
査する。否定の場合（（ｘ）−〇）には直ちにブロック
１１３Ｃに入り、ここで、レジスタｙをたとえこれが既
にリセットされていたとしてもリセットすることによっ
て、あり得る押下げ「リピート」キー状態を除去する。

肯定の場合［（ｘ）’ｑＯ］には古い内容をレジスタＲ
に再記憶するようにして、次にブロック１１３Ｃに入る
。

次に、マイクロプロセッサはブロック１１３Ｃからブロ
ック１０２αに入る。

第５図の流れ図の解析から認められるはずのことである
が、操作員が「リピート」キーを押し、次に第２のキー
を押すと、マイクロプロセッサ（Ｓ。

この第２のキーに関係した文字コート″を直ちに引き出
して処理し、又「リピート」キーとこの第２のキーとを
押し絖けると、マイクロプロセッサは各キーボード８走
査に対して前記の第２のキーに関係した文字コード引き
出して処理することを続ける。

この発明のコード化装置の繰返し周期は、それユニ、マ
イクロプロセッサからのキーボード走査の周期によって
決定される。

この繰返し周期は、第５図の経路１１０に待ち時間ΔＴ
ｒのブロックを挿入することによって要求に応じて適当
に増大させることができることは明らかである。

第４図及び第５図の流れ図は、μＰ８０８５の命令集合
に留意して、技術に通じた者によって容易にマイクロプ
ログラムに翻訳することができる。

この発明の範囲から外れることなく既述のキーボードコ
ード きる。

例えば、μＰ８０８５の代わりに、直列データの受信及
び送信にそれぞれ使用される大刀及び出方を備えた任意
のその他のマイクロプロセッサ（例えば、フィリップス
によって製造されたμＰ２６５０）を使用することがで
きる。

【図面の簡単な説明】

第１図は、この発明のキーボードゝコートゝ化装置を用
いた簡単なデータ処理装置の構成を示す構成図である。 第２図は、第１図のデータ処理システムにおいて中央処
理装置として都合よく使用することのできるマイクロプ
ロセッサのブラック・ボックスである。 第６図は、この発明による第１図のマイクロプロセッサ
とキーボード８との間のインタフェース装置を示す詳細
図である。 第４図は、キーボード″を走査して操作されたキーヲ検
出するためにマイクロプロセッサによって実行される動
作の流れ図である。 第５図は、多くのキーの同時操作を検出するためにマイ
クロプロセッサによって実行される動作の流れ図である
。 これらの図面において、１はマイクロプロセッサ、２は
制御記憶装置、３は作業用記憶装置、４は出力装置、５
は制御インタフェース、６はキーボードゝ、７は走査用
インタフェース、８は通信インタフェース、９は母線、
１０’，１１はリートゝ、１２はリー）−”（リセット
用）、１３は復号器、１４は抵抗、２２はマルチプレク
サ、２３は計数器を示す。 ％許出願人　　　　ハネイウエル・インフォメーション
・システム人イタリア・ニス・ピー・ア 手続補正書（方式） １．事件の表示 昭和ｆ７年　′１４）　　願第　　７７社７号２．４フ
。あい 考案 キー工”−）：ツートイし募也 ６、補正をする者 事件との関係　　　出　願　人 住所 ２％　　ｔ・χイ→うん／′・づン１グ／−−ンヲン・
ンズケムス・イア゛ノ丁・イス・ヒー゛１ ４、代理人

Claims (3)

【特許請求の範囲】
1. （１）　　キーボードが０列及びＲ行の行列に従って配
   列された複数個のキーを備えており、このキーのそれぞ
   れが操作時にＣ列すードの一つと８行＋７ードの一つと
   の電気的接続を生じさｋ、この０列リート９のそれぞれ
   が負荷を介して電圧源に接続されており、 走査装置が前記の列リード及び行リードに接続されてい
   てこの行リードの選択されたーっな選択的にアースに接
   続し、 処理装置が前記の走査装置に接続されていて少くとも一
   つの内部レジスタを備えており、記憶装置が前記の処理
   装置に接続されていてこの処理装置の制御プログラムを
   記憶するのに使用され、かつ又この記憶装置が前記のキ
   ーに関係した文字コート９を所定の位置において記憶し
   ている、キーボードコード化装置において、 前記の走査装置が前記の処理装置の出力及び人力に二つ
   のリードを通してそれぞれ接続された入力及び出力を備
   えており、前記の走査装置がその人力において前記の処
   理装置からの走査進行パルスを受けかつその出力におい
   てこのパルスの受領時ごとに前記のキーの選択されたも
   のの操作・非操作状態を示す論理的信号を与え、前記の
   処理装置が、この論理的信号を処理して前記の走査装置
   に走査進行パルスを与え、この走査装置にこの走査進行
   パルスの送られるたびごとに前記の内部レジスタの内容
   を１だけ増分し、かつ前記の論理的信号が操作されたキ
   ーの状態を表示している場合には前記の内部レジスタの
   内容により前記の記憶装置の前記の所定位置の一つを前
   記の処理装置がアドレスすることを特徴とするキーボー
   ドコード化装置。
2. （２）前記の走査装置には 前記の走査装置の人力である増分入力と、第１群及び第
   ２群の出力とを備えた計数装置、前記の計数装置の前記
   の第１出力群に接続された人力群と、それぞれのものが
   前記のＲ行リードの一つに接続されている複数個の出力
   とを備えた復号装置、 それぞれのものが前記のＣ列す−ドの一つに接続されて
   いる複数個の入力、前記の計数装置の前記の第２出力群
   に接続されている選択入力群、及び前記の走査装置の出
   力である出力を備えたマルチプレッサ装置 があることを更に特徴とする、特許請求の範囲第１項に
   記載のキーボードコート’　化装置。
3. （３）　　前記の処理装置には直列データの受信及び送
   信にそれぞれ使用される人力ピン及び出力ピンを備えた
   マイクロプロセッサがあり、この人力ピン及び出力ピン
   が前記の走査装置の出力及び人力にそれぞれ接続されて
   いることを更に特徴とする、特許請求の範囲第１項に記
   載のキーボードコード化装置。