JPS5816765B2 - シンセサイザ受信機用の選局制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、ＡＭ／ＦＭ受信機の選局制御回路に関し、詳
細にはＰＬＬ（位相固定ループ）方式シンセサイザ受信
機のＰＬＬ回路の一部を構成している分周比可変のプロ
グラマブル・デバイダと関連動作する、自動同調及びプ
リセット同調の両機能を有するシンセサイザ受信機用の
選局制御回路に関する。

従来の、例えばカーラジオの様なＡＭ／ＦＭ受信機の同
調方式は一般に機械的なプリセット装置を備えており（
μ同調器）、構造が複雑なために、それがＡＭ／ＦＭ受
信機の小型軽量化の大きな障害となっていた。

更に従来の同調方式では、選局ボタンを例にとると、選
局ボタンの抑圧でＡＭ信号を受信した後、ＡＭ／ＦＭ切
換レバーを操作してＦＭに切換えると、ＦＭ信号を受信
するには同じ選局ボタンを再び押圧しなければならない
などの複雑な操作が要求されるという欠点を有していた
。

また、５個の選局ボタン及びＡＭ／ＦＭ切換レバーによ
って１０局までのプリセットが可能な、従来のいわゆる
５−１０同調方式は、ＡＭ局及びＦＭ局を夫々５局まで
プリセットできるにすぎな。

い。

従って、ＦＭ局が多数ある場合（例えば米国）には、５
局までしかプリセットできないということは、聴取者に
とって充分に満足し得るものではない。

従って、本発明は、前述の様な欠点を解消する・ため、
ＰＬＬ方式シンセサイザに協動させ得るＩＣ化の可能な
自動同調及びプリセット同調の両機能を有するシンセサ
イザ受信機用の選局制御回路であって、特にｎ個の選局
スイッチを用いた場合には、ＡＭ局及びＦＭ局の種類に
拘らず、合計２ｎ個の局が自由にプリセット可能な選局
制御回路を提供することを目的としている。

本発明を図示実施例に従って以下詳細に説明する。

図は、本発明の選局制御回路の具体的な論理回路図であ
り、ＡＭ局及びＦＭ局の種類に拘らず、合計１０局の放
送局を選局し得るように例示されている。

１ プリセット同調用スイッチＳＷ１〜ＳＷ５は、例え
ば自動復帰型のスイッチであり、夫々上方又は下方への
押圧によってＯＮ状態となって、対応するプリセント同
調保持用フリップ・フロップＦＦ１〜ＦＦ５．ＦＦ１／
〜ＦＦ５’にセット入力を４える。

ＯＲゲート０１〜Ｇ５．Ｇｌ’〜Ｇ５’は、例えばＯＲ
ゲートＧ１がプリセット同調保持用フリップ・７０ツブ
ＦＦ２〜ＦＦ５．ＦＦ１’〜Ｆ Ｆ ５’及び後述の自
動同調保持用フリップ・フロップＦＦ６．ＦＦ６／から
の出力信号を受ける様に、夫々カッコ内に示された如き
プリセット同調保持用フリップ・フロップ及び自動同調
保持用フリップ・フロップからの出力信号を受ける。

ＯＲグー）Ｇｌ〜Ｇ５．Ｇｌ’〜Ｇ５’は、非選局状態
のプリセット同調保持用フリップ・フロップを全てリセ
ット状態にするために、その出力が夫々対応するプリセ
ット同調保持用フリップ・フロップのリセット入力に接
続される。

プリセント同調保持用クリップ・フロップＦＦ１〜ＦＦ
５ 、ＦＦＩ’−ＦＦ５’の各出力は、アドレス・エン
コーダＡＥを介してランダム・アクセス・メモリＲＡＭ
に接続される。

アドレス・エンコーダＡＥは、プリセント同調用スイッ
チＳＷ１〜ＳＷ５の操作によって選局されるランダム・
アクセス・メモリＲＡＭのアドレスを指定するように機
能する。

ランダム・アクセス・メモリＲＡＭは、図示実施例に於
いては、ＡＭ局、ＦＭ局の種類に拘らず合計１０局の放
送局に対する同調周波数、即ちシンセサイザ受信機用の
分周比を決定する各々ｎビット（例えばｎ−８）のデー
タと、ＡＭ／ＦＭ識別用の１ビツトのデータとを記憶す
るように、１０ワードＸ（ｎ＋１）ビットの構成を有し
ている。

データ・セレクタＤＳは、通常のプリセット同調モード
で、ランダム・アクセス・メモリＲＡＭのデータ出力か
らの選局された同調周波数を示すデータ信号を出力し、
これに対して、後述の様に、自動同調用スイッチＳＷ６
が作動される自動同調モードで、ＦＭ用のプリセッタブ
ル・カウンタＰＣ１のカウンタ出力０ＵＴ１或いはＡＭ
用のプリセッタブル・カウンタＰＣ２のカウンタ出力０
ＵＴ２からの出力信号を出力させるゲート回路である。

自動同調用スイッチＳＷ６は、例えば上方又は下方への
押圧によってＯＮ状態となる自動復帰型のスイッチであ
り上方へ押圧されるとき、ＦＭＭ動同調保持用フリップ
・フロップＦＦ６にセット入力を与え、他方下方へ押圧
されるとき、ＡＭＭ動同調保持用フリップ・フロップＦ
Ｆ６’にセット入力を与える。

ＯＲゲー）Ｇ６は、プリセット同調保持用フリップ・フ
ロップＦＦ１〜ＦＦ ５ 、 ＦＦ １’−ＦＦ ５及
びＡＭＭ動同調フリップ・フロップＦＦ６’からの出力
信号を受け、そして、ＯＲゲートＧ６の出力は、プリセ
ット同調モード及びＡＭ自動同調モードで、ＦＭＭ動同
調保持用フリップ・フロップＦＦ５をリセット状態にす
るため、そのリセット入力に接続される。

またＯＲゲート０６′は、プリセット同調保持用フリッ
プ・フロップＦＦ１〜ＦＦ５．ＦＦｌ／〜ＦＦ５、及び
ＦＭＭ動同調保持用フリップ・フロップＦＦ１３からの
出力信号を受け、そしてＯＲゲー）Ｇ６’の出力は、プ
リセット同調モード及びＦＭ自自動同調上ニド、ＡＭＭ
動同調保持用フリップ・フロップＦＦ５／をリセット状
態にするため、そのリセット入力に接続される。

ＦＭＭ動同調保持用フリップ・フロップＦＦ６の出力は
、ＡＮＤゲートＧＧＩの第１入力、ＦＭＭ動同調モード
でＦＭ用のプリセッタブル・カウンタＰＣ１をカウント
可能状態にするフリップ・フロップＦＦ７のセット入力
、そしてＯＲゲートＧ７の第２人力に夫々接続される。

他方、ＡＭＭ動同調保持用フリップ・フロップＦＦ５’
の出力は、ＡＮＤゲートＧＧ２の第１人力、ＡＭ自動同
調モードでＡＭ用のプリセッタブル・カウンタＰＣ２を
カウント可能状態にするフリップ・フロップＦ Ｆ ７
’のセット入力、そしてＯＲゲー）Ｇ７の第１人力に夫
々接続される。

フリップ・フロップＦＦ７の出力は、プリセッタブル・
カウンタＰＣ１のクリア人力Ｃ１、ＡＮＤゲートＧＧ１
の第２人力、及びＯＲゲートＧ８の第１人力に夫々接続
され、フリップ・フロップＦＦ７’の出力は、プリセッ
タブル・カウンタＰＣ２のクリア人力Ｃ２、ＡＮＤゲー
トＧＧ２の第２人力、及びＯＲゲートＧ８の第２人力に
夫々接続される。

ＡＮＤゲートＧＧ１の出力はプリセッタブル・カウンタ
ＰＣ１のランチ人力Ｌ１に接続され、ＡＮＤゲートＧＧ
２の出力はプリセッタブル・カウンタＰＣ２のラッチ人
力Ｌ２に接続される。

プリセッタブル・カウンタＰＣ１のプリセット人力Ｐ−
■Ｎ１及びプリセッタブル・カウンタＰＣ２のプリセッ
ト人力Ｐ−ＩＮ２は夫々ランダム・アクセス・メモ’Ｊ
ＲＡＭのテ゛−タ出力ＯＵＴに接続される。

フリップ・７０ツブＦＦ８は、自動同調モードで、セッ
ト状態にされるように、そのセット入力がＯＲゲートＧ
７の出力に接続され、該フリップ・クロックＦＦ８の出
力は、第１人力がクロック源ＣＬに接続されたＡＮＤゲ
ー）ＧＧ３の第２人力に接続され、ＡＮＤゲートＧＧ３
は、フリップ・フロップＦＦ８がセット状態のとき、自
動同調を行わせるためのクロック信号をプリセッタブル
・カウンタＰＣ１又はＰＣ２の夫々のカウンタ入力ＩＮ
１及びＩＮ２に供給する。

プリセッタブル・カウンタＰＣ１及びＰＣ２の夫々のカ
ウンタ出力０ＵＴＩ及び０ＵＴ２は、ＯＲゲートＧ９の
第１及び第２人力に接続され、ＯＲゲートＧ９の出力は
、データ・セレクタＤＳに入力されると共に、カウンタ
出力０ＵＴ１及び０ＵＴ２を、書込スイッチＳＷ７によ
ってランダム・アクセス・メモリＲＡＭに書込み得るよ
うに、メモリＲＡＭのデータ入力ＩＮに入力される。

ＯＲゲートＧ９の出力は、フリップ・フロップＦＦ７又
はＦＦ７’のセット状態によってＯＲゲートＧ８が出力
を萼えるときに、データ・セレクタＤＳから出力される
。

ＯＲゲートＧＩＯ，Ｇ１１及びＧ１２は、フリップ・フ
ロップＦＦ７又はＦＦ７’をリセット状態にするように
作用するゲート群であり、ＯＲゲートＧ１０の入力は夫
々プリセット同調保持用フリップ・フロップＦＦ１〜Ｆ
Ｆ５及びＦＦＩ’〜ＦＦ５’の出力に接続される。

ＯＲゲートＧ１１の第１人力はＯＲゲートＧ１０の出力
に接続され、その第２人力はＡＭ自動同調保持用フリッ
プ・フロッグＦＦ６’の出力に接続され、そしてＯＲゲ
ートＧ１１の出力は、フリップ・７０ツグＦＦ７のリセ
ット入力に接続される。

従って、プリセット同調モード及びＡＭ自動同調モード
のときに、フリップ・フロップＦＦ７はリセット状態に
なる。

他方、ＯＲゲートＧ１２の第１人力は、ＯＲゲートＧ１
１の第１人力と同様、ＯＲゲートＧ１０の出力に接続さ
れ、その第２人力はＦＭ自動同調保持用フリップ・フロ
ップＦＦ５の出力に接続され、そしてＯＲゲー）Ｇｌ
２の出力は、フリップ・フロッグＦ Ｆ ７’のリセッ
ト入力に接続される。

従って、プリセット同調モード及びＦＭ自動同調モード
のときに、フリップ・フロップＦＦ７’はリセット状態
になる。

データ、セレクタＤＳは、ＯＲゲートＧ８からの出力の
有無に従って、ＯＲゲートＧ９を介して得られる自動同
調モードに於けるデータ信号、或いはプリセット同調モ
ードに於けるランダム・アクセス・メモ！ＪＲＡＭから
のデータ信号のいずれかを選択し、ＦＭ−ＡＭ分別器Ｓ
Ｐに供給する。

テ゛−タ・セレクタＤＳによって出力されるデータ信号
は、選局されたシンセサイザ受信機用の分周比を決定す
るデータと共にＡＭ／ＦＭ識別用のデータを含んでおり
、ＦＭ−ＡＭ分別器ＳＰは、ＡＭ／ＦＭ識別用のデータ
に従って、分周比を決定するデータを、ＦＭ同調回路（
破線によって図示）に組込まれたＦＭ用プログラマブル
・デバイダＰＤ１或はＡＭ同調回路（破線によって図示
）に組込まれたＡＭ用プログラマブル・デバイダＰＤ２
に供給する。

ＦＭ−ＡＭ分方監ＳＰはまた、選局に従ってＡＭ又はＦ
Ｍ、）Ｇ（ｚ又はＭＨｚ等の表示を行う表示器ＩＴＲを
付勢する表示用デコーダ・ドライバＤＤの入力に、デー
タ・セレクタＤＳの出力信号を供給する。

最後にＯＲゲー）Ｇ１３は、自動同調モードに於いて、
同調したときに、ＦＭ同調回路からのＦＭ受信信号又は
ＡＭ同調回路からのＡＭ受信信号を、夫々ＦＭ用の微分
回路ＤＦＣ１又はＡＭ用の微分回路ＤＦＣ２を介して受
信し、同調信号を出力する。

この同調信号は、フリップ・フロップＦＦ８のリセット
入力に与えられ、該フリップ・フロップはリセット状態
になる。

従って、ＡＮＤゲートＧＧ３が減勢される。

また、微分回路ＤＦＣ１の出力信号は、ＦＭ自動同調保
持用フリップ・フロップＦＦ５をリセット状態にするた
め、ＯＲゲー）Ｇ６の入力に供給され、他方、微分回路
ＤＦＣ２の出力信号は、ＡＭ自動同調保持用クリップ・
フロップＦＦ６’をリセット状態にするため、ＯＲゲー
トＧ６′の入力に供給される。

尚、図示されていないが、ＦＭ用及びＡＭ用プログラマ
ブル・デバイダＰＤ１及びＰＤ２は、夫夫局部発振器（
ＶＣＯ）低域フィルタ、位相比較器とともにＰＬＬ回路
を形成し、この局部発振器の発振周波数が、ＦＭ用又は
ＡＭ用プログラマブル・デバイダＰＤ１及びＰＤ２に供
給されるデータ信号によって制御され、任意の希望する
周波数が受信可能になる。

また、図に於いてデータ・ラインは便宜上単線で示され
ているが、それらはデータ転送方式に従って複数のライ
ンで構成されることは指摘するまでもない。

次に本発明の選局制御回路の具体的動作について説明す
る。

初めに、プリセット同調モードでの動作を説明する。

ランダム・アクセス・メモリＲＡＭには前述の様に、プ
リセット同調保持用フリップ・フロップＦＦＩ〜ＦＦ５
、ＦＦ１’〜ＦＦ５’の夫々に対応して、シンセサイ
ザ受信機用の分周比を決定するデータと、ＡＭ／ＦＭ識
別用データとが指定アドレス内に予じめ記憶されている
。

この場合、プリセット同調保持用フリップ・フロップＦ
ＦＩ〜ＦＦ５ 、ＦＦ１’−ＦＦ５’に対応する選局可
能な放送局は、ＡＭ局及びＦＭ局の種類に拘らず、例え
ばＦＭ局を８局、ＡＭ局を２局或いはＦＭ局を３局、Ａ
Ｍ局を７局、という様に、合計１０局が任意に選択され
得る。

プリセット同調保持用フリップ・フロップＦＦＩがＦＭ
の放送局の中のＸ局に対応していると仮定すると、Ｘ局
を選局するために、先ずプリセット同調用スイッチＳＷ
１を上方に押圧し、プリセット同調保持用フリップ・フ
ロップＦＦ１をセット状態にする。

プリセット同調保持用フリップ・フロップＦＦＩの出力
信号は、ＯＲゲートＧ２〜Ｇ６及びＧｌ’〜Ｇ ５／に
与えられ、プリセット同調保持用フリップ・フロップＦ
Ｆ２〜ＦＦ５及びＦＦ１’−ＦＦ５’と、ＦＭ及びＡＭ
自動同調保持用フリソゲ・７０ツブＦＦ６．ＦＦ６’と
をリセット状態にする。

同時に、プリセット同調保持用フリップ・フロップＦＦ
１の出力信号は、アドレス・エンコーダＡＥＫ４えらｔ
ｌ−１７’ドレス・エンコーダＡＥは、ランダム・アク
セス・メモリＲＡＭのフリップ・フロップＦＦ１に対応
するアドレス指定を行う。

メモ’ＪＲＡＭの指定されたアドルスには、Ｘ局に相当
する分周比を決定するデータとＦＭの識別データとが記
憶されている。

メモＩＪＲＡＭから読出されたデータ信号は、ＯＲゲ−
４Ｇ８に出力信号が存在していないので、データ・セレ
クタＤＳによって選択され、そのままＦＭ−ＡＭ分別器
ｓｐに供給される。

ＦＭ−ＡＭ分別器ＳＰは、ＦＭの識別データに従って、
分周比を決定するデータをＦＭ用プログラマブル・デバ
イダＰＤ１に力え、同時に、データ信号を表示用デコー
ダ・ドライバＤＤＫ４える。

他方、プリセット同調保持用フリップ・フロップＦ Ｆ
５’がＡＭの放送局の中のＹ局に対応していると仮定
すると、メモリＲＡＭの指定されたアドレスには、Ｙ局
に相当する分周比を決定するデータと、ＡＭの識別デー
タとが記憶され、前述の場合と略同様の動作が行われる
が、ＦＭ−ＡＭ分別器ＳＰは、ＡＭの識別データに従っ
て、分周比を決定するデータを、ＡＭ用プログラマブル
・デバイダＰＤ２に与え、同時に、データ信号を表示用
デコーダ・ドライバＤＤに与える。

尚、プリセット同調モードに於いては、プリセット同調
保持用フリップ・フロップＦＦ１〜ＦＦ５．ＦＦＩ’〜
ＦＦ５’のいずれかからの出力信号は、ＯＲゲート群Ｇ
１０ 、Ｇ１１ 、Ｇ１２を介して、フリップ・フロッ
プＦＦ７及びＦ Ｆ ７’のリセット入力に供給され、
プリセッタブル・カウンタＰＣ１及びＰＣ２の作動が阻
止される。

次に、自動同調モードでの動作を説明する。

ＦＭの放送局をサーチする場合を仮定すると、自動同調
用スイッチＳＷ６の上方へのＯＮ状態により、−ＦＭ自
動同調保持用フリップ・フロップＦＦ５がセット状態に
なり、該フリップ・フロップＦＦ５からの出力信号は、
ＯＲゲートＧ１〜Ｇ５．Ｇ１’〜Ｇ ５’ 、 Ｇ ６
’を介して全てのプリセット同調保持用フリップ・フロ
ップＦＦ１〜ＦＦ５゜ＦＦ１／〜ＦＦ５’、及びＡＭ自
動同調保持用フリップ・フロップＦＦ６’をリセット状
態にすると同時に、ＡＮＤゲートＧＧ１の第１人力、フ
リップ・フロップＦＦ７のセント入力、及びＯＲケート
Ｇ７を介してフリップ・フロップＦＦ８のセット入力に
夫々供給される。

更に、フリップ・フロップＦＦ６の出力信号は、ＯＲゲ
ートＧ１２を介してフリップ・７０ツブＦＦ７’のリセ
ット入力に供給される。

フリップ・フロップＦＦ７０セツト状態により発生され
る出力信号は、ＡＮＤゲートＧＧ１の第２人力に供給さ
れて、ＡＮＤゲートＧＧ１を付勢し、またクリア人力Ｃ
１に供給されてＦＭ用のプリセッタブル・カウンタＰＣ
１をクリアし、更に、ＯＲゲー１−Ｇ８を介してデータ
・セレクタＤＳに供給されてＯＲゲートＧ９の出力信号
を選択可能にする。

同時に、フリップ・フロップＦＦ８のセット状態により
発生される出力信号は、クロック源ＣＬかものクロック
信号がＡＮＤゲートＧＧ３を介してプリセッタブル・カ
ウンタＰＣ１のカウンタ入力ＩＮ１に供給されるように
する。

従って、ＦＭ用のプリセッタブル・カウンタＰＣ１は、
自動同調モードに切換えられる以前のプリセット同調モ
ードでプリセットされていたところからサーチを開始す
るように、ランダム・アクセス・メモリＲＡＭからのデ
ータ信号をプリセント人力Ｐ−ＩＮ１にラッチし、カウ
ントを開始する。

プリセッタブル・カウンタＰＣ１のカウンタ出力０ＵＴ
１からの出力信号は、ＯＲゲートＧ９、データ・セレク
タＤＳ、ＦＭ−ＡＭ分別器ＳＰを順次介して、表示用デ
コーダ・ドライバＤＤとＦＭ用プログラマブル・デバイ
ダＰＤ１に入力される。

プリセッタブル・カウンタＰＣ１のカウントの結果、Ｆ
Ｍ同調回路に於し・て周波数信号の同調が得られると、
ＦＭ受信信号は、微分回路ＤＦＣ１及びＯＲゲートＧ１
３を介して、フリップ・フロップＦＦ８のリセット入力
に供給される。

従って、ＡＮＤゲートＧＧ３０減勢により、プリセッタ
ブル・カウンタＰＣＩのカウンタ入力■Ｎ１へのクロッ
ク信号が供給されなくなり、カウンタ出力０ＵＴ１から
の出力信号が停止する。

同時に、微分回路ＤＦＣＩの出力信号は、ＯＲゲー）Ｇ
６の入力に与えられ、ＦＭ自動同調保持用フリップ・フ
ロップＦＦ６がリセット状態にされて、最終的に受信状
態が固定される。

これに対してＡＭの放送局をサーチする場合を仮定する
と、前述の場合と同様の動作であるが、先ず自動同調用
スイッチＳＷ６の下方へのＯＮ状態により、ＡＭＭ動同
調保持用フリソゲ・フロップＦＦ５’がセント状態にな
る。

フリップ・フロップＦ Ｆ ５’からの出力信号は、Ｏ
ＲゲートＧ１〜Ｇ５．Ｇ１’〜Ｇ５’、Ｇ６を介して全
てのプリセット同調保持用フリップ・フロップＦＦ１〜
ＦＦ５゜ＦＦ１’−ＦＦ５’、及びＦＭＭ動同調保持用
フリップ・フロップＦＦ５をリセット状態にすると同時
に、ＡＮＤゲー）ＧＧ２の第１人力、フリップ・７０ツ
ブＦ Ｆ ７’のセット入力、及びＯＲゲートＧ７を介
してフリップ・フロップＦＦ８のセット入力に夫々供給
される。

更にクリップ・フロッグＦＦ５’の出力信号は、ＯＲゲ
ートＧ１１を介してフリップ・フロップＦＦ７のリセッ
ト入力に供給される。

フリップ・フロップＦＦ７／の出力信号は、ＡＮＤゲー
）ＧＧ２の第２人力に供給されて、ＡＮＤゲートＧＧ２
を付勢し、またクリア人力Ｃ２に供給されてＡＭ用のプ
リセッタブル・カウンタＰＣ２をクリアし、更に、ＯＲ
ゲートＧ８を介してデータ・セレクタＤＳに供給されて
ＯＲゲ−）Ｇ９の出力信号を選択可能にする。

同時に、フリップ・フロップＦＦ９の出力信号は、クロ
ック源ＣＬからのクロック信号がＡＮＤゲートＧＧ３を
介してプリセッタブル・カウンタＰＣ２のカウンタ入力
ＩＮ２に供給されるようにする。

従って、ＡＭ用のプリセッタブル・カウンタＰＣ２は、
自動同調モードに切換えられる以前のプリセット同調モ
ードでプリセットされていたところからサーチを開始す
るように、ランダム・アクセス・メモＩＪＲＡＭからの
データ信号をプリセット人力Ｐ−ＩＮ２にラッチし、カ
ウントを開始する。

プリセッタブル・カウンタＰＣ２のカウンタ出力０ＵＴ
２からの出力信号は、ＯＲゲートＧ９、データ・セレク
タＤＳ、ＦＭ−ＡＭ分別器。

ＳＰを順次弁して、表示用デコーダ・ドライバＤＤとＡ
ＭＭプログラマブル・デバイダＰＤ２に入力される。

プリセッタブル・カウンタＰＣ２のカウントの結果、Ａ
Ｍ同調回路に於いて周波数信号の同調が・得られると、
ＡＭ受信信号は、微分回路ＤＦＣ２及びＯＲゲートＧ１
３を介して、フリップ・フロップＦＦ８のリセット入力
に供給される。

従って、ＡＮＤゲートＧＧ３の減勢により、プリセッタ
ブル・カウンタＰＣ２のカウンタ入力ＩＮ２へのクロッ
ク信号が供給されなくなり、カウンタ出力０ＵＴ２から
の出力信号が停止する。

同時に、微分回路ＤＦＣ２の出力信号は、ＯＲゲー）
Ｇ ６’の入力に与えられ、ＡＭＭ動同調保持用フリッ
プ・フロップＦＦ６’がリセット状態にされて、最終的
に受信状態が固定される。

尚、プリセッタブル・カウンタＰＣ１又はＰＣ２の夫々
のカウンタ出力０ＵＴ１又は０ＵＴ２は、ＯＲゲートＧ
９を介して、ランダム・アクセス・メモ’ＪＲＡＭのデ
ータ入力ＩＮに接続されており、前述の様に受信状態が
固定されている時に、書込用スイッチＳＷ７をＯＮ状態
にすると、自動同調モードにされる直前まで指定されて
いたランダム・アクセス・メモリＲＡＭのアドレスに、
カウンタ出力０ＵＴ１又は０ＵＴ２からの出力信号が新
しいデータとして書込まれる。

このとき、ランダム・アクセス・メモリＲＡＭからデー
タ信号がＦＭＭプログラマブル・デバイダＰＤ１又はＡ
Ｍ用ダグログシマプルデバイダＰＤ２に供給されるが、
このデータ信号は、書込用スイッチＳＷ７の操作によっ
て、プリセッタブル・カウンタＰＣ１のカウンタ出力０
ＵＴ１又はプリセッタブル・カウンタＰＣ２のカウンタ
出力０ＵＴ２からの出力信号と同じ内容に変更されてい
るので、そのままの受信状態が維持される。

斜上の如き本発明によれば、選択制御回路のＩＣ化によ
って、従来のＡ Ｍ／Ｆ Ｍ受信機に比して極めて小型
、軽量の受信機が提供可能であり、更にシンセサイザ受
信機に操作の簡単なプリセット同調及び自動同調の機能
を容易に組込むことができる。

また、本発明によれば、ＦＭ局及びＡＭ局の種類に拘ら
ず、一定範囲内（実施例では１０局）で任意に選局可能
な局数なプリセントできるために、選局の自由度を著し
く増加させることができる。

更に、電源のＯＦＦ状態によっても、プリセット同調保
持用フリップ・フロップがかかるＯＦＦ状態以前の状態
を維持するように、且つランダム・アクセス・メモリを
不揮発性に構成することによって、電源のＯＮ状態と同
時に前に受信していた放送局を自動的に選局することが
可能である。

【図面の簡単な説明】

図は、本発明の選局制御回路の具体的な論理回路図であ
る。 （符号説明）、ＳＷ１〜ＳＷＳ ニブリセット同調用ス
イッチ、ＳＷ５：自動同調用スイッチ、ＳＷ７ ：書込
用スイッチ、ＦＦ１〜ＦＦ５゜ＦＦ１〜ＦＦ５代プリセ
ット同調保持用フリップ・フロッグ、ＦＦ ７ 、 Ｆ
Ｆ ７’、 ＦＦ８ ：フリツプ・フロップ、ＦＦ５：
ＦＭＭ動同調保持用フリップ・フロップ、ＦＦ６’：Ａ
ＭＭ動同調保持用フリップ・フロップ、Ｇ１〜Ｇ １３
、 Ｇ１’−Ｇ６’： ＯＲゲート、ＧＧＩ〜ＧＧ３
： ＡＮＤゲート、ＡＥニアドレス・エンコーダ、Ｒ
ＡＭ：ランダム・アクセス・メモリ、ＤＳ：テーク・セ
レクタ、ＣＬ：クロック源、ＰＣＩ：ＦＭＭプリセッタ
ブル・カウンタ、ＰＣ２：ＡＭＭプリセッタブル・カウ
ンタ、ＳＰ：ＦＭ−ＡＭ分判別器ＤＦＣＩ 、ＤＦＣ２
：微分回路、ＤＤ：表示用デコーダ・ドライバ、ＩＴＲ
：表示器、ＰＤＩ：ＦＭ用プログラマブル°アパイダ、
ＰＤ２：ＡＭ用プログラマブル°デバイダ。

Claims (1)

1. 【特許請求の範囲】 １ シンセサイザ受信機のＰＬＬ回路の一部を構成する
   ＡＭ用プログラマブル・デバイダとＦＭ用プログラマブ
   ル・デバイダとに関連動作するシンセサイザ受信機用の
   選局制御回路に於いて、（イ）複数のプリセット同調用
   スイッチであって、夫々が選択的にＯＮ状態となって選
   局を指示し得る２つの出力端子を有する前記プリセット
   同調用スイッチと、 （ロ）前記プリセット同調用スイッチの２つの出力端子
   に夫々接続された一対の第１のフリップ・７０ツブであ
   って、プリセット同調モードに於いて、選局によりセッ
   ト状態となって第１の出力信号を発生し、非選局により
   リセット状態となって前記第１の出力信号の発生が阻止
   される前記第１のフリップ・フロップと、 （／υ 選択的にＯＮ状態となってＦＭ自動同調モード
   又はＡＭ自動同調モードを指示し得る２つの出力端子を
   有する自動同調用スイッチと、（に）前記自動同調用ス
   イッチの一方の出力端子に接続され、自動同調モードに
   於いて、ＦＭ自動同調モードによりセット状態となって
   第２の出力信号を発生し、前記プリセット同調モード及
   びＡＭ自動同調モードによりリセット状態となって前記
   第２の出力信号の発生が阻止される第２のフリップ・フ
   ロップと、 （力 前記自動同調用スイッチの他方の出力端子に接続
   され、前記自動同調モードに於いて、ＡＭ自動同調モー
   ドによりセット状態となって第３の出力信号を発生し、
   前記プリセット同調モード及び前記ＦＭ自動同調モード
   によりリセット状態となって前記第３の出力信号の発生
   が阻止される第３のフリップ・フロップと、 （へ）前記プリセット同調用スイッチの出力端子に対応
   してＡＭ局及びＦＭ局の種類に拘らず複数の選局が可能
   なように、前記第１のフリップ・フロップの夫々に対応
   して、前記シンセサイザ受信機用の分周比を決定する第
   １のデータと、ＡＭ／ＦＭ識別用の第２のデータとを記
   憶し、前記第１の出力信号に応じてアクセスされるメモ
   リと、 （ト）前記第２の出力信号の発生により前記メモリから
   読出される前記第１及び第２のデータより成るデータ信
   号をラッチし、カウントを開始して、ＦＭ自動同調のた
   めのサーチを行い、ＦＭの同調状態に達するまで該カウ
   ントを継続して連続的に第１のカウンタ出力信号を発生
   する第１のカウンタと、 （力 前記第３の出力信号の発生により、前記メモリか
   ら読出される前記データ信号をラッチし、カウントを開
   始して、ＡＭ自動同調のためのサーチを行い、ＡＭの同
   調状態に達するまで該カウントを継続して連続的に第２
   のカウンタ出力信号を発生する第２のカウンタと、 （力 前記第１のカウンタからの第１のカウンタ出力信
   号と前記第２のカウンタからの第２のカウンタ出力信号
   とを新たなデータとして前記メモリに記憶させるための
   データ書込用スイッチと、（ヌ）前記プリセット同調モ
   ードのときは、前記メモリから読出される前記データ信
   号を選択して出力し、前記自動同調モードのときは、前
   記第１又は第２の出力信号に応じて前記第１のカウンタ
   出力信号又は前記第２０カウンタ出力信号を選択して出
   力するデータ・セレクタと、（ノリ 前記データ・セレ
   クタからの出力を受け、前記ＡＭ／ＦＭ識別用の第２の
   データに従って、前記分周比を決定する第１のデータを
   、前記ＡＭ用プログラマブル・デバイダ又は前記ＦＭ用
   プログラマブル・デバイダのいずれかに選択的に供給す
   るＦＭ−ＡＭ分別器と、 から成ることを特徴とする前記シンセサイザ受信機用の
   選局制御回路。