JPS5817480A - Electronic musical instrument - Google Patents
Electronic musical instrumentInfo
- Publication number
- JPS5817480A JPS5817480A JP56116856A JP11685681A JPS5817480A JP S5817480 A JPS5817480 A JP S5817480A JP 56116856 A JP56116856 A JP 56116856A JP 11685681 A JP11685681 A JP 11685681A JP S5817480 A JPS5817480 A JP S5817480A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- keyboard
- key
- pitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 description 6
- OMFRMAHOUUJSGP-IRHGGOMRSA-N bifenthrin Chemical compound C1=CC=C(C=2C=CC=CC=2)C(C)=C1COC(=O)[C@@H]1[C@H](\C=C(/Cl)C(F)(F)F)C1(C)C OMFRMAHOUUJSGP-IRHGGOMRSA-N 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 235000007516 Chrysanthemum Nutrition 0.000 description 1
- 244000189548 Chrysanthemum x morifolium Species 0.000 description 1
- 241000270295 Serpentes Species 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000449 premovement Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
- Auxiliary Devices For Music (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
この発明は、移動前を押鍵で当てるゲームを秦しむこと
ができ、初心者等の音楽教育に適した電子楽器に関する
。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic musical instrument that allows players to play a game of guessing the front of a movement by pressing a key, and is suitable for music education for beginners and the like.
一般に、初心者等の音楽教育にあっては、ゲーム的要素
を加えて楽しみなから自然のうちに音愚か養われるよう
にするのが好ましい。In general, in music education for beginners, etc., it is preferable to add game-like elements so that music can be naturally developed in a fun way.
ところが、従来の電子楽器では、ゲーム的要素に乏しく
、初心者尋の音楽教育のためには十分でなかった。However, conventional electronic musical instruments lack game elements and are not sufficient for music education for beginners.
この発明の目的は、音楽教育上の効果を高めるためにゲ
ーム的要素を取入れた新規な電子楽器を提供することに
ある。An object of the present invention is to provide a novel electronic musical instrument that incorporates game-like elements in order to enhance the effectiveness of music education.
この発明による電子楽器は、鍵盤の長平方向に沿うよう
に変化する移動前を発生させ、この移動前の進路上の鍵
を押すことによシ音当てゲームを楽しめるようにしたこ
とを特徴とするものであシ、以下、添付図面に示す実施
例について絆述する。The electronic musical instrument according to the present invention is characterized by generating a pre-movement pattern that changes along the longitudinal direction of the keyboard, and by pressing keys on the path before the movement, the user can enjoy a game of guessing the notes. Hereinafter, embodiments shown in the accompanying drawings will be described in detail.
第1図れ、この発明の一実旅例による電子楽器を示すも
のである。Figure 1 shows an electronic musical instrument according to an example of the present invention.
ゲームセレクトスイッチSWがオフであると、M鍵の鍵
盤を含む鍵盤回路10からの押鍵データ紘インバータ1
2の出力信号=111により導通しているゲート回路1
4を介して集音形成回路16に供給される。集音形成回
路16はゲート回路14からの押鍵データに応じて、押
された鍵に対応し丸糸音信号を形成し、スピーカ18に
供給するので、スピーカ謁からは押された鍵に対応する
集音が発生される。When the game select switch SW is off, key press data from the keyboard circuit 10 including the M-key keyboard is transferred to the Hiro inverter 1.
Gate circuit 1 is conductive due to the output signal of 2 = 111
4 to the sound collection forming circuit 16. The sound collection forming circuit 16 forms a round string sound signal corresponding to the pressed key according to the key press data from the gate circuit 14 and supplies it to the speaker 18, so that the sound signal corresponding to the pressed key is output from the speaker audience. A sound collection is generated.
従って、この場合、鍵盤では通常のマニアル演奏が可能
である。Therefore, in this case, normal manual playing is possible on the keyboard.
一力、ゲームセレクトスイッチ8Wをオンすると、イン
バータ稔の出力信号が蟻OIになシ、ゲート回路14は
非導通になる。このため、鍵盤での通常のマニアル演奏
はできなくなる。しかしながら、スイッチSWのオン信
号はゲームl!iMIにイネーブル信号ENとして供給
されるので、ゲーム回路かが動作可能となり、鍵盤では
押鍵による音当てゲームを楽しめるようになる。When the game select switch 8W is turned on, the output signal of the inverter becomes non-conductive and the gate circuit 14 becomes non-conductive. For this reason, normal manual performance on the keyboard is no longer possible. However, the ON signal of the switch SW is the game l! Since it is supplied to the iMI as an enable signal EN, the game circuit becomes operable, and the user can enjoy playing a guessing game by pressing keys on the keyboard.
次に、ゲーム回路加の動作を、f142図を参考にしな
がら説明する。Next, the operation of the game circuit will be explained with reference to diagram f142.
自己復帰型押ボタンスイッチからなるスタートスイッチ
8W@を押すと、スタート信号8Tが発生され、タイマ
ー回路nか所定のゲーム時間の計時を開始する。また、
スタート信号ST扛りロック信号φムを入力とする可変
分周勧ムにプリセット信号PR1として供給されるので
、可変分胸器スにはレジスタかから初期分周比データが
プリセットされ、可変分周器24絋初期分絢比テータの
示す分周比でクロック信号φムを分周してクロック信号
φst−送出する。When the start switch 8W@, which is a self-resetting pushbutton switch, is pressed, a start signal 8T is generated, and the timer circuit n starts timing a predetermined game time. Also,
Since the start signal ST is supplied as a preset signal PR1 to the variable frequency divider which inputs the lock signal φ, initial frequency division ratio data is preset to the variable divider from the register, and the variable frequency divider The clock signal φst is divided by the frequency division ratio indicated by the initial power division ratio data and sent out.
スタート信号8TIfi、また、ORゲートZ及び遅延
回路(資)を介してプログラマブル・アップ・ダウン・
カウンタ!にプリセット信号PRとして供給されるので
、カウンタ諺にはランダム音高データ発生器あからラン
ダム音高データRDがプリセットされる。そして、遅延
回路加の出力信号は遅延回路蕊及びORゲート38t−
介してレジスタ40にロード信号LDとして供給される
ので、レジスタ菊にはランダム音高データ発生器Uから
ランダム音高データRDがロードされる。Start signal 8TIfi, programmable up/down signal via OR gate Z and delay circuit (equipment)
counter! Since the preset signal PR is supplied to the counter proverb, the random pitch data RD is preset from the random pitch data generator A. Then, the output signal of the delay circuit is connected to the delay circuit and the OR gate 38t-
Since the random pitch data RD is supplied as a load signal LD to the register 40 via the random pitch data generator U, the random pitch data RD is loaded into the register 40 from the random pitch data generator U.
D
カウンタ諺にプリセットされた音高デー籍移動音(以下
、M音と略記する)の出発地音高を示すもので、比較回
路42に入力Bとして供給される。D Indicates the starting pitch of the pitch data moving note (hereinafter abbreviated as M note) preset in the counter proverb, and is supplied as input B to the comparison circuit 42.
また、レジスタ切にロードされた音高デーfiM音の目
的地音高を示すもので、比IIRIg回路42に入カム
として供給される。比較回路社は、このときの入カム及
びBを比較してム=B、ム(B、ム〉Bのいずれかに対
応した出力信号を発生する。ここで、目的地音高と出発
地音高とが吟しく、ム;Bならば、比較回路42の出力
信号はゲート回路材及びORゲート38を介してレジス
タ菊にロード信号LDとして供給されるので、レジスタ
菊には前回とは異なる音高データがロードされ、このよ
う表動作はムとBとが一致しなくなるまで行なわれる。Further, the pitch data which is loaded into the register indicates the destination pitch of the fiM tone, and is supplied to the ratio IIRIg circuit 42 as an input signal. The comparison circuit company compares the input cam and B at this time and generates an output signal corresponding to either M = B or M (B, M > B. Here, the destination pitch and the departure sound are If HIGH and MU; High data is loaded and table operations are performed in this manner until M and B no longer match.
また、目的地音高が出発地音高より低く、ムくBならけ
、比較回路42の出力信号はゲート回路44及びORゲ
ート栃を介してカウンタ友にダウンモード指定信号りと
して供給され、目的地音高が出発地音高より高く、ム〉
Bならば、比較回路42の出力信号はゲート回路材及び
ORゲート48を介してカウンタnにアップモード指定
信号Uとして供給される。Furthermore, if the destination pitch is lower than the departure pitch, and if it is MukuB, the output signal of the comparison circuit 42 is supplied to the counter as a down mode designation signal via the gate circuit 44 and the OR gate The ground pitch is higher than the starting ground pitch.
If B, the output signal of the comparison circuit 42 is supplied to the counter n as the up mode designation signal U via the gate circuit material and the OR gate 48.
ところで、遅砥回路蕊の出力信号FiORゲート団を介
してスタート・ストップ制御用R−87リツプフロツプ
社をセットさせるようになっているので、フリップフロ
ップ圏はセットされると出力Q=%IIによりゲート回
路ヌを導通させる。このため、可変分周ロスからのクロ
ック信号φ勝はゲート回路シ及びORゲート団を介して
カウンタnにクロック入力OKとして供給される。従っ
て、カウンタ羽はモード指定信号り又はUの指定するダ
ウン又はアップのいずれかのモードでクロック信号φ1
を計数するので、その計数出力としてのM音データMD
は鍵盤の長手方向に沿って低音側又は高音側のいずれか
に変化する音高を示すようになる。By the way, since the R-87 flip-flop for start/stop control is set via the output signal FiOR gate group of the slow grinding circuit, when the flip-flop area is set, the gate is set by the output Q=%II. Make circuit N conductive. Therefore, the clock signal φ from the variable frequency division loss is supplied to the counter n as a clock input OK via the gate circuit xi and the OR gate group. Therefore, the counter blade is activated by the mode designation signal or by the clock signal φ1 in either the down or up mode specified by U.
, the M sound data MD is counted as the counting output.
indicates a pitch that changes to either the bass side or the treble side along the longitudinal direction of the keyboard.
カウンタ!からのM音テータMDd比較回路困に入力B
として供給される一方、楽音形成(ロ)路16に供給さ
れ、楽音信号に変換される。このため、スピーカ18か
らはM音データの音高変化に対応して移動しているよう
に感じられる一連の楽音が奏出される。counter! Input B to the M sound data MDd comparison circuit
On the other hand, it is supplied to a musical tone forming path 16 and converted into a musical tone signal. Therefore, the speaker 18 produces a series of musical tones that seem to move in response to the change in pitch of the M tone data.
このような一連の楽音の発生に伴って鍵盤では移動音の
進路上のある鍵を押すことによシ1回目の音高てか開始
される。With the generation of such a series of musical tones, the first pitch is started by pressing a key on the keyboard that is on the path of the moving tones.
このとき、フリップフロップ犯の出力Q−%1’#iデ
ータ取込囲路ωにデータ取込指令信号として供給されて
いるので、データ取込回路60紘鍵盤で押された鍵を示
す押鍵データを鍵盤回路10から取込む。ここで、デー
タ取込回路ωは鍵盤で複数の押鍵がなされてもそのうち
の1鍵(より早く押された鍵あるいはよシ高音側又はよ
り低音側の鍵)に対応した押鍵データを優先的に取込む
ようになっている。At this time, since the output Q-%1'#i of the flip-flopper is supplied to the data acquisition circuit ω as a data acquisition command signal, the data acquisition circuit 60 indicates the key pressed on the Hiro keyboard. Data is taken in from the keyboard circuit 10. Here, even if multiple keys are pressed on the keyboard, the data acquisition circuit ω gives priority to the key press data corresponding to one of them (the key pressed earlier, or the key on the higher or lower pitch side). It is designed to be taken in as a target.
データ取込回路ωからの1鍵に対応した押鍵データKD
は比較回路部に入カムとして供給される一方、楽音形成
回路16に供給され、楽音信号に変換される。このため
、スピーカ18から社押鍵データKDの示す1鍵に対応
した楽音が奏出される。Key press data KD corresponding to one key from data acquisition circuit ω
is supplied to the comparison circuit section as an input signal, and is also supplied to the musical tone forming circuit 16, where it is converted into a musical tone signal. Therefore, the speaker 18 produces a musical tone corresponding to one key indicated by the key press data KD.
データ取込回路ωからの押鍵データKDdまた、ORゲ
ート62に供給され、これに応じてORゲート区からは
キーオン信号KONが発生される。この信号KONは立
上微分回路−によシ押鍵タイミングに同期したパルスに
変換され、このノくルスはORゲート6を介してフリッ
プフロップ♀をリセットさせる。このため、ゲート囲路
8は非導通になり、カウンタ諺は歩進を停止すると共に
、データ取込回路ωはデータ織込みを禁止される。そし
て、比較回路部からは入カム及・びBの比較結果に応じ
た出力信号が送出される。The key press data KDd from the data acquisition circuit ω is also supplied to the OR gate 62, and in response, a key-on signal KON is generated from the OR gate section. This signal KON is converted into a pulse synchronized with the key press timing by the rising differential circuit, and this pulse causes the flip-flop # to be reset via the OR gate 6. Therefore, the gate circuit 8 becomes non-conductive, the counter stops incrementing, and the data acquisition circuit ω is prohibited from incorporating data. Then, an output signal corresponding to the comparison result of the input cam and B is sent from the comparison circuit section.
いま、M音データMDの示す音高と押鍵データKDの示
す音高とが一致していたものとすると、比較回路部はム
;Bに対応した出力信号をムPIDゲー)6Bの一方の
入力鑞に供給する。ANDゲート絽の他方の入力端には
キーオン信号KONを入力とする立下微分回路70から
離II(又はテーク取込禁止)タイミングに同期したパ
ルスが供給されるので、ANDゲート68社このパルス
にlnJ期して比4%!−路団からのム=Bに対応した
出力信号を正解信号Gムとして送出する。この正解信号
Gムは正解音データ発生回路72が楽音形成回路16に
正解音データを供給するのを可能にするので、スピーカ
18からは正解音が発生される。また、正解信号GAI
Ii累算器74にロード信号として供給されるので、累
算器74にはレジスタ76から5点に対応したテークが
ロードされ、得点表示器78には5点が得られた旨表示
される。そして、正S佃号Gムは遅延回路77及びAN
Dゲート79を介してスタート信号8丁′として送出さ
れ、ORゲート塾を介して遅嬌回路(9)に供給される
ので、上記したと同様にして2回目の音当てに移る仁と
ができる。Now, assuming that the pitch indicated by the M tone data MD and the pitch indicated by the key press data KD match, the comparator circuit section converts the output signal corresponding to M; Supply to input solder. The other input terminal of the AND gate is supplied with a pulse synchronized with the release II (or take-in prohibition) timing from the falling differentiation circuit 70 that receives the key-on signal KON. 4% compared to lnJ period! - Send out the output signal corresponding to M=B from the road group as the correct signal G. This correct answer signal Gm enables the correct sound data generation circuit 72 to supply the correct sound data to the musical tone forming circuit 16, so that the correct sound is generated from the speaker 18. Also, the correct answer signal GAI
Since the Ii accumulator 74 is supplied as a load signal, the take corresponding to 5 points is loaded from the register 76 to the accumulator 74, and the score display 78 displays that 5 points have been obtained. And, the positive S-Tokugaku Gmu is the delay circuit 77 and the AN
The start signal 8' is sent out through the D gate 79, and is supplied to the delay circuit (9) through the OR gate, so that it is possible to move on to the second note guess in the same way as described above. .
一方、M音データMDの示す音高と押鍵データKDの示
す音高とが一致していかかったものとすると、比較回路
間はM音が鍵盤上で最低音鍵から数えて69目ないし羽
鍵目の範囲に入っていないか−ぺ、その範囲に入ってい
ないならば6≦B≦支に対応した出力信号が%Qlにな
夛、この出力信号=%0IFiインバータ帥で信号s1
zに変換される。On the other hand, if it is assumed that the pitch indicated by the M note data MD and the pitch indicated by the key press data KD gradually match, the comparison circuit indicates that the M note is at the 69th or 69th note on the keyboard, counting from the lowest key. Is it within the key range? If it is not within that range, the output signal corresponding to 6≦B≦branch is added to %Ql, and this output signal = %0IFi is the signal s1 at the inverter.
converted to z.
そして、インバータ(資)からの出力信号子%11はイ
ンバータ心の出力信号=%IIにより導通しているムM
Dゲート84を介し、さらに離鍵タイミングに同期して
導通ずるムMDゲート86t−介し、さらにORゲート
88ヲ介して不正解信号Bムとして送出される。この不
正解信号BムはORゲー)50を介してフリップフロッ
プ52ヲセツトさせるので、カウンタ諺は歩進を再開す
ると共にデータ取込回路印もテータ取込みを再開する。Then, the output signal terminal %11 from the inverter (capital) is conducted by the output signal of the inverter core = %II.
The signal is sent out as an incorrect answer signal B through the D gate 84, through the MD gate 86t which becomes conductive in synchronization with the key release timing, and through the OR gate 88. This incorrect answer signal B causes the flip-flop 52 to be set via the OR game 50, so that the counter resumes incrementing and the data acquisition circuit also resumes data acquisition.
従って、この場合は、1回目の音当てが0点として2回
目の音当てに移る。Therefore, in this case, the first note guess is set as 0 points and the second note guess is performed.
また、比較回路部が6≦B<32の条件を満足する旨の
出力信号=111を発生した場合には、ANDゲート匍
が6≦B≦諺に対応した出力信号及びインバータ82の
出力信号によって導通する。このとき、比較回路間は押
鍵がM音に対して高音側又は低音側に5鍵以内の範囲に
あるか調べ、その範囲にないならば(B−5)≦ム≦(
B+5)に対応した出力信号が%QIになり、この出力
信号=%Qlはインバータ蛇で信号111に変換される
。そして、インバータ蛇からの出力信号= t I J
FはムMDゲート美を介し、さらに離鍵タイミングに同
期して導通するムNDゲート94を介し、さらにORゲ
ート88を介して不正解信号Bムとして送出される。従
って、この場合も前述の不正解信号発生の場合と同様に
2回目の音当てに移る。Furthermore, when the comparator circuit generates an output signal = 111 indicating that the condition 6≦B<32 is satisfied, the AND gate outputs the output signal corresponding to 6≦B≦ and the output signal of the inverter 82. Conduct. At this time, the comparison circuit checks whether the pressed key is within 5 keys on the high or low side of the M note, and if it is not within that range, (B-5) ≦ M ≦ (
The output signal corresponding to B+5) becomes %QI, and this output signal=%Ql is converted into signal 111 by an inverter. Then, the output signal from the inverter snake = t I J
F is sent as an incorrect answer signal B through the MMD gate, further through the MND gate 94 which becomes conductive in synchronization with the key release timing, and further through the OR gate 88. Therefore, in this case as well, the second sound guess is performed, as in the case of the generation of the incorrect answer signal described above.
ところで、比較回路間が(B−5)≦ム≦CB+5)の
条件を満足する旨の出力信号= % 11を発生した場
合には、ムNDゲート%が6≦B≦支に対応し九出力信
号及びインバータ圏の出力信号によって導通しているの
で、(B−5)<ム≦CB+5)K対応した出力信号=
% l lはムIJDゲート%を介してANDゲー)
98及び100に供給される。By the way, when the comparison circuit generates an output signal = %11 indicating that the condition (B-5)≦Mu≦CB+5) is satisfied, the ND gate % corresponds to 6≦B≦B and 9 outputs. Since it is electrically connected by the signal and the output signal of the inverter area, (B-5)<mu≦CB+5)K corresponding output signal=
% l l is AND game through mu IJD gate %)
98 and 100.
これらのANDゲート・%及び100は離鍵タイミング
に同期したパルスを立下微分回路70から受信するよう
になっており、ANDゲート絽には比較回路間からA)
Bに対応した出力信号が供給され、ANI)ゲー) 1
00には比較回路部からA(Bに対応した出力信号が供
給される。このため、M音の音高よりも押鍵音高が高い
ム〉Bの場合にはANDゲート郭が下降信号CDを発生
し、M音の音高よりも押鍵音高が低いA(Bの場合には
ANDゲ−ト100が上昇信号0■を発生する。These AND gates % and 100 are designed to receive pulses synchronized with the key release timing from the falling differentiation circuit 70, and the AND gates receive pulses A) from between the comparison circuits.
An output signal corresponding to B is supplied, and ANI) game) 1
00 is supplied with an output signal corresponding to A (B) from the comparator circuit section. Therefore, in the case of M>B, where the pitch of the pressed key is higher than the pitch of M note, the AND gate box outputs the falling signal CD. If the pressed key pitch is A (B), which is lower than the pitch of the M note, the AND gate 100 generates a rising signal 0.
上昇信号ay又は下降信号CDのいずれかが発生される
と、これらの信号Ct+及びOn!入力とするORゲー
ト102が出力信号;111を発生し、この出力信号=
=%11は立上微分回路104で微分パルスに変換され
てカラ/り106をリセットさせる。When either the rising signal ay or the falling signal CD is generated, these signals Ct+ and On! The OR gate 102 as an input generates an output signal; 111, and this output signal =
=%11 is converted into a differential pulse by the rising differential circuit 104 and resets the color/return signal 106.
カウンタ106はこのリセットの後、クロック信号φB
に比べて高速のクロック信号φムを6カウントする。カ
ウンタ106の最初のカウントでR−8フリツプフロツ
プ108がセットされるので、この7リツプフロツプ1
08の出力Q=亀IIはゲート回路110を導通させる
一方、インバータ112’i介してゲート回路Iを非導
通にする。このため、カウンタ支にはゲート回路110
及びORゲー)56t−介して高速クロック信号φムが
供給され、これに応じてカウンタ(は高速計数動作をす
る。このときのカウンタ諺の計数モードはORゲート弱
からの下降信号CD又はORゲート柘からの上昇信号C
σに応じてt!Fllllされ、信号CDが発生されて
いればダウンモードであシ、信号OUが発生されていれ
にアップモードである。After this reset, the counter 106 receives the clock signal φB.
The clock signal φm, which is faster than the clock signal φ, is counted by 6. Since the R-8 flip-flop 108 is set at the first count of the counter 106, the R-8 flip-flop 108 is set.
The output Q=Turtle II of 08 makes the gate circuit 110 conductive, while making the gate circuit I non-conductive via the inverter 112'i. Therefore, the gate circuit 110 is installed on the counter support.
A high-speed clock signal φm is supplied through the OR gate) 56t, and the counter performs a high-speed counting operation in response to this.The counting mode of the counter at this time is the falling signal CD from the OR gate weak or the OR gate Rising signal C from Tsuge
t depending on σ! If the signal CD is generated, the mode is down mode, and if the signal OU is generated, the mode is up mode.
カウンタ106がクロック信号φムt−6カウント卑砕
f惰
すると、フリップフロップ108が ツこれに応じて
ゲート回路44及び間が導通し、ゲート回路110が非
導通になる。このため、カウンタ諺は高速クロック信号
φムの代シに低速クロック信号φBをllt数するよう
になシ、その計数モードはゲート回路弱の出力信号に応
じてhIIJ御されるようになる。この結果、カウンタ
!は7リツプフロツフ゛1os i:セットされた後高
速りロック信号φムi5カウントしたことになり、これ
に伴ってM音データMDが高速で5鍵分の音高変化を示
すためM音も関連で5鍵分移動したことになる。そして
、この場合のM音の移動方向は下降信号On又は上昇信
号Onに応じてそれぞれ低音方向又は高音方向であシ、
いずれにしても押鍵位置から遠ざかる方向である。When the counter 106 counts the clock signal φmt-6, the flip-flop 108 becomes conductive in response to this, and the gate circuit 44 becomes conductive, and the gate circuit 110 becomes non-conductive. Therefore, the counter proverbially substitutes the low-speed clock signal φB for the high-speed clock signal φM, and its counting mode is controlled according to the output signal of the gate circuit. As a result, the counter! is 7 lip flops 1osi: After being set, the high-speed lock signal φm i5 has been counted, and along with this, the M note data MD shows a pitch change of 5 keys at high speed, so the M note is also related to 5 keys. This means that the key has been moved. In this case, the moving direction of the M sound is the bass direction or the treble direction depending on the descending signal On or the ascending signal On, respectively.
In any case, the direction is away from the key pressed position.
上記のようにして上昇信号Ou又は下降信号CDが発生
された場合にも得点としてFiO点でちゃ、M音の為速
移動の後、2回目の音当てに移る。Even when the rising signal Ou or the falling signal CD is generated as described above, if the score is FiO point, the player moves quickly due to the M sound and then moves to the second sound guess.
2回目以降の音当てについても上記したと同様の動作が
行なわれ、正解が出るたびに系算器74は5点づつ点数
を加算し、その加算点は得点表示器78に表示される。The same operation as described above is performed for the second and subsequent note guesses, and each time a correct answer is given, the calculator 74 adds up the score by 5 points, and the added points are displayed on the score display 78.
そして、得点が(9)点に達すると、累算器74の出力
をデコードするデコーダ114が出力信号aを発生する
。この出力信号aはORゲート1161i介して可変分
局器スにプリセット信号PR,として供給され且つ累算
器118にロード信号として供給される。このため、累
算器118にはレジスタ120から所定のクロック周波
数増分に対応した分周比修正データがロードされ、この
分周比修正データは可変分局ロスにプリセットされる。When the score reaches (9) points, the decoder 114 that decodes the output of the accumulator 74 generates an output signal a. This output signal a is supplied to the variable divider as a preset signal PR via an OR gate 1161i, and is supplied to an accumulator 118 as a load signal. Therefore, the accumulator 118 is loaded with frequency division ratio correction data corresponding to a predetermined clock frequency increment from the register 120, and this frequency division ratio correction data is preset to the variable division loss.
従って、可変分周ロスからのクロック信号φ1はこれま
でよシ若干上昇し、これによって次の回の音当ては若干
難しくなる。Therefore, the clock signal φ1 from the variable frequency division loss rises slightly more than before, making it slightly more difficult to guess the next time's note.
加点の場合について上述したようなりロック周波数上昇
動作は画点の場合及び70点の場合にも同様にして行な
われる。すなわち、印点の場合には、デコーダ114が
出力信号bi発生し、この信号すは可変分周蕎スにはプ
リセット信号PR3として、累算器118にはロード信
号としてそれぞれ供給される。この友め、累算器118
から可変分周ロスにll1m回の分周比修正データを2
倍したものに対応するデータがプリセットされ、クロッ
ク信号φ塾は前回の上昇分と同じ分だけ上昇する。ま九
、70点の場合には、デコーダ114が出力信号Ct−
発生し、この信号ald可変分局器24KFiプリセッ
ト信号PR,として、累算器118にはロード信号とし
てそれぞれ供給される。このため、累算器118から可
変分周器スには美点の場合の分周比修正データを3倍し
たものに対応するデータがプリセットされ、クロック信
号φBは(資)点の場合の上昇分と同じ分だけ上昇する
。つまり、得点が9点、(資)点、70点と上るにした
がってクロック信号φBの周波数が少しづつ高くなり、
これに伴って音嶋ても少しつつ難しくなる。As described above for the case of additional points, the lock frequency raising operation is performed in the same way for the case of picture points and for the case of 70 points. That is, in the case of a marked point, the decoder 114 generates an output signal bi, which is supplied to the variable frequency divider as a preset signal PR3 and to the accumulator 118 as a load signal. This friend, accumulator 118
ll1m times of frequency division ratio correction data from 2 to variable frequency division loss
Data corresponding to the multiplied value is preset, and the clock signal φJuku rises by the same amount as the previous rise. In the case of 70 points, the decoder 114 outputs the output signal Ct-
The signals ald, variable division divider 24KFi, and preset signal PR are respectively supplied to the accumulator 118 as a load signal. Therefore, the accumulator 118 presets the variable frequency divider with data corresponding to three times the division ratio correction data in the case of a good point, and the clock signal φB increases in the case of a (material) point. It increases by the same amount as the minute. In other words, as the score increases from 9 points to 70 points, the frequency of the clock signal φB increases little by little.
Along with this, it becomes a little difficult for Otojima as well.
得点が100点に達すると、デコーダ114か出力信号
dを発生する。この出力信号ddインバータ122を介
してムMDゲート79に供給され、スタート信号8〒′
の発生を禁止する一方、ORゲート124を介してゲー
ムオーバー音データ発生回路126に供給される。ゲー
ムオーバー音テータ発生回路126はORゲート124
からの信号dに応じてゲームオーバー音データを楽音形
成回路16に供給するので、スピーカ18からはゲーム
オーバー音が実画される。また、ORゲート124から
の信号dはゲームオーバー信号GOとしてORゲート6
に供給され、このときのORゲート鋪の出力信号はフリ
ップフロップ52をリセットさせる。このため、カウン
タ32は歩進を停止し、データ取込回路60社データ取
込みを禁止される。When the score reaches 100 points, the decoder 114 generates an output signal d. This output signal is supplied to the MMD gate 79 via the dd inverter 122, and the start signal 8〒'
While inhibiting the generation of , the signal is supplied to the game over sound data generation circuit 126 via the OR gate 124 . The game over sound data generation circuit 126 is an OR gate 124
Since the game over sound data is supplied to the musical sound forming circuit 16 in accordance with the signal d from the speaker 18, the game over sound is actually produced from the speaker 18. Further, the signal d from the OR gate 124 is sent to the OR gate 6 as a game over signal GO.
The output signal of the OR gate at this time resets the flip-flop 52. Therefore, the counter 32 stops incrementing, and the data acquisition circuit 60 is prohibited from acquiring data.
また、ORゲート124からの傷°号dは遅延回路12
81介してムBIDゲー) 130に供給される。R−
87リツプフロツプ132 Fi、得点が(資)点以上
になったときデコーダ114から発生される出力信号8
によってセットされており、ムNDゲート130はフリ
ップフロップ132の出力Q=’l#によシ導通してい
る。このため、遅延回路128からの出力信号はムND
ゲート130を介してファン7アーレデータ発生回路1
34に供給され、これに応じて回路134は楽音形成回
路16にファンフ、アーレデータを供給する。従って、
スピーカ18からは7アンフアーし音が発生され、10
0点が得られたことを報知する。々お、遅延回路128
の出力信号は遅延回路136を介してフリップフロップ
132をリセットさせる。この結果、1ゲームが終了し
たことになり、次のゲームを始めるためにはスタートス
イッチSW・をオンすれはよい。Further, the signal d from the OR gate 124 is transmitted to the delay circuit 12.
81 (MuBID game) 130. R-
87 lip-flop 132 Fi, output signal 8 generated from the decoder 114 when the score is equal to or higher than the capital point.
, and the ND gate 130 is conductive due to the output Q='l# of the flip-flop 132. Therefore, the output signal from the delay circuit 128 is
Fan 7 areal data generation circuit 1 via gate 130
34, and in response, the circuit 134 supplies fanf and are data to the tone forming circuit 16. Therefore,
The speaker 18 generates a 7 amp sound, and a 10 amp sound is generated.
Notify that 0 points have been obtained. Oh, delay circuit 128
The output signal causes flip-flop 132 to be reset via delay circuit 136. As a result, one game has ended, and in order to start the next game, it is sufficient to turn on the start switch SW.
上記したのは、所定のゲーム時間内に100点を得点し
た場合の動作であるが、所定のゲーム時間内に100点
を得点できなかった場合には、タイマー回路ηが所定の
ゲーム時間に達した時点でタイムオーバー信号Toを発
生する。このタイムオーバー信号TOはORゲート12
4を介してゲームオーバー信号GOとして送出されるの
で、先にデコーダ114の出力信号dに関して述べたと
同様の動作が行なわれる。ただし、この場合には、得点
が100点に達していないので、得点が(資)点以上な
らばファンファーレ音を発生し、(資)点未満ならば失
格音を発生するようになっている。The above is the operation when 100 points are scored within the predetermined game time, but if 100 points are not scored within the predetermined game time, the timer circuit η reaches the predetermined game time. At that point, a time-over signal To is generated. This time-over signal TO is sent to the OR gate 12.
4 as the game over signal GO, the same operation as described above regarding the output signal d of the decoder 114 is performed. However, in this case, since the score has not reached 100 points, a fanfare sound is generated if the score is at least 100 points, and a disqualification sound is generated if the score is less than 100 points.
すなわち、得点が(資)点以上であると、デコーダ11
4が出力信号ef発生してフリップフロップ132をセ
ットさせるので、ANDゲート130が導通する。そし
て、所定のゲーム時間に達すると、タイムオーバー信号
′rOがORゲー) 124 、遅延回路128及びム
NDゲート13oを介してファンファーレデータ発生回
路134に供給されるので、スピーカ18からはファン
ファーレ音が実用される。That is, if the score is more than (capital) points, the decoder 11
4 generates an output signal ef, causing flip-flop 132 to be set, so that AND gate 130 becomes conductive. When a predetermined game time is reached, the time-over signal 'rO is supplied to the fanfare data generation circuit 134 via the OR game) 124, the delay circuit 128, and the ND gate 13o, so that the fanfare sound is emitted from the speaker 18. be done.
また、得点が(資)点未満であると、デコーダ114の
出力信号eが%Qjであるので、7リツブフロツプの出
力可=111によりANDゲート138か導通する。そ
して、所定のゲーム時間に達すると、タイムオーバー信
号TOがORゲート124、遅延回路128及びAND
ゲート138を介して失格音データ発生回路140に供
給され、これに応じて回路140は楽音形成回路16に
失格廿テータを供給する・従って、スピーカ18からは
失格音が奏出される。If the score is less than (capital) points, the output signal e of the decoder 114 is %Qj, so the AND gate 138 becomes conductive due to the output enable=111 of the 7 rive flop. Then, when a predetermined game time is reached, the time-over signal TO is sent to the OR gate 124, the delay circuit 128, and the AND
The disqualified tone data is supplied to the disqualified tone data generation circuit 140 via the gate 138, and in response, the circuit 140 supplies the disqualified tone data to the musical tone forming circuit 16.Therefore, the speaker 18 produces a disqualified tone.
なお、上記実施例ではM音データMDの出発地音高及び
変化方向はランダムに決定されるようにしたが、これは
ゲームスタートに先立って鍵盤で適宜設定できるように
してもよい。In the above embodiment, the starting pitch and the direction of change of the M sound data MD are determined at random, but these may be set as appropriate using the keyboard prior to the start of the game.
以上のLうに、この発明によれは、移動音を押鍵で当て
るゲームを楽しむことができ、これによシ自然に音感を
養い且つ鍵盤楽器に親しむことができる。従って、この
発明による電子楽器は、初心者叫の音楽教育上極めて有
益なものでおる。As described above, according to the present invention, players can enjoy the game of hitting moving sounds by pressing keys, thereby naturally developing their sense of pitch and becoming familiar with keyboard instruments. Therefore, the electronic musical instrument according to the present invention is extremely useful for music education for beginners.
第1図祉、この発明の一実施例による電子楽器の回路−
1
第2図は、第1図の回路の動作を説明するためのフロー
チャートである。
10・・・鍵盤回路、16−・・楽音形成回路、18・
・・スピーカ、加・・・ゲーム回路、必・・・可変分周
器、諺・・・プログラマブル・アップ・ダウン・カウン
タ、詞・・・ランダム音高データ発生器、菊・・・レジ
スタ、42.58・・・比較回路、犯・・・スタート・
ストップ制動用R−87リツプフロツプ、n・・・正解
音データ発生回路、花−・得点表示器、106−・・カ
ウンタ。
出願人 日本条器製造株式会社
代理人 弁理士 伊 沢 敏 昭Figure 1: Circuit of an electronic musical instrument according to an embodiment of the present invention.
1 FIG. 2 is a flowchart for explaining the operation of the circuit shown in FIG. 1. 10... Keyboard circuit, 16-... Musical tone forming circuit, 18.
...Speaker, addition...game circuit, necessary...variable frequency divider, proverb...programmable up/down counter, word...random pitch data generator, chrysanthemum...register, 42 .58... Comparison circuit, crime... start...
R-87 lip flop for stop braking, n...Correct sound data generation circuit, flower--score display, 106--counter. Applicant Nippon Joki Manufacturing Co., Ltd. Agent Patent Attorney Toshiaki Izawa
Claims (1)
する音高データを発生するデータ発生回4路と、仁の′
データ発生回路からの音高データに対応した楽音を発生
する楽音発生手段と、前記鍵盤で押鍵がなされたとき前
記音高データの変化を停止させる停止制御回路と、この
停止制御回路によって前記音高データの変化が停止され
たとき、前記データ発生回路からの音高データ及び前記
鍵盤からの押鍵データを比較し、両者が一致していると
一致出力を発生する比llR1!2回路と、この比較回
路からの一致出力に応じて正押鍵である旨を報知する手
段とをそなえたことを特徴とする電子楽器。 1 鍵盤と、この鍵盤の長手方向に沿って順次に変化す
る音高データを発生するデータ発生回路と、このデータ
発生回路からの音高データに対応し九集音を発生する楽
音発生手段と、前記鍵盤で押鍵がなされたとき前記音高
データの変化を停止させる停止制御回路と、この停止制
御回路によって前記音高データの変化が停止されたとき
、前記データ発生回路からの音高データ及び前記鍵盤か
らの押鍵データを比較し、両者が一致していると一致出
力を発生する一方、両者が一定鍵数の範囲内で不一致で
あるといずれが大きいか示す比較出力を発生する比較回
路と、仁の比較回路からの一致出力に応じて正押鍵であ
る旨を報知する手段と、前記比較回路からの比較出力に
応じて前記音高データを前記押鍵データとの差が増大す
る方向に高速変化させてから元の速度での変化を再開さ
せる手段をそなえたことを特徴とする電子楽器。 3、鍵盤と、この鍵盤の長手方向に沿って順次に変化す
る音高データを発生するデータ発生回路と、このデータ
発生回路からの音高データに対応した楽音を発生する楽
音発生手段と、前記鍵盤で押鍵がなされたとき前記音高
データの変化を停止させる停止制御回路と、この停止制
御回路によって前記音高データの変化が停止されたとき
、前記データ発生回路からの音高データ及び前記鍵盤か
らの押鍵テークを比較し、両者が一致していると一致出
力を発生する比較回路と、この比較回路からの一致出力
に応じて正押鍵である旨を報知する手段と、前記比較回
路から前記一致出力が一定回数発生されると前記音高デ
ータの変化速度を速くする速度制御N路とをそなえたこ
とを特徴とする電子楽器。[Claims] 1. A #l keyboard, four data generation circuits that generate pitch data that sequentially changes along the longitudinal direction of the keyboard, and a
a musical tone generating means for generating a musical tone corresponding to pitch data from a data generating circuit; a stop control circuit for stopping a change in the pitch data when a key is pressed on the keyboard; a R1R1!2 circuit that compares the pitch data from the data generation circuit and the key press data from the keyboard when the change in the high data is stopped, and generates a matching output when the two match; An electronic musical instrument characterized by comprising means for notifying that a key has been pressed correctly in response to a coincidence output from the comparison circuit. 1. A keyboard, a data generation circuit that generates pitch data that sequentially changes along the longitudinal direction of the keyboard, and musical tone generation means that generates nine collected tones in response to the pitch data from the data generation circuit; a stop control circuit that stops the change in the pitch data when a key is pressed on the keyboard; and when the change in the pitch data is stopped by the stop control circuit, the pitch data and the pitch data from the data generation circuit are stopped; A comparison circuit that compares key press data from the keyboard and generates a matching output when the two match, and generates a comparison output indicating which one is larger when the two do not match within a certain number of keys. and a means for notifying that the key has been pressed correctly in response to a matching output from the comparison circuit, and a difference between the pitch data and the key depression data increases in response to the comparison output from the comparison circuit. An electronic musical instrument characterized by having a means for making a high-speed change in direction and then restarting the change at the original speed. 3. a keyboard, a data generation circuit that generates pitch data that sequentially changes along the longitudinal direction of the keyboard, musical tone generation means that generates a musical tone corresponding to the pitch data from the data generation circuit; a stop control circuit that stops the change in the pitch data when a key is pressed on the keyboard; and when the stop control circuit stops the change in the pitch data, the pitch data from the data generation circuit and the a comparison circuit that compares key depressions from the keyboard and generates a matching output when the two match; a means for notifying that a key has been pressed correctly in response to the matching output from the comparison circuit; An electronic musical instrument comprising: a speed control N path for increasing the rate of change of the pitch data when the coincidence output is generated from a circuit a certain number of times.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56116856A JPS5817480A (en) | 1981-07-24 | 1981-07-24 | Electronic musical instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56116856A JPS5817480A (en) | 1981-07-24 | 1981-07-24 | Electronic musical instrument |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5817480A true JPS5817480A (en) | 1983-02-01 |
| JPH0149509B2 JPH0149509B2 (en) | 1989-10-25 |
Family
ID=14697315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56116856A Granted JPS5817480A (en) | 1981-07-24 | 1981-07-24 | Electronic musical instrument |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5817480A (en) |
-
1981
- 1981-07-24 JP JP56116856A patent/JPS5817480A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0149509B2 (en) | 1989-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6821203B2 (en) | Musical video game system, and computer readable medium having recorded thereon processing program for controlling the game system | |
| JP2004188160A (en) | Game machine and simulation game program | |
| JPH0452960B2 (en) | ||
| US3629481A (en) | Automatic chord and rhythm electronic organs | |
| JPH11216221A (en) | Slot machine | |
| JPS5817480A (en) | Electronic musical instrument | |
| US4453439A (en) | Electronic musical instrument with game function | |
| JP2004195184A (en) | Game machine and simulation game program | |
| GB1583626A (en) | Electronic musical instrument | |
| JPS6326837Y2 (en) | ||
| KR101642397B1 (en) | Accompaniment system and method for providing singing room service using the same | |
| US4024786A (en) | Electronic musical instrument using integrated circuit components | |
| JPS6260113B2 (en) | ||
| KR960003942Y1 (en) | Challenge function apparatus of karaoke | |
| JP3260641B2 (en) | Karaoke equipment | |
| SU1353450A1 (en) | Game control device | |
| JPH0149950B2 (en) | ||
| JP3270345B2 (en) | Karaoke equipment | |
| Loydell | Because He Was Him | |
| RU1810228C (en) | Electronic game control device | |
| JP2003126378A (en) | Acoustic apparatus for game machine | |
| SU791384A1 (en) | Game device | |
| JPS58165878A (en) | Music game apparatus | |
| JP3715636B2 (en) | Game machine and game program | |
| SUMMERLY | Unfinished Music |