JPS58175886A - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPS58175886A JPS58175886A JP5918182A JP5918182A JPS58175886A JP S58175886 A JPS58175886 A JP S58175886A JP 5918182 A JP5918182 A JP 5918182A JP 5918182 A JP5918182 A JP 5918182A JP S58175886 A JPS58175886 A JP S58175886A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- inp
- etching
- ingaasp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明に、電流ブロック層を有する（１００）面１ｎ
？基板の（： ０１１ ）方向にストライプ溝を形成し
、その基板上にＷＬ１導電型のＩｎＰクラット層、Ｉｎ
ＧａＡＩＦ活性層、第２導亀汲の１ｎＦクラッド層、萬
２導電浚の１ｎＧａＡｍＰコンタクト層を順次エピタキ
シャル成長させて溝中に三日月状の活性層ｔ−埋め込ん
だ構造の半導体レーザに関するものでるる。
？基板の（： ０１１ ）方向にストライプ溝を形成し
、その基板上にＷＬ１導電型のＩｎＰクラット層、Ｉｎ
ＧａＡＩＦ活性層、第２導亀汲の１ｎＦクラッド層、萬
２導電浚の１ｎＧａＡｍＰコンタクト層を順次エピタキ
シャル成長させて溝中に三日月状の活性層ｔ−埋め込ん
だ構造の半導体レーザに関するものでるる。
従来この種の半導体レーザの製造方法として、第１図−
）またに第２図−）に示す断面形状の溝を有する基板を
用いて、藁１回軸）または纂２図（ｂ）の構造の半導体
レーザを製造する方法がめった。
）またに第２図−）に示す断面形状の溝を有する基板を
用いて、藁１回軸）または纂２図（ｂ）の構造の半導体
レーザを製造する方法がめった。
第１回軸）に示す半導体レーザを製造するに框、まず、
ｎ−１１Ｐ基板（１）の上に順次エピタキシャル成長さ
せたＩｎＧａＡｓＰ層（２）、ｌｎＰ層（３）、および
ＩｎＧａＡｓＰ層（４）を形成する０なお、ＩｎＰノ＠
１Ｂ１ ｉ半導体レーザ會作製した場合に電流が活性
層以外に漏れるの會防ぐ働きをする電流ブロック層であ
り、その厚さ框２〜３μｍ程度でろ６０次に、ＩｎＧａ
ＡｓＰ層＋４１１にエツチングマスク（マスク幅として
！、５〜２μｍ）として濃塩酸で（０１１）、面１ｎＰ
層１３１ ’ｋ Ｉ：０１１ ）方向にストライプ溝の
エツチングを行なう。このとき、ｌｎＰ層（３）におい
てに、深場方向が幅方向に比べて非常に速くエツチング
され、しか％、１１ＧａＡ１Ｐ層１２１が存在す層比２
１第１図（荀に示すように断面形状が鳩尾状の溝１Ｂ＋
が形成されるものでおる。この場合にＩれＧｌＡ、ｉ’
層１４１が塩酸系のエツチング液に浸されにくいことか
らサイドエツチングがほとんどなく２μｍ程度の狭い幅
の溝が形成できるものである。その後、この鳩尾状のＮ
ｔｆｉｌ有する基板を用いてｎ−ＩｎＰクラッド層ｔｉ
ｌｌ、ｌＩＧｍＡｓＦ活性層（７）、ｐ −１ｎＰクラ
ッド層（８）、ｐ −１０００ｍＡｓＦコンタクト層（
９）ｔ−順次エピタキシャル成長させることにより第１
図（ｂ）に示す三日月状の活性層（７）が基板の溝（６
）中にＭＪｏ込まれた構造の半導体レーザが作製できる
。なおｗＥ１図（ｂ）においてに、基板に溝＋６１ ｔ
−形成するときに存在していた１ｎＧａＡ膳Ｐ層１２＋
およびＩｎＧａＡｓＰ ／＠１４１の一部が次に行なう
結晶成長においてメルトバックされて消失した場合につ
いて示しである。しかるにこの様に構成された半導体レ
ーザにおいてに、鳩尾状の溝（６）の側面ｕ０１ ［結
晶の面指数で示される面になっていない几め、（０１１
）方向に沿って溝＋ｆｉｔの１Ｉｔｈｌｔ−観察すると
凹凸が存在し、この凹凸が存在する溝（６）ヲ有する基
板を用いて結晶成長を行なって作製するため三日月状の
活性層（７）の端の部分が（０１１）方向で凹凸の分布
をもつようになり７％ （０１１）方向で活性層（７）
の幅に分布が生じ滑らかな遠視野像矛ｉ得られにくい欠
点がめった。
ｎ−１１Ｐ基板（１）の上に順次エピタキシャル成長さ
せたＩｎＧａＡｓＰ層（２）、ｌｎＰ層（３）、および
ＩｎＧａＡｓＰ層（４）を形成する０なお、ＩｎＰノ＠
１Ｂ１ ｉ半導体レーザ會作製した場合に電流が活性
層以外に漏れるの會防ぐ働きをする電流ブロック層であ
り、その厚さ框２〜３μｍ程度でろ６０次に、ＩｎＧａ
ＡｓＰ層＋４１１にエツチングマスク（マスク幅として
！、５〜２μｍ）として濃塩酸で（０１１）、面１ｎＰ
層１３１ ’ｋ Ｉ：０１１ ）方向にストライプ溝の
エツチングを行なう。このとき、ｌｎＰ層（３）におい
てに、深場方向が幅方向に比べて非常に速くエツチング
され、しか％、１１ＧａＡ１Ｐ層１２１が存在す層比２
１第１図（荀に示すように断面形状が鳩尾状の溝１Ｂ＋
が形成されるものでおる。この場合にＩれＧｌＡ、ｉ’
層１４１が塩酸系のエツチング液に浸されにくいことか
らサイドエツチングがほとんどなく２μｍ程度の狭い幅
の溝が形成できるものである。その後、この鳩尾状のＮ
ｔｆｉｌ有する基板を用いてｎ−ＩｎＰクラッド層ｔｉ
ｌｌ、ｌＩＧｍＡｓＦ活性層（７）、ｐ −１ｎＰクラ
ッド層（８）、ｐ −１０００ｍＡｓＦコンタクト層（
９）ｔ−順次エピタキシャル成長させることにより第１
図（ｂ）に示す三日月状の活性層（７）が基板の溝（６
）中にＭＪｏ込まれた構造の半導体レーザが作製できる
。なおｗＥ１図（ｂ）においてに、基板に溝＋６１ ｔ
−形成するときに存在していた１ｎＧａＡ膳Ｐ層１２＋
およびＩｎＧａＡｓＰ ／＠１４１の一部が次に行なう
結晶成長においてメルトバックされて消失した場合につ
いて示しである。しかるにこの様に構成された半導体レ
ーザにおいてに、鳩尾状の溝（６）の側面ｕ０１ ［結
晶の面指数で示される面になっていない几め、（０１１
）方向に沿って溝＋ｆｉｔの１Ｉｔｈｌｔ−観察すると
凹凸が存在し、この凹凸が存在する溝（６）ヲ有する基
板を用いて結晶成長を行なって作製するため三日月状の
活性層（７）の端の部分が（０１１）方向で凹凸の分布
をもつようになり７％ （０１１）方向で活性層（７）
の幅に分布が生じ滑らかな遠視野像矛ｉ得られにくい欠
点がめった。
また、第２１１（ｂ）に示す半導体レーザを製造するに
框、まずｆｉ−１ｎＰ基板（１）の上に電流ブロック層
の１１１＠をさせるｐ −１ｎＰ層０υを形成したウェ
ハをＭ化シリコン（Ｓ ｉｏｚ ）膜のマスクを用いて
塩酸系エツチング液（３Ｈｃｌ ： Ｈ３ｐ０４）によ
り、マスクである酸化シリコン膜がアンダーカットを生
ずるようにエツチングしてＶ形のｆ［［−作製し、次に
、このｖ形の溝０を有する基板？用いてｎ −１ｎＰク
ラッド層（６）、ＩｎＧａＡＭＰ活性層（７）、ｐ −
１ｎＰクラッド層（８八ｐ −ＩｎＧａＡｓＰコンタク
ト層（９）を順次エピタキシャル成長して三日月状の活
性層（７）を基板の溝０４中に埋め込んで作製するもの
である。
框、まずｆｉ−１ｎＰ基板（１）の上に電流ブロック層
の１１１＠をさせるｐ −１ｎＰ層０υを形成したウェ
ハをＭ化シリコン（Ｓ ｉｏｚ ）膜のマスクを用いて
塩酸系エツチング液（３Ｈｃｌ ： Ｈ３ｐ０４）によ
り、マスクである酸化シリコン膜がアンダーカットを生
ずるようにエツチングしてＶ形のｆ［［−作製し、次に
、このｖ形の溝０を有する基板？用いてｎ −１ｎＰク
ラッド層（６）、ＩｎＧａＡＭＰ活性層（７）、ｐ −
１ｎＰクラッド層（８八ｐ −ＩｎＧａＡｓＰコンタク
ト層（９）を順次エピタキシャル成長して三日月状の活
性層（７）を基板の溝０４中に埋め込んで作製するもの
である。
しかるに、この様に構成された半導体レーザにおいてに
、■形の溝＠のＩＩＩ ｌ１ｋｌに結晶の（１１１）８
面が露出して滑らかな面が得られるが、Ｖ形の＃１ａ２
にエツチングマスクとして用いる酸化シリコン膜のサイ
ドエッチが強いために形成されｊｂもので、＃Ｑ３の幅
を狭くすることが困翔であり、そのため三日月状の活性
層（７）の輻を狭くすることが−しく、横基本姿態発振
させるための活性ノー厚の条件が厳しくなる欠点がめっ
たｏｆなわち、活性層（７）の幅と厚芒の関係から高次
モードが発振する条件が決まり、活性層厚Ｔｈ０．１〜
０．１５μｍ ｉｉ ｆに成長する場合には、安定に基
本横姿態発振をさせるために活性層の幅を２μｍ程度に
抑えなければならない−ためである。
、■形の溝＠のＩＩＩ ｌ１ｋｌに結晶の（１１１）８
面が露出して滑らかな面が得られるが、Ｖ形の＃１ａ２
にエツチングマスクとして用いる酸化シリコン膜のサイ
ドエッチが強いために形成されｊｂもので、＃Ｑ３の幅
を狭くすることが困翔であり、そのため三日月状の活性
層（７）の輻を狭くすることが−しく、横基本姿態発振
させるための活性ノー厚の条件が厳しくなる欠点がめっ
たｏｆなわち、活性層（７）の幅と厚芒の関係から高次
モードが発振する条件が決まり、活性層厚Ｔｈ０．１〜
０．１５μｍ ｉｉ ｆに成長する場合には、安定に基
本横姿態発振をさせるために活性層の幅を２μｍ程度に
抑えなければならない−ためである。
この発明に、上記のような従来のものの欠点ケ除去する
ためになされたもので、下部に滑らかな結晶面である電
流ブロック層の（１１１）８面が露出された１ｏｔ−有
し且つ上部に幅が狭く制限てれた構造の＊１−電流′ブ
ロック層に形成し、この溝内に三日月状の活性層を設け
ることにより、遠視野像が滑らかで且つ横基本姿態発振
の条件に余裕をもたせることができる半導体レーザを提
供することを目的とするものでろる０ 以下にこの発明の一実施例を興３図および第４図に基づ
いて脱明すると、第１図（ｂ）に示された先のと同一符
号に同−又に相当部分を示し、図においてａ３に電流ブ
ロック層となるＩｎＰ層（３）の（０１１）方向に形成
され、下部が（１１１）Ｂｔｈの側面α（α４を有し、
かつ上部に１ｌｌｉｉｌ狭く制限されたストライプ溝で
、溝内に〔１１１）ＢＩＩＩＩが出ている範囲と溝幅が
制限されている範囲の境界付近に端の部分が接する断面
三日月状のＩｎＧ、Ａ、Ｐ活性層（７）が形成されてい
るものである。
ためになされたもので、下部に滑らかな結晶面である電
流ブロック層の（１１１）８面が露出された１ｏｔ−有
し且つ上部に幅が狭く制限てれた構造の＊１−電流′ブ
ロック層に形成し、この溝内に三日月状の活性層を設け
ることにより、遠視野像が滑らかで且つ横基本姿態発振
の条件に余裕をもたせることができる半導体レーザを提
供することを目的とするものでろる０ 以下にこの発明の一実施例を興３図および第４図に基づ
いて脱明すると、第１図（ｂ）に示された先のと同一符
号に同−又に相当部分を示し、図においてａ３に電流ブ
ロック層となるＩｎＰ層（３）の（０１１）方向に形成
され、下部が（１１１）Ｂｔｈの側面α（α４を有し、
かつ上部に１ｌｌｉｉｌ狭く制限されたストライプ溝で
、溝内に〔１１１）ＢＩＩＩＩが出ている範囲と溝幅が
制限されている範囲の境界付近に端の部分が接する断面
三日月状のＩｎＧ、Ａ、Ｐ活性層（７）が形成されてい
るものである。
次にｇｓａに示される半導体レーザの製造方法について
述べると、まず、第１図（ｂ）に示されたものと同様に
ｎ −Ｉｎ？基板（１）の上にＩｎＧａＡｓＰ層（２ｊ
１電流ブロック層となるＩｎＰ層（３）、およびＩｎＧ
ａＡｓＰ層（４）全順次エピタキシャル成長させた後、
Ｉ ｎＧａＡ ｍ Ｐ層１４１ｋｆｆスク（マスク幅と
して１．５〜２μｍ）として濃塩酸で（０１１） ｒｋ
ｔ Ｉｎｉ’ ｆｆ１Ｊ ｔ’エツチングしてＩｎＰ層
１３１の（０１１）方向に第４図に示す１ＩＦＩｔｈＩ
形状、つまり、下部に滑らかなｔａｐ層（３）の〔１１
１）ＢｉｌｉＩが繕出されたｔｈＩｒ有し、かつ上部に
幅が狭く制限され定形状のストライプ溝Ｑ３を形成する
。このｇｓａに、下部に清らかなＩｎＰ層（３）の（１
１１）８面が露出しており、且つエッチングマスクトシ
てＩｎＧａＡ１２層（４）ヲ用いていることからサイド
エッチがほとんどなぐ溝幅を狭くすることができる０な
お、溝（２）を形成するエツチングに際し、エツチング
時間が長くなると、溝の形状に、下部に露出しているＩ
ｎＰ層（３）の（１ｘｌ）Ｂ面もエツチングされて第１
図（ａ）に示した形状に近づくため、下部にＩｎＰ層（
３）の〔ｌ１１〕Ｂ面ｔ−ｉし、下端がＩｎＧａＡｓＰ
層（２１に到達した時にエツチングが終了するようにエ
ツチング時間を設定しているものであるＯ この様にして第４図に示すような溝Ｑ３′ｔ−有する基
板を形成した後、ｎ −１ｎＰクラッド層（６）、Ｉｎ
ＧａＡｓＰ活性層（７）、ｐ −１ｎＰクラッド層（８
）、およびｐ−ＩｎＧａＡｓＰコンタクト層（９）全順
次エピタキシャル成長させ、溝（至）内に１ｎＰ層Ｆ３
１の（１１１〕Ｂ ｌが疼出甥れている範囲と溝幅が制
限されている範囲の境界付近に端の部分が接する三日月
状の活性層（７）をもつ第３図に示した構造の半導体レ
ーザ≠！作製できるものでろる０ この様にして作製される半導体レーザにおいては、漏れ
電ａｔ−少なくするために活性層（７）？電流ブロック
ｔ＠ｔｓ＋ ＜多層構造になっている場合）のめる範囲
内に成長させる必要があり、この活性層（７）の位置に
、活性層の前に成長するｎ−Ｉｎ？クラッド層（６）の
成長層厚によって決定され、とのｎ −１ｎＰクラッド
層（６）の層厚を制御する必要があるものであるが、ｎ
−１ｎＰクラッド層（６）の成長速度（ここでに成長層
厚の時間に対する増加の速さを意味する）に、面積など
の関係から、溝（至）の下部を形成するｌｎＰ層（３）
の（１１１〕Ｂ面が霧出される範囲（第４図に示す破線
人よりも下側の範囲）と溝（至）の上部を形成する溝幅
が制限されている範囲（第４図に示す破＠ＩＡよりも上
側の範囲）で異なり、後者における成長速度が前者にお
ける成長速度に比べて遅いため、活性層（７）の位置を
前者と後者の境界（至）付近に容易に制御できるもので
ろｖ、且つ滑らかな結晶１ｎ（１ｎＰ層（３）の（１１
１）Ｂ＄）が出てい、６位置に幅の狭い活性層（７）を
作製することができるものである。
述べると、まず、第１図（ｂ）に示されたものと同様に
ｎ −Ｉｎ？基板（１）の上にＩｎＧａＡｓＰ層（２ｊ
１電流ブロック層となるＩｎＰ層（３）、およびＩｎＧ
ａＡｓＰ層（４）全順次エピタキシャル成長させた後、
Ｉ ｎＧａＡ ｍ Ｐ層１４１ｋｆｆスク（マスク幅と
して１．５〜２μｍ）として濃塩酸で（０１１） ｒｋ
ｔ Ｉｎｉ’ ｆｆ１Ｊ ｔ’エツチングしてＩｎＰ層
１３１の（０１１）方向に第４図に示す１ＩＦＩｔｈＩ
形状、つまり、下部に滑らかなｔａｐ層（３）の〔１１
１）ＢｉｌｉＩが繕出されたｔｈＩｒ有し、かつ上部に
幅が狭く制限され定形状のストライプ溝Ｑ３を形成する
。このｇｓａに、下部に清らかなＩｎＰ層（３）の（１
１１）８面が露出しており、且つエッチングマスクトシ
てＩｎＧａＡ１２層（４）ヲ用いていることからサイド
エッチがほとんどなぐ溝幅を狭くすることができる０な
お、溝（２）を形成するエツチングに際し、エツチング
時間が長くなると、溝の形状に、下部に露出しているＩ
ｎＰ層（３）の（１ｘｌ）Ｂ面もエツチングされて第１
図（ａ）に示した形状に近づくため、下部にＩｎＰ層（
３）の〔ｌ１１〕Ｂ面ｔ−ｉし、下端がＩｎＧａＡｓＰ
層（２１に到達した時にエツチングが終了するようにエ
ツチング時間を設定しているものであるＯ この様にして第４図に示すような溝Ｑ３′ｔ−有する基
板を形成した後、ｎ −１ｎＰクラッド層（６）、Ｉｎ
ＧａＡｓＰ活性層（７）、ｐ −１ｎＰクラッド層（８
）、およびｐ−ＩｎＧａＡｓＰコンタクト層（９）全順
次エピタキシャル成長させ、溝（至）内に１ｎＰ層Ｆ３
１の（１１１〕Ｂ ｌが疼出甥れている範囲と溝幅が制
限されている範囲の境界付近に端の部分が接する三日月
状の活性層（７）をもつ第３図に示した構造の半導体レ
ーザ≠！作製できるものでろる０ この様にして作製される半導体レーザにおいては、漏れ
電ａｔ−少なくするために活性層（７）？電流ブロック
ｔ＠ｔｓ＋ ＜多層構造になっている場合）のめる範囲
内に成長させる必要があり、この活性層（７）の位置に
、活性層の前に成長するｎ−Ｉｎ？クラッド層（６）の
成長層厚によって決定され、とのｎ −１ｎＰクラッド
層（６）の層厚を制御する必要があるものであるが、ｎ
−１ｎＰクラッド層（６）の成長速度（ここでに成長層
厚の時間に対する増加の速さを意味する）に、面積など
の関係から、溝（至）の下部を形成するｌｎＰ層（３）
の（１１１〕Ｂ面が霧出される範囲（第４図に示す破線
人よりも下側の範囲）と溝（至）の上部を形成する溝幅
が制限されている範囲（第４図に示す破＠ＩＡよりも上
側の範囲）で異なり、後者における成長速度が前者にお
ける成長速度に比べて遅いため、活性層（７）の位置を
前者と後者の境界（至）付近に容易に制御できるもので
ろｖ、且つ滑らかな結晶１ｎ（１ｎＰ層（３）の（１１
１）Ｂ＄）が出てい、６位置に幅の狭い活性層（７）を
作製することができるものである。
したがって、この半導体レーザにあってｉｃ、ＩｎＰ層
（３）の（１１１）Ｂｆｉという滑らかな結晶面が出て
いる所に、（０１１）方向に端の部分の凹凸の分布が少
ないあるいにほとんどない活性層（７）が成長されたも
のであり、しかも活性層の幅が狭く形成されているので
、滑らかな遠視野像會有し、しかも安定な横基本姿態発
振を有するものでらり、作製に際しても余裕のめる条件
のもとに作製することができるものである。
（３）の（１１１）Ｂｆｉという滑らかな結晶面が出て
いる所に、（０１１）方向に端の部分の凹凸の分布が少
ないあるいにほとんどない活性層（７）が成長されたも
のであり、しかも活性層の幅が狭く形成されているので
、滑らかな遠視野像會有し、しかも安定な横基本姿態発
振を有するものでらり、作製に際しても余裕のめる条件
のもとに作製することができるものである。
なお、上記の実施例では＃ｌａ３の下端に１ｎＧａＡｓ
Ｐ１１１１［２１が存在する場合を示したが、このＩｎ
ＧａＡｓＰ層（２）をなくした場合でもよく、その場合
の溝（至）σ）形状に第５図に示すように矢尻状になる
が同様の効果が得られるものでろる０ また、Ｉ！５図の溝（至）形成用のエツチングマスクと
して用いる１ｎＧＢＡＩＢＰ層（４）の変わりに、溝側
形成のエツチングに対してサイドエッチがほとんどない
膜をマスクとして用いてＷＩＧ図に示すような溝Ｑ３を
形成した基板全使用し几場合も同様の効果が得られるも
のでめる０ この発明は以上に述べたように、電流プル２ク層の〔Ｏ
１ｌ〕方向に、下部が電流ブロック層の（１１１、ｌ
Ｂ向が露出された＠１有し、上部にＩＩＩを狭く制限さ
れたストライプ溝を形成し、この溝内に断面三日月状の
活性ＮＩ會影形成たものとし友ので、遠視野像が滑らか
で、しかも安定な横基本姿態発振が得られるという効果
があるものである。
Ｐ１１１１［２１が存在する場合を示したが、このＩｎ
ＧａＡｓＰ層（２）をなくした場合でもよく、その場合
の溝（至）σ）形状に第５図に示すように矢尻状になる
が同様の効果が得られるものでろる０ また、Ｉ！５図の溝（至）形成用のエツチングマスクと
して用いる１ｎＧＢＡＩＢＰ層（４）の変わりに、溝側
形成のエツチングに対してサイドエッチがほとんどない
膜をマスクとして用いてＷＩＧ図に示すような溝Ｑ３を
形成した基板全使用し几場合も同様の効果が得られるも
のでめる０ この発明は以上に述べたように、電流プル２ク層の〔Ｏ
１ｌ〕方向に、下部が電流ブロック層の（１１１、ｌ
Ｂ向が露出された＠１有し、上部にＩＩＩを狭く制限さ
れたストライプ溝を形成し、この溝内に断面三日月状の
活性ＮＩ會影形成たものとし友ので、遠視野像が滑らか
で、しかも安定な横基本姿態発振が得られるという効果
があるものである。
さらに作製にめたっでに、横基本姿態発振の条件に余裕
ケもたせることができるという効果も有するものでろろ
。
ケもたせることができるという効果も有するものでろろ
。
落１図（ａ） （ｂ）および第２図（ａ） （ｂ）にそ
れぞれ従来の半導体レーザの製造方法を示すもので、第
１図（＆）および第２図（ａ） Ｕそれぞれ使用した溝
付基板の断面図、第１１伽）および第２図（ｂ）にそれ
ぞれ作製した半導体レーザの断面図、第３図および第４
図にこの発明の一実施例を示し、第３図に断面図、第４
図に第３図に示すものに使用した溝付基板の断面図、第
５図、第６図１１この発明の他の実施例を示す隣村基板
の断＠図である。 図において、（１）ｒ工ｆｉ−１ｎＰ基板、［２１ｉ
ＩｎＧａＡｓＰ層、１３１ ｒＪ ’電流ブロック層、
１４１ＨＩｎＧａＡｓＰ層、（６）にｎ −１ｎｐクラ
ッド！−１ｆ７１ ｎ ＩｎＧａＡｓＰ活性層、（８）
ニルー夏ｎＰクラッドＪ−１ｉ９１ ｎ ｐ −１ｎＧ
ＢＡ＠Ｐ ：１７タクト層、ｏ３ｒｚ ストライプ溝、
０−１）ｔ’１ｌｎＰ結晶ノ（，１１１）Ｂ而である。 なお各図中同一符号に同一またに相当部分を示す。 １１′＋） Ｌ続補正占（自発） 特許庁長官殿 １、 ＩＩＧ件の表示 ｊ、ｉ［ｉ昭６７−５
９１８１号２ 発明の名称 半導体レーザ ：３．補ＩＦをするＲ ・１１件との関係 特許出願人 住 所 東工；〔部下・代Ｈ１区丸の内−二Ｊ
’１−１２番３汗名 称（６０１） ら菱電機株式
会社代表台片由仁八部 ・１代理人 住 所 東京部下−代ｌｉｔ区丸の内二ロ１２
番３＞；−６、補正の対象 （１）明細書の特許請求の範囲の欄。 （２）明細書の発明の詳細な説明の欄。 （３）明細書の図面の簡単な説明の欄。 （４）図面 ６、 ？ｌ＠正の内容 （１）明細書の特許請求の範囲を別紙のとおり訂正する
。 （２）明細書中第１頁第１８行に「クラット」とあるの
を「クラッド、」と訂正する。 （３）同第２頁第８行に「２〜８μｍ」とあるのを「１
〜８μｍ」と訂正する。 （４）同第２頁第１０行にｌ’−（０１１）面ＩｎＰ層
（３）」とあるのを「ＩｎＰ層（３）」と訂正する。 （５）同第４頁第８行に「８ＨｃｌＪとあるのを「８
ＨＣ４？Ｊと訂正する。 （６）同第６頁第１８行に「（１１１） Ｂ面の側面Ｑ
４α◆」とあるのを［（１１１） Ｂ面Ｑ４Ｊと訂正す
る。 （７）同第６頁第２０行、第６頁第１２行、第６頁第１
５行、第７頁第１行、第７頁第８行、第７頁第１Ｏ行、
第８頁第５行、第８頁第１２行、第８頁第１６行、およ
び第９頁第１７行にそれぞれ［１１ＬＩＢ面」とあるの
を「（ｆｉｌ） Ｂ面」と訂正する。 （８）同第６頁第１θ行に「〔０１１〕面１ｎＰ層」と
あるのを「ＩｎＰ層（３）」と訂正する。 （９）同第９頁第２０行に「横基本」とあるのを「横基
本」と訂正する。 ＱＱ図面中第８図を別紙のとおり訂正する。 以上 特許請求の範囲 電流ブロック層の（０１１）方向に形成され、下部が電
流ブロック層の（１１１） Ｂ面が露出された面を有し
かつ上部に幅を狭く制限されたストライプ溝、このスト
ライブ溝内に形成され、断面三日月状の活性層を備えた
半導体レーザ。
れぞれ従来の半導体レーザの製造方法を示すもので、第
１図（＆）および第２図（ａ） Ｕそれぞれ使用した溝
付基板の断面図、第１１伽）および第２図（ｂ）にそれ
ぞれ作製した半導体レーザの断面図、第３図および第４
図にこの発明の一実施例を示し、第３図に断面図、第４
図に第３図に示すものに使用した溝付基板の断面図、第
５図、第６図１１この発明の他の実施例を示す隣村基板
の断＠図である。 図において、（１）ｒ工ｆｉ−１ｎＰ基板、［２１ｉ
ＩｎＧａＡｓＰ層、１３１ ｒＪ ’電流ブロック層、
１４１ＨＩｎＧａＡｓＰ層、（６）にｎ −１ｎｐクラ
ッド！−１ｆ７１ ｎ ＩｎＧａＡｓＰ活性層、（８）
ニルー夏ｎＰクラッドＪ−１ｉ９１ ｎ ｐ −１ｎＧ
ＢＡ＠Ｐ ：１７タクト層、ｏ３ｒｚ ストライプ溝、
０−１）ｔ’１ｌｎＰ結晶ノ（，１１１）Ｂ而である。 なお各図中同一符号に同一またに相当部分を示す。 １１′＋） Ｌ続補正占（自発） 特許庁長官殿 １、 ＩＩＧ件の表示 ｊ、ｉ［ｉ昭６７−５
９１８１号２ 発明の名称 半導体レーザ ：３．補ＩＦをするＲ ・１１件との関係 特許出願人 住 所 東工；〔部下・代Ｈ１区丸の内−二Ｊ
’１−１２番３汗名 称（６０１） ら菱電機株式
会社代表台片由仁八部 ・１代理人 住 所 東京部下−代ｌｉｔ区丸の内二ロ１２
番３＞；−６、補正の対象 （１）明細書の特許請求の範囲の欄。 （２）明細書の発明の詳細な説明の欄。 （３）明細書の図面の簡単な説明の欄。 （４）図面 ６、 ？ｌ＠正の内容 （１）明細書の特許請求の範囲を別紙のとおり訂正する
。 （２）明細書中第１頁第１８行に「クラット」とあるの
を「クラッド、」と訂正する。 （３）同第２頁第８行に「２〜８μｍ」とあるのを「１
〜８μｍ」と訂正する。 （４）同第２頁第１０行にｌ’−（０１１）面ＩｎＰ層
（３）」とあるのを「ＩｎＰ層（３）」と訂正する。 （５）同第４頁第８行に「８ＨｃｌＪとあるのを「８
ＨＣ４？Ｊと訂正する。 （６）同第６頁第１８行に「（１１１） Ｂ面の側面Ｑ
４α◆」とあるのを［（１１１） Ｂ面Ｑ４Ｊと訂正す
る。 （７）同第６頁第２０行、第６頁第１２行、第６頁第１
５行、第７頁第１行、第７頁第８行、第７頁第１Ｏ行、
第８頁第５行、第８頁第１２行、第８頁第１６行、およ
び第９頁第１７行にそれぞれ［１１ＬＩＢ面」とあるの
を「（ｆｉｌ） Ｂ面」と訂正する。 （８）同第６頁第１θ行に「〔０１１〕面１ｎＰ層」と
あるのを「ＩｎＰ層（３）」と訂正する。 （９）同第９頁第２０行に「横基本」とあるのを「横基
本」と訂正する。 ＱＱ図面中第８図を別紙のとおり訂正する。 以上 特許請求の範囲 電流ブロック層の（０１１）方向に形成され、下部が電
流ブロック層の（１１１） Ｂ面が露出された面を有し
かつ上部に幅を狭く制限されたストライプ溝、このスト
ライブ溝内に形成され、断面三日月状の活性層を備えた
半導体レーザ。
Claims (1)
- 電流ブロック層の（０１１）方向に形成され、下部が電
流ブロック層の（１１１） ８面が露出され九１１’を
有しかつ上部に幅を狭く制限されたストライプ溝、この
ストライプ溝内に形成され、断面三日月状の活性層を備
えた半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5918182A JPS58175886A (ja) | 1982-04-07 | 1982-04-07 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5918182A JPS58175886A (ja) | 1982-04-07 | 1982-04-07 | 半導体レ−ザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58175886A true JPS58175886A (ja) | 1983-10-15 |
| JPS6349918B2 JPS6349918B2 (ja) | 1988-10-06 |
Family
ID=13105973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5918182A Granted JPS58175886A (ja) | 1982-04-07 | 1982-04-07 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58175886A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283686A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体レ−ザの製造方法 |
| JPS63289985A (ja) * | 1987-05-22 | 1988-11-28 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ |
| EP0666625A1 (en) * | 1994-01-31 | 1995-08-09 | Mitsubishi Chemical Corporation | Method of forming a groove in a semiconductor laser diode and a semiconductor laser diode |
-
1982
- 1982-04-07 JP JP5918182A patent/JPS58175886A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283686A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体レ−ザの製造方法 |
| JPS63289985A (ja) * | 1987-05-22 | 1988-11-28 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ |
| EP0666625A1 (en) * | 1994-01-31 | 1995-08-09 | Mitsubishi Chemical Corporation | Method of forming a groove in a semiconductor laser diode and a semiconductor laser diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6349918B2 (ja) | 1988-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2347802A1 (de) | Optische wellenleiter | |
| JPS58175886A (ja) | 半導体レ−ザ | |
| JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
| JPS5858788A (ja) | 半導体発光装置の製造方法 | |
| JP6245419B1 (ja) | 半導体装置、半導体装置の製造方法 | |
| JPS62117384A (ja) | 埋込みストライプ形半導体レ−ザ−の作成方法及び当該方法により得られるレ−ザ− | |
| JPS6342876B2 (ja) | ||
| JPS6032384A (ja) | 半導体レ−ザの製造方法 | |
| JP2002319739A (ja) | リブ型光導波路分布反射型半導体レーザの製造方法 | |
| JPS58158988A (ja) | 分布帰還形半導体レ−ザ | |
| JPS6281085A (ja) | エツチングマスク | |
| JPS59155981A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JPS599990A (ja) | 半導体レ−ザの製造方法 | |
| JPS63287079A (ja) | 半導体レ−ザの製造方法 | |
| KR100340111B1 (ko) | 레이저 다이오드 제조방법 | |
| JPS5947480B2 (ja) | 半導体装置の製造方法 | |
| JPS63289985A (ja) | 半導体レ−ザ | |
| JPH0837338A (ja) | ２重チャネル型プレーナ埋込み構造半導体レーザ及び その製造方法 | |
| JPS60201684A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS59193084A (ja) | 半導体レ−ザの製造方法 | |
| JPH0479275A (ja) | 端面発光ダイオード | |
| JPH02103989A (ja) | 半導体レーザアレイ及びその製造方法 | |
| JPH0479282A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPS61104687A (ja) | 埋込み型半導体レ−ザの製造方法 | |
| JPH02100390A (ja) | 半導体レーザ装置 |