JPS58178547A - 電気部品組立体およびその製造方法 - Google Patents
電気部品組立体およびその製造方法Info
- Publication number
- JPS58178547A JPS58178547A JP57061460A JP6146082A JPS58178547A JP S58178547 A JPS58178547 A JP S58178547A JP 57061460 A JP57061460 A JP 57061460A JP 6146082 A JP6146082 A JP 6146082A JP S58178547 A JPS58178547 A JP S58178547A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- conductor layers
- composite component
- stacked
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁基板上に所要の回路パターンを構成する導
体層が形成され、これらの導体層間にそれぞれ超小型の
電気部品が取付けられた複合電気部品の組立体およびそ
の製造方法により、簡単な構成で容易に組立てられる優
れた組立体およびその製造方法を提供するものである。
体層が形成され、これらの導体層間にそれぞれ超小型の
電気部品が取付けられた複合電気部品の組立体およびそ
の製造方法により、簡単な構成で容易に組立てられる優
れた組立体およびその製造方法を提供するものである。
以下、本発明の電気部品組立体およびその製造方法につ
いて一実施例の図面とともに説明する。
いて一実施例の図面とともに説明する。
第１図は本発明の電気部品組立体の一実施例の断側面図
、第２図は同実施例の分解斜視図であり、図中、１は複
合部品本体を構成する絶縁基板、２は絶縁基板１上に形
成された所要の回路パターンを構成する導体層、３は導
体層２．２間に敗付けられたチップ状の超小型電気部品
、４は絶縁基板１の端面に形成された上記導体層２に電
気的に接続された電極、６は積重ねられるように配置さ
れた上記複数の複合部品本体内に介在された絶縁板であ
り、これらの絶縁板６の表ａはそれぞれ積重ねられるよ
うに配置された上記複合部品本体の裏面にそれぞれ接着
剤を用いて接着されている。６は絶縁板６の端面に絶縁
基板１の端面に形成した電極４に対向するように形成さ
れた接続用導体層であり、その接続用導体層６はそれぞ
れ必要に応じて、半田、導電性塗料等７を用いて−Ｊ−
記電極４に電気機械的に接断されている。
、第２図は同実施例の分解斜視図であり、図中、１は複
合部品本体を構成する絶縁基板、２は絶縁基板１上に形
成された所要の回路パターンを構成する導体層、３は導
体層２．２間に敗付けられたチップ状の超小型電気部品
、４は絶縁基板１の端面に形成された上記導体層２に電
気的に接続された電極、６は積重ねられるように配置さ
れた上記複数の複合部品本体内に介在された絶縁板であ
り、これらの絶縁板６の表ａはそれぞれ積重ねられるよ
うに配置された上記複合部品本体の裏面にそれぞれ接着
剤を用いて接着されている。６は絶縁板６の端面に絶縁
基板１の端面に形成した電極４に対向するように形成さ
れた接続用導体層であり、その接続用導体層６はそれぞ
れ必要に応じて、半田、導電性塗料等７を用いて−Ｊ−
記電極４に電気機械的に接断されている。
上記実施例において絶縁板６の端面に接続用導体層６を
形成する場合にはそれぞればらばらに形成された絶縁板
６に刷毛等を用いて導電性塗料等を塗付し形成すること
も可能であるが、第３図に示すようにスペーサ８によっ
て複数枚の絶縁＆６を互に平行に一定間隔をおいて連結
した絶縁板ブロックを用いるとより便利である。すなわ
ち、第３図に示すように複数枚の絶縁板６をスペーサ８
によって互に平行に一定間隔をおいて連結した絶縁板ブ
ロックを使用した場合には第４図、第６図に示すように
複数枚の絶縁板６の外周に同時接続用導体層を形成する
ことができ、その製造が著しく容易になる。すなわち、
第４図において、９は裏面に接着剤層１ｏを有する帯状
の銅箔であり、この銅箔９を第４図Ａに示すようにくし
歯状に形成されたカッタ一部１１を有する型１２によっ
て絶縁板ブロックの外周に圧着させると第４図Ｂに示す
ように絶縁板６，６間の中央部で上記銅箔９が切断され
絶縁板６の外周部をとり１〈ようにト記銅箔９が接着さ
れ絶縁板６の端面に正確に接続用導体層が形成される。
形成する場合にはそれぞればらばらに形成された絶縁板
６に刷毛等を用いて導電性塗料等を塗付し形成すること
も可能であるが、第３図に示すようにスペーサ８によっ
て複数枚の絶縁＆６を互に平行に一定間隔をおいて連結
した絶縁板ブロックを用いるとより便利である。すなわ
ち、第３図に示すように複数枚の絶縁板６をスペーサ８
によって互に平行に一定間隔をおいて連結した絶縁板ブ
ロックを使用した場合には第４図、第６図に示すように
複数枚の絶縁板６の外周に同時接続用導体層を形成する
ことができ、その製造が著しく容易になる。すなわち、
第４図において、９は裏面に接着剤層１ｏを有する帯状
の銅箔であり、この銅箔９を第４図Ａに示すようにくし
歯状に形成されたカッタ一部１１を有する型１２によっ
て絶縁板ブロックの外周に圧着させると第４図Ｂに示す
ように絶縁板６，６間の中央部で上記銅箔９が切断され
絶縁板６の外周部をとり１〈ようにト記銅箔９が接着さ
れ絶縁板６の端面に正確に接続用導体層が形成される。
また、第６図に示すように絶縁板ブロックが外周に、外
周に導電性資料を塗布したローラ１３を配置し、このロ
ーラ１３によって上記ローラ１３の外周に塗布された上
記導電性資料を一ヒ記絶縁ブロックの外周に塗布するこ
とにより容易に接続用導体層を形成することができる。
周に導電性資料を塗布したローラ１３を配置し、このロ
ーラ１３によって上記ローラ１３の外周に塗布された上
記導電性資料を一ヒ記絶縁ブロックの外周に塗布するこ
とにより容易に接続用導体層を形成することができる。
このように、複数枚の絶縁板６をスペーサ８によって互
に平行に一定間隔をおいて連結した絶縁ブロックを使用
した場合には、第４図、第６図に示すような方法で容易
に接続用導体層を形成することができ、したがってその
後スペーサ８を取除き第１図に示すように複合部品本体
と組合せることができ、全体としてその製造ケ著しく容
易にすることかできる。
に平行に一定間隔をおいて連結した絶縁ブロックを使用
した場合には、第４図、第６図に示すような方法で容易
に接続用導体層を形成することができ、したがってその
後スペーサ８を取除き第１図に示すように複合部品本体
と組合せることができ、全体としてその製造ケ著しく容
易にすることかできる。
以上、実施例より明らかなように本発明の電気部品組立
体は複合部品本体を絶縁板を介して々、に積重ねるよう
に結合したものであり、したかつて全体としてその大き
さを若しく小さくすることができ、しかも複合部品本体
間には絶縁板が介在されその外周部には接続用導体層が
形成されているため複合部品本体間を接続する場合でも
この接続用導体層を用いて容易に接続することかでき、
全体としてその組立てが著しく容易であるという利点を
有する。また、本発明の製造方法によればスペーサによ
って互に連結された絶縁板を使用し、この絶縁板の端面
に接続用導体層を形成し、しかる後、上記絶縁板を別々
に分離するようにしているため、接続用導体層の形成が
著しく容易であり実用上きわめて有利なものである。
体は複合部品本体を絶縁板を介して々、に積重ねるよう
に結合したものであり、したかつて全体としてその大き
さを若しく小さくすることができ、しかも複合部品本体
間には絶縁板が介在されその外周部には接続用導体層が
形成されているため複合部品本体間を接続する場合でも
この接続用導体層を用いて容易に接続することかでき、
全体としてその組立てが著しく容易であるという利点を
有する。また、本発明の製造方法によればスペーサによ
って互に連結された絶縁板を使用し、この絶縁板の端面
に接続用導体層を形成し、しかる後、上記絶縁板を別々
に分離するようにしているため、接続用導体層の形成が
著しく容易であり実用上きわめて有利なものである。
第１図は本発明の電気部品組立体における一実施例の断
側面図、第２図は同実施例の分解斜視図、第３図〜第６
図は同要部の製造工程を示す説明図である。 １・・・−・・絶縁基板、２・・・・・・導体層、３・
・・・・・電気部品、４・・・・・・電極、５・・・・
・・絶縁板、６・・・・・・・・接続用導体層、７・・
・・・・半田、導電性塗料等、８・・・・・・スペーサ
、９・・−・・・銅箔、１０・・・・・・・・・接着剤
層、１１・・・・・・カッタ一部、１２・・・・−・−
型、１３・・・・・・ローラ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図
側面図、第２図は同実施例の分解斜視図、第３図〜第６
図は同要部の製造工程を示す説明図である。 １・・・−・・絶縁基板、２・・・・・・導体層、３・
・・・・・電気部品、４・・・・・・電極、５・・・・
・・絶縁板、６・・・・・・・・接続用導体層、７・・
・・・・半田、導電性塗料等、８・・・・・・スペーサ
、９・・−・・・銅箔、１０・・・・・・・・・接着剤
層、１１・・・・・・カッタ一部、１２・・・・−・−
型、１３・・・・・・ローラ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図
Claims (2)
- （１）絶縁基板上に所要の回路パターンを構成する導体
層が形成され、これらの導体層間にそれぞれ電気部品が
取付けられ、上記絶縁基板の端面にそれぞれ上記導体層
に電気的に接続された電極を有する平板状の複合部品本
体を複数枚用意し、これらの複合部品本体を端面に接続
用導体層を有する絶縁板を介して積重ねるように配置し
、上記絶縁基板の端面に形成した電極と上記絶縁板の端
面に形成した接続用導体層とをそれぞれ電気機械的に接
合し、上記積重ねられた複数の複合部品本体間を上記絶
縁板の端面に形成した接続用導体層を介して互に電気的
に接続するように構成した電気部品組立体。 - （２）複数枚の絶縁板をスペーサによって互に平行に一
定間隔をおいて積重ねるように連結した絶縁板ブロック
を使用し、この絶縁板ブロックを構成する上に起抜数枚
の絶縁板の端面にそれぞれ接続用導体層を形成し、その
後、上記絶縁板ブロックより上記スペーサを取除いて上
記複数枚の絶縁板を１枚１枚分離し、これらの絶縁板を
絶縁基板上に所要の回路パターンを構成する導体層が形
成され、これらの導体層内にそれぞれ電気部品が取付け
られ上記絶縁板の端面にそれぞれ上記回路ノ（ターンを
構成する導体層に電気的に接続された電極を有する平板
状の複合部品本体に接着し、上記複合部品本体を上記絶
縁基板を介して互に積重ねられるように結合し、上記積
重ねられた複合部品本体の電極と上記絶縁板の端面に形
成した接続用導体層との間に半田、導電性接着剤等を付
着させ、上記積重ねられた複合部品本体間を上記絶縁板
の端面に形成した接続用導体層を介して互に電気的に接
続するようにした電気部品組立体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061460A JPS58178547A (ja) | 1982-04-12 | 1982-04-12 | 電気部品組立体およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061460A JPS58178547A (ja) | 1982-04-12 | 1982-04-12 | 電気部品組立体およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58178547A true JPS58178547A (ja) | 1983-10-19 |
Family
ID=13171663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57061460A Pending JPS58178547A (ja) | 1982-04-12 | 1982-04-12 | 電気部品組立体およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178547A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195993A (ja) * | 1984-03-12 | 1985-10-04 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 電力供給装置 |
| US5532519A (en) * | 1994-09-14 | 1996-07-02 | International Business Machines Corporation | Cube wireability enhancement with chip-to-chip alignment and thickness control |
| US5616962A (en) * | 1992-01-24 | 1997-04-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit devices having particular terminal geometry |
| US5661087A (en) * | 1994-06-23 | 1997-08-26 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
| WO2001069679A1 (en) * | 2000-03-15 | 2001-09-20 | Thin Film Electronics Asa | Vertical electrical interconnections in a stack |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS445260Y1 (ja) * | 1966-09-27 | 1969-02-25 |
-
1982
- 1982-04-12 JP JP57061460A patent/JPS58178547A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS445260Y1 (ja) * | 1966-09-27 | 1969-02-25 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195993A (ja) * | 1984-03-12 | 1985-10-04 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 電力供給装置 |
| US5616962A (en) * | 1992-01-24 | 1997-04-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit devices having particular terminal geometry |
| US5773321A (en) * | 1992-01-24 | 1998-06-30 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit devices having particular terminal geometry and mounting method |
| US5661087A (en) * | 1994-06-23 | 1997-08-26 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
| US5532519A (en) * | 1994-09-14 | 1996-07-02 | International Business Machines Corporation | Cube wireability enhancement with chip-to-chip alignment and thickness control |
| WO2001069679A1 (en) * | 2000-03-15 | 2001-09-20 | Thin Film Electronics Asa | Vertical electrical interconnections in a stack |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10504933A (ja) | セラミックチップヒューズの改良 | |
| US4164071A (en) | Method of forming a circuit board with integral terminals | |
| JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JPS58178547A (ja) | 電気部品組立体およびその製造方法 | |
| JPS59110217A (ja) | チツプ形状の圧電振動部品とその製造方法 | |
| US5682674A (en) | Dielectric filter and method of manufacturing the same | |
| US4420653A (en) | High capacitance bus bar and method of manufacture thereof | |
| JPS61136630U (ja) | ||
| JPS62199075A (ja) | 積層型圧電素子の製造方法 | |
| JPH0366822B2 (ja) | ||
| JPS62115788A (ja) | 電歪効果素子の製造方法 | |
| JPH09246125A (ja) | チップ型電子部品の製造方法 | |
| JPH05259805A (ja) | 圧電共振子 | |
| GB2054267A (en) | High capacitance bus bar | |
| JPH07263999A (ja) | チップ型圧電フィルタ及びその製造方法 | |
| JPS62199076A (ja) | 積層型圧電素子の製造方法 | |
| JPH0397279A (ja) | 電子部品の基板及びその基板を備えた電子部品の製造方法 | |
| JPS6387777A (ja) | 積層型圧電素子の製造方法 | |
| JP3092455B2 (ja) | 電子部品のメッキ下地電極形成方法 | |
| JP2536627B2 (ja) | チップ状圧電部品 | |
| JPS5821198Y2 (ja) | 印刷配線 | |
| JPS5930520Y2 (ja) | 積層貫通型磁器コンデンサ | |
| JPS62122406A (ja) | 圧電フイルタ− | |
| JPS61256609A (ja) | 積層チツプコイルおよびその製造方法 | |
| JPH04110023U (ja) | 圧電共振子 |