JPS581791B2 - デンシガツキノビブラ−トセイギヨソウチ - Google Patents

Description

【発明の詳細な説明】 この発明は電子楽器において使用するトーンジエネレー
タにおいてデイレイビブラートを実現することのできる
ビブラート制御装置に関する。

第１図に一例を示すように、デジタル式トーンジエネレ
ータは、シフトレジスタ１、ノア回路２排他オア回路３
及びオア回路４から成る最大周期カウンタをマスククロ
ツクパルスφによって駆動し、鍵盤スイッチ回路５で選
択された音に対応するデジタル数値信号をリードオンリ
イメモリ６から読み出し、このデジタル数値信号と前記
最大周期カウンタの内容（シフトレジスタ１の並列出力
）とを比較器７で比較して、両者が一致したときシフト
レジスタ１をリセットするようになっている。

比較器７の一致検出出力は遅延フリツプフロツプ８でパ
ルスφの１クロツク分だけ遅延され、リセット信号とし
てシフトレジスタ１に加わると共にこのトーンジエネレ
ータの出力パルス信号つまり鍵盤スイッチ回路５で選択
された音の周波数信号として出力端子９から出力される
。

なお比較器７で一致検出した瞬間にシフトレジスタ１を
リセットするようにすると若干の遅れにより誤動作の原
因となるため、１ビットの遅延フリツプフロツプ８を設
け、一致検出時から１ビットタイム遅れてリセットを行
なうようにしている。

従って、遅延フリツプフロツプ８は誤動作防止のための
パツファ回路の役割を果す。

次に第１図のトーンジエネレータにおいてマスククロツ
クパルスφが如何にして所望の周波数に分周されるかと
いう点について簡単に説明する。

鍵盤スイッチ回路５で１つの音が選択されると、その音
（音名）に対応するデジタル数値信号がリードオンリイ
メモリ６から読み出される。

一方、シフトレジスタ１の各段の並列出力の内容はマス
タクロツクパルスφのタイミングで刻々と変化している
ので、レジスタ１の内容変化の１周期中において該レジ
スタ１の内容とリードオンリイメモリ６の読み出し内容
とが必ず１度一致するときがある。

例えば、シフトレジスタ１の内容がすべて０のときから
数えてｎ個のクロックパルスφが該レジスタ１に加えら
れたとき比較器７で一致が検出されるとすると、クロツ
クバルスφがｎ ＋１個発生する毎にシフトレジスタ１
にはリセット信号が加わることになり、分周出力はマス
ククロツクインチ回路５で選択された音の周波数に相当
する。

シフトレジスタ１が９ビットで、その５ビット目と９ビ
ット目が図示のように排他オア回路３に接続されている
とすると、パルスφが加わる毎に第１表のようにシフト
レジスタ１の内容が変化する。

また、鍵盤スイッチ回路５の選択に応じてリードオンリ
イメモリ６から読み出されるデジタル数値の内容が例え
ば、 １００００１０００ であるとすると、第１表の６番目の内容と一致する。

従ってパルスφが６個加わると比較器７は一致を検出し
、一致検出出力ＩＤが“１”となり、これより１パルス
遅れてシフトレジスタ１がリセットされる。

従ってこの場合、パルスφが７個加わる毎に繰返しリセ
ット信号が発生し、マスククロ子９からとり出される。

こうして、所望のピッチの周波数信号を得る。

以上のような構成のトーンジエネレータにおいて、発生
音（分周出力）にビブラートをかける場合、従来は、マ
スタクロツクパルスφの周波数をビブラート周波数によ
って変調することによって行なっていた。

しかし、マスククロツクパルスφの発振周波数は２ＭＨ
ｚ程度の高速であり、これを変調することは周波数の安
定度を欠くことになり、また、精度も落ちるという欠点
がある。

また、上記のような構成のトーンジエネレータにおいて
デイレイビブラートをかけることはかなり面倒であった
。

この発明は、トーンジエネレータにおいてマスタクロツ
クパルスの周波数を変調することなくビブラートをかけ
ることができるように構成した上で、更に、デイレイビ
ブラートを簡単な構成によって実現しうるようにするこ
とを目的とする。

この発明によれば、前記比較器７の一致検出出力ＩＤつ
まり遅延フリツプブロツ８の出力を適宜時間遅延して前
記シフトレジスタ１のリセット信号として使用すること
により、その遅延時間に応じてリセットタイミングをず
らし、これにより分周出力の変調を実現する。

そして、前記遅延時間をビブラート周波数に応じて周期
的に異ならせることにより前記リセットタイミングを周
期的にずらし、ビブラートのかかった分周出力を得る。

また、周期的に異なる遅延時間の変化幅を切換えること
ができるように構成し、押鍵後の時間経過にともなって
前記変化幅を段階的に大きくすることにより、ビブラー
トが除々に深くなるデイレイビブラートを実現する。

すなわち、この発明によれば、クロツクパルスに従って
その内容を初期値から順次変える計数手段と、この計数
手段の内容が前記初期値に対して所定の音高に対応した
値だけ離れた値になったことを検出する件吐出手段とを
有し、前記検出手段の検出出力を前記計数手段の初期値
設定信号として利用し、前記計数手段の初期値設定タイ
ミングに応じた所望の周期の出力パルスを得る電子楽器
のトーンジエネレータにおいて、前記検出手段の検出出
力を複数段階に順次遅延し、遅延時間が異なる複数の遅
延信号を取り出す第１の回路と、この第１の回路で取り
出した遅延信号のいくつかをビブラート周波数に関連す
る速さで順番に周期的に選択し、選択した遅延信号を前
記計数手段に初期値設定用信号として供給する第２の回
路とこの第２の回路で選択の対象とする前記いくつかの
遅延信号を指定し、かつそれらの遅延信号の組合せを押
鍵後の時間経過に応じて変化する第３の回路とを具え、
押鍵後の時間経過に応じて深さが変化するビブラートを
かけるようにしている。

以下この発明を添付図面の実施例に関して詳細に説明し
よう。

第２図のトーンジエネレータ１０において、第１図と同
−装置は便宜上同一符号で示す。

遅延フリツプフロツプ８とシフトレジスタ１のリセット
人力側との間にはデイレイビブラート付加回路１１が挿
入されており、シフトレジスタ１のリセツトタイミング
をビブラート周波数に応じて周期的にずらすと共に、押
鍵状の時間経過にともなって前記リセットタイミングの
ずれ量を段階的に大きくする。

シフトレジスタ１２は遅延フリツブフロツプ８の出力を
マスタクロツクパルスφの速さで順次シフトし、比較器
７の一致検出出力ＩＤ（すなわち遅延フリツブフロツプ
８の出力）を複数段階に順次遅延し、それぞれ遅延時間
が異なる遅延出力を各段から並列的に得る。

比較器７で一致が検出されたときから遅延フリツプフロ
ツプ８の出力ライン１３に遅延一致検出信号ＩＤ’＝（
＝“１”）が現われるまでの遅れ時間はマスタクロツク
パルスφの１ビットタイム分である。

この遅延一致検出出力■Ｄ′がシフトレジスタ１２に読
み込まれて、２段目の出力ライン１４から出力されるま
での遅れ時間は３ビットタイムである（なお、この実施
例では１段目と７段目の出力は使用しない）。

更に、３段目〜６段目の出力ライン１５．１６，１７．
１８の遅延出力は４ビットタイム〜７ビットタイムの遅
れがあり、８段目の出力ライン１９の信号は一致検出出
力ＩＤよりも９ビットタイム遅れている。

シフトレジスタ１（カウンタ）の内容がすべて０のとき
（リセットされたとき）から数えてｎ個のマスタクロツ
クパルスφが該シフトレジスタ１に加わったときに、該
シフトレジスタ１の内容とリードオンリイメモリ６から
読み出されているデジタル数値とが一致したことが比較
器７で検出されたとすると、シフトレジスタ１にパルス
φがｎ＋１個加わったときライン１３の出力は“１”と
なり、ｎ＋３個のときライン１４、ｎ＋４個のときライ
ン１５、ｎ＋５個のときライン１６、ｎ＋６個のときラ
イン１７、ｎ＋７個のときライン１８、ｎ＋９個のとき
ライン１９、の信号がそれぞれ“１”になる。

ライン１３，１４，１５，１６，１７，１８または１９
の信号“１”がシフトレジスタ１のリセット信号となっ
た場合についてそれぞれ考えてみると、トーンジエネレ
ータ１０における分周比は第２表Ａ欄に示すようになる
。

第２表Ａ欄から明らかなように、シフトレジスタ１のリ
セット信号として使用する信号の遅延時間が異なれば分
周比もそれに応じて異なる。

例えばライン１６の遅延出力をシフトレジスタ１のリセ
ット信号として使用した場合に得られる分周出パルスφ
の周波数、ｍ＝ｎ＋５とすると、各ライン１３〜１９の
信号をそれぞれリセット信号として使用した場合の分周
出力は第２表Ｂ欄に示すようになる。

ライン１３．１４または１５による分周出力は基準ライ
ン１６のものよりも高く、ライン１７．１８または１９
による分周出力は基準のライン１６のものよりも低い。

勿論、リードオンリイメモリ６から読み出すデジタル数
値の内容５て選択された音の正規のピッチに対応するも
のとなるような値に設定される。

ビブラート深さ設定スイッチ２０，２１，２２，２３は
、デイレイビブラートの深さの程度を切換えるためのス
イッチで、詳細は後述することにし、当面は第２図図示
の位置に各スイッチ２０〜２３が設定されているものと
して説明する。

第２図図示の位置に各スイッチ２０〜２３が接続されて
いると、シフトレジスタ１２の出力ライン１４，１５，
１６，１７．１８に現われる遅延出力がアンド回路２４
〜３０に供給され、該アンド回路２４〜３０の条件が成
立したときシフトレジスタ１のリセット信号さして使用
される。

シフトレジスタ３１は、ビブラート発振器３２から供給
されるビブラートクロックパルスＶＰによってノア回路
３３から加わる信号“１”を順次シフトし、各段の出力
ライン３４，３５，３６及及びノア回路３３の出力ライ
ン３７にビブラートクロツクパルスＶＰの速さで順次信
号“１”を生じるものである。

ライン３７及び３５の信号は夫夫アンド回路２４及ひ２
６に加わり、基準の遅延出力ライン１６を選択する。

ライン３４の信号はアンド回路２５及び２８に加わり、
基準ライン１６よりも遅い遅延時間のスイッチ２２また
は２３の遅延出力を選択する。

ライン３６の信号はアンド回路２７及び２９に加わり、
基準ライン１６よりも早い遅延時間のスイッチ２０また
は２１の遅延出力を選択する。

従って、信号“１”がビブラートクロツクパルスＶＰの
速さでライン３７，３４，３５．３６に順次繰返し生じ
ると、ライン１６、ライン１７またろ１８、ライン１６
、ライン１４または１５の遅延出力がアンド回路２４乃
至２９で周期的に選択され、オア回路３８を経てシフト
レジスタ１のリセット信号となる。

シフトレジスタ１のリセット信号として使用される遅延
出力ラインがライン３４〜３７の信号によって周期的に
変化すると、前記第２表に示すように分周比が周期的に
変化し、分周出力が正規のピる。

ビブラート周波数はビブラートクロックバルスＶＰの周
波数によって設定される。

第２図の例の場合、１ビブラート周期においてピッチは
４回変化するので、ビブラート周波数７Ｈｚとする場合
ビブラートクロツクパルスＶＰの周波数は２８Ｈｚに設
定するとよい。

ところで、アンド回路２４〜２９ではシフトレジスタ３
９から加わる３番目の入力の条件が成立している場合に
のみ、前記ライン３４〜３７の信号によって前記遅延出
力ライン１３〜１９の信号を選択する。

シフトレジスタ３９はディレイビブラートにおけるビブ
ラート深さの時間的変化を制御するための回路であり、
ビブラート深さの変化時間は発振器４０から供給される
深さ変化時間設定クロツクパルスＤＰによって設定され
る。

鍵盤（図示せず）で押鍵されたとき、シフトレジスタ３
９がリセツトされ、デイレイ用発振器４０が動作開始し
（もしくはリセットされ）、デイレイビブラート制御が
開始するようになっている。

まず、この点に関して説明する。押鍵検出用スイッチ回
路５′では鍵盤スイッチ回路５の各スイッチの動作と連
動するように各鍵に対応して個々にスイッチが設けられ
ているが、個々のスイッチの固定接点及び可動接点側は
それぞれ共通に接続されており、押鍵時において信号“
１”が微分回路４１に加わるようになっている。

従って、第３図ａに示すように、押鍵当初において微分
回路４１から１発のパルスが生じる。

微分回路４１の出力パルスによってシフトレジスタ３９
がリセットされ、各段の出力はすべて“０”になる（第
３図ｃ，ｄ）。

このときノア回路４２の出力は“１”となり（第３図ｅ
）、アンド回路３０が動作可能な状態となる。

他のアンド回路２４〜２９はすべて動作不能となってい
るので、アンド回路３０に接続された基準の遅延出力ラ
イン１６の信号のみがシフトレジスタ１のリセット信号
として使用される。

従ってトーンジエネレータ１０の出力端子を維持し、第
３図ｆに示すように、押鍵されてからしばらくの間はビ
ブラートがかけられずに正規のピッチを維持する。

ビブラートがかからない状態はシフトレジスタ３９の最
初の段に信号“１”が読み込まれるまで接続される。

デイレイ用発振器４０は例えば第４図に示すようにトラ
ンジスタＴｒ１，Ｔｒ２，Ｔｒ３、コンデンサ０１等に
よって構成することができる。

第３図ａに示すように、微分回路４１から１発のパルス
が加わると、リセットされ、発振周期に相当する時間Ｔ
１後にトランジスタＴｒ３のコレクタ側からパルスが出
力され、以後第３図ｂに示すように一定周期Ｔ１でビブ
ラート深さ変化時間設定パルスＤＰを発振する。

勿論、このパルスＤＰの速さはビブラートクロックパル
スＶＰよりも十分遅い。

押鍵開始時から時間Ｔ１後に発振器４ｏから発生した最
初のパルスＤＰはアンド回路４３を経てシフトレジスタ
３９のシフトクロック入力に加ゎる。

この最初のパルスＤＰによりシフトレジスタの１段目に
信号“１”が読み込まれ、出力ライン４４の信号を“１
”にすることにより（第３図Ｃ）、アンド回路２５及び
２７及びオア回路４５，４６を介してアンド回路２４及
び２６を動作可能にする。

一方、ノア回路４２の出力は“０”になるのでアンド回
路３０が動作不能となる。

動作可能となったアンド回路２４〜２７において選択の
対象となる遅延出力ラインは、基準ライン１６とスイッ
チ２１及び２２に接続されたライン１５．１７（または
１４．１８）だけである。

従って、ビブラートクロツクパルスＶＰに従ってシフト
レジスタ３１の出力ライン３７，３４，３５．３６に順
番にかつ繰返し、信号“１”が生じると、遅延出力ライ
ン１６，１７，１６，１５が繰返し順番にシフトレジス
タ１のリセット信号となる。

この場合、前記第２表から明らかなように分周出力は、 という順に上下に周期的にピッチが変化し、ビブラート
がかかる。

こうして、第３図ｆに示すように深さ１のビブラートが
かかる。

なお、深さ０とはビブラートがかかつていない状態を示
し、深さ１，２，…と数が増すに従ってビブラート深さ
が深くなるものとする。

さらに時間Ｔ１が経過すると２番目のパルスＤＰがシフ
トレジスタ３９に加わり、信号“１”が２段目に移行し
、ライン４７が信号“１”となる（第３図ｄ）。

これにより、アンド回路２４，２６，２８，及び２９が
動作可能となり、他のアンド回路２５．２７及び３０は
動作不能となる。

従ってライン１６とスイッチ２０及び２３に接続された
遅延ライン１４及び１８（または１３及び１９）の信号
がシフトレジスタ１のリセット信号として使用される。

すなわち、ビブラートクロツクパルスＶＰに従ってシフ
トレジスタ３１の出力ライン３７，３４，３５及び３６
に順番にかつ繰返し信号“１”が生じると、遅延出力ラ
イン１６，１８，１６，１４の遅延出力が順番にかつ繰
返し、シフトレジスタ１のリセット信号となる。

従ってトーンジエネレータ１０の分周出力は という順に上下に周期的にピッチが変化し、第３図ｆに
示すように深さ２のビブラートがかかるようになる。

例えば最も深いビブラートを深さ２さすると、シフトレ
ジスタ３９の２段目の出力をインババータ４８で反転し
てアンド回路４３に加え、深さ２となったときアンド回
路４３を動作不能にし、デイレイ用発振器４０からのバ
ルスＤＰを阻止する。

以後、シフトレジスタ３９はシフトされず、最終段（２
段目）に信号“１”が保持されて最大の深さ（深さ２）
を維持する。

なお、途中でビブラートを解除したい場合はビブラート
スイッチ４９をオンにし、ビブラート用シフトレジスタ
３１をリセットする。

これによりアンド回路のみが動作可能となって、正規の
ピッチの分周出力が維持される。

以上のように、押鍵後の時間経過にともなって段階的に
ビブラートの深さが増す、デイレイビブラートを実現す
ることができる。

勿論、シフトレジスタを実現することができる。

勿論、シフトレジスタ３９及び１２等の段数を増せばよ
り滑らかなデイレイビブラートをかけることができる。

次に、ビブラート深さの程度を切換えるスイッチ２０〜
２３について説明する。

スイッチ２０〜２３は連動するようになっており、第２
図に図示する第１の切換位置か、あるいはスイッチ２０
をライン１３に、スイッチ２１をライン１４に、スイッ
チ２２をライン１８に、スイッチ２３をライン１９にそ
れぞれ接続する第２の切換位置のいずれか一方に設定す
ることができるようになっている。

第２表を参照すると、第２の切換位置に設定した場合、
ビブラート深さ１においては分周出力のピッチは という順に繰返し変化し、前記第１の切換位置における
深さ２のときと同じ深さのビブラートがかかる。

また、第２の切換位置における深さ２においては という順に繰返しピッチが変化し、更に深いビブラート
がかかる。

従って、スイッチ２０〜２３の切換えによって、デイレ
イビブラートにおける全体的なビブラート深さの程度を
調整することができる。

第５図は第２図のデイレイビブラート付加回路１１の変
更例を示すもので、シフトレジスタ３９の周辺のみを図
示し、第２図と同一の他の部分の図示は省略してある。

第５図の例は、深さ０すなわち正規のピッチを維持する
時間が長くなるようにしたものである。

押鍵当初に微分回路４１から出力される１発パルス（第
６図ａ）をデイレイ用発振器４０に加える際に、ワンシ
ョット回路５０を介在させ、発振器４０の動作開始を遅
らせるようになっている。

ワンショット回路５０で設定された時間Ｔ０（第６図ｂ
）の後にデイレイ用発振器４０が動作開始し（第６図Ｃ
）、ビブラートがかからない深さＯの時間はＴ０＋Ｔ１
となり、長くなる（第６図ｄ）。

発音時当初におけるビブラートのかからない時間をでき
るだけ長くし、発音開始後にできるだけ集中して段階的
に深くなるビブラートをかけるようにすることは、好ま
しいデイレイビブラート効果をもたらす。

勿論、ワンショツト同路５０の動作時間Ｔ０は任意に設
定することができる。

第７図はデイレイビブラート付加回路１１の別の変更例
を示すもので、シフトレジスタ３９の周辺のみを図示し
、他の部分は第２図と同一であるため図示を省略してあ
る。

第７図の例は、深さＯの持続時間がワンショット回路５
０の動作時間Ｔｏのみに依存するように構成したもので
ある。

押鍵当初に微分回路４１から出力される１発のパルス（
第８図ａ）はワンショット回路５０を、駆動し、動作時
間Ｔ０（第８図ｂ）の後にデイレイ用発振器４０が動作
開始する（第８図ｄ）。

ワンショット回路５０の出力は微分整流回路５１にも加
わり、動作時間Ｔ０が終わったときに負のパルスを発生
する。

負のパルスはインバータ５２て反転され（第８図Ｃ）、
シフトレジスタ３９の１段目のフリップフロップ３９ｄ
をセットする。

従って、ワンショット回路５０の動作時間Ｔ０の終了と
ともにシフトレジスタ３９の１段目の出力ライン４４が
信号“１”となり、第８図ｅに示すように深さ１のビブ
ラートがかかる。

動作時間Ｔ０の後、時間Ｔ１が経過すると発振器４０か
らパルスＤＰが出力され、１段目のフリツブフロツプ３
９ａの信号“１”は２段目のフリツプフロツブ３９ｂに
シフトされ、ビブラート深さは深さ２に移行する。

なお、第７図の回路においてはノア回路４２の出力はシ
フトレジスタ３９には入力されない。

上述のように、ビブラートのかからない深さ０の持続時
間はワンショツト回路５０の動作時間Ｔ０にのみ依存し
、動作時間Ｔ０を適宜設定することにより深さ０の持続
時間を自由に設定できる。

なお、１２音階音の各音名毎に別々にデイレイビブラー
トを施したい場合は、第２図または第５図または第７図
に示すようなデイレイビブラ−ト付加回路付きのトーン
ジエネレータ１０を各音名毎にそれぞれ設けるとよい。

以上説明したようにこの発明によれば、デイレイビブラ
−トを簡単な構成によって実現できる。

【図面の簡単な説明】

第１図は従来のトーンジエネレータの一例を示すブロッ
ク図、第２図はこの発明の一実施例を示すブロック図、
第３図は第２図の装置によるデイレイビブラート制御動
作を説明するタイミングチャート、第４図はデイレイ用
発振器の−例を示す回路図、第５図は第２図の変更例を
示すブロック図、第６図は第５図の装置によるデイレイ
ビブラード制御動作を説明するタイミングチャート、第
７図は第２図の別の変更例を示すブロック図、第８図は
第７図の装置によるデイレイビブラ−ト制御動作を説明
するタイミングチャートである。 １０……トーンジエネレータ、１１……デイレイイビブ
ラート付加回路、１２……リセツトタイミング遅延用シ
フトレジスタ、２０〜２３……ビブラート深さ設定スイ
ッチ、３１……ビブラート用シフトレジスタ、３２……
ビブラート発振器、３９……デイレイ用シフ１−レジス
ク、４０……デイレイ用発振器、４１……微分回路、５
０……ワンショット回路、５１……微分整流回路。

Claims (1)

【特許請求の範囲】
1. １ クロツクパルスに従ってその内容を初期値から順次
   変える計数手段と、この計数手段の内容が前記初期値に
   対して所定の音高に対応した値だけ離れた値になったこ
   とを検出する検出手段とを有し、前記検出手段の検出出
   力を前記計数手段の初期値設定信号として利用し、前記
   計数手段の初期値設定タイミングに応じた所望の周期の
   出力パルスを得る電子楽器のトーンジエネレータにおい
   て、前記検出手段の検出出力を複数段階に順次遅延し、
   遅延時間が異なる複数の遅延信号を取り出す第１の回路
   と、この第１の回路で取り出した遅延信号のいくつかを
   ビブラート周波数に関連する速さで順番に周期的に選択
   し、選択した遅延信号を前記計数手段に初期値設定用信
   号として供給する第２の回路と、この第２の回路で選択
   の対象とする前記いくつかの遅延信号を指定し、かつそ
   れらの遅延信号の組合せを押鍵後の時間経過に応じて変
   化する第３の回路とを具え、押鍵後の時間経過に応じて
   深さが変化するビブラートをかけるようにした電子楽器
   のビブラート制御装置。