JPS58184B2 - ハンドウタイソウチノ セイゾウホウ - Google Patents
ハンドウタイソウチノ セイゾウホウInfo
- Publication number
- JPS58184B2 JPS58184B2 JP49080430A JP8043074A JPS58184B2 JP S58184 B2 JPS58184 B2 JP S58184B2 JP 49080430 A JP49080430 A JP 49080430A JP 8043074 A JP8043074 A JP 8043074A JP S58184 B2 JPS58184 B2 JP S58184B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- leads
- chip
- metal base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は集積回路の個別部品等を含む半導体チップのワ
イヤレスボンディング方式に於ける製造及び実装が容易
な半導体装置の製造法に関する。
イヤレスボンディング方式に於ける製造及び実装が容易
な半導体装置の製造法に関する。
従来から半導体チップを各部のリード線と電気的に接続
する場合、細いワイヤーを使用して各接続点間を個々に
接続するワイヤーボンディング方式が行われているが、
この方法によると非常に手間がかかるうえ、接続後の信
頼性もあまりすぐれなかった。
する場合、細いワイヤーを使用して各接続点間を個々に
接続するワイヤーボンディング方式が行われているが、
この方法によると非常に手間がかかるうえ、接続後の信
頼性もあまりすぐれなかった。
これに対して細いワイヤを使用しない種々のワイヤレス
ボンディング方式が提案され、その代表的なものとして
半導体チップの製造工程で予め一体的にビームリード或
いは接続用突起等の電極導出端子を用いて基板配線等に
ワイヤレスボンディングするビームリード方式やフリッ
プチップ方式等が開発されている。
ボンディング方式が提案され、その代表的なものとして
半導体チップの製造工程で予め一体的にビームリード或
いは接続用突起等の電極導出端子を用いて基板配線等に
ワイヤレスボンディングするビームリード方式やフリッ
プチップ方式等が開発されている。
上記のワイヤレスボンディング法によれば半導体チップ
と基板配線との複数接続点間が一度にボンディングされ
ることや接点の信頼性が高い等の多くの長所を備えてい
る。
と基板配線との複数接続点間が一度にボンディングされ
ることや接点の信頼性が高い等の多くの長所を備えてい
る。
しかしながら上述のごときワイヤレスボンディング方式
を採用するにあたっては従来は拡散工程等の素子組込み
ウェハ作製工程終了後に、ビームリード接続用突起（バ
ンプ）などの基板への接続手段作製工程、チップ分割工
程、チップの基板へのボンディング工程、プリント基板
等への設置ボンディング工程等の工程が必要とされてい
た。
を採用するにあたっては従来は拡散工程等の素子組込み
ウェハ作製工程終了後に、ビームリード接続用突起（バ
ンプ）などの基板への接続手段作製工程、チップ分割工
程、チップの基板へのボンディング工程、プリント基板
等への設置ボンディング工程等の工程が必要とされてい
た。
一方ビームリードやバンプ作製工程が非常に複雑であり
、また基板への接続手段の作製が困難であるとともにそ
の作製工程中に歩留りが低下するおそれがある。
、また基板への接続手段の作製が困難であるとともにそ
の作製工程中に歩留りが低下するおそれがある。
また素子組込み工程に於いて既に不良品となったウェハ
内の各チップにビームリードやバンプ等の接続手段をつ
けなければならず材料の無駄が多いことや、また、ビー
ムリード、フリップチップ方式等は基板へのボンディン
グ工程、さらに必要に応じその基板のプリント基板等へ
の設置ボンディング工程と半導体装置として利用するた
めには二度のボンディング工程が必要であり工程が複雑
であるとともに、さらに、チップの基板へのボンディン
グ工程は、ビームリードやバンプ等の微小な接続手段を
基板に機械的な方法で接着しなければならずボンディン
グ工程が非常に困難であること、等の難点がある。
内の各チップにビームリードやバンプ等の接続手段をつ
けなければならず材料の無駄が多いことや、また、ビー
ムリード、フリップチップ方式等は基板へのボンディン
グ工程、さらに必要に応じその基板のプリント基板等へ
の設置ボンディング工程と半導体装置として利用するた
めには二度のボンディング工程が必要であり工程が複雑
であるとともに、さらに、チップの基板へのボンディン
グ工程は、ビームリードやバンプ等の微小な接続手段を
基板に機械的な方法で接着しなければならずボンディン
グ工程が非常に困難であること、等の難点がある。
本発明は通常ワイヤーボンディング方式等に使用される
半導体チップと金属基体等を利用して、半導体チップの
電極パッド部より直接つながるリードを形成することに
より上記難点を回避した新たな半導体装置の製造法を提
供せんとするものである。
半導体チップと金属基体等を利用して、半導体チップの
電極パッド部より直接つながるリードを形成することに
より上記難点を回避した新たな半導体装置の製造法を提
供せんとするものである。
以下本発明の実施例を図面を用いて詳細に説明する。
第１図は通常のワイヤーボンディング方式等に於いて使
用される良品のチップを示しており、Ｓｉ半導体ウェハ
１に絶縁膜２等を利用した拡散工程により所望の素子を
組込んだ後、Ａｌ配線３が作製されている。
用される良品のチップを示しており、Ｓｉ半導体ウェハ
１に絶縁膜２等を利用した拡散工程により所望の素子を
組込んだ後、Ａｌ配線３が作製されている。
さらにこのチップの表面は電極パッド部４を除いて、低
温気相成長法等によるＳｉＯ２膜５が被覆されている。
温気相成長法等によるＳｉＯ２膜５が被覆されている。
本発明によれば、上述のごとき良品チップの上面に適当
な手法により導電性エポキシ６等を用いて第２図に示す
ごとくＮｉ金属基体７を接着し、チップの周辺外方に張
出させる。
な手法により導電性エポキシ６等を用いて第２図に示す
ごとくＮｉ金属基体７を接着し、チップの周辺外方に張
出させる。
上記Ｎｉ金属基体７上に、少なくともリードを形成する
領域を残してレジスト膜を塗布し、このレジスト膜をマ
スクとして選択Ａｕメッキを行う。
領域を残してレジスト膜を塗布し、このレジスト膜をマ
スクとして選択Ａｕメッキを行う。
その後上記マスクとなったレジスト膜を除去して第３図
に示すごとくＮｉ金属基体７上にリードとなるＡｕメッ
キ膜８を作製する。
に示すごとくＮｉ金属基体７上にリードとなるＡｕメッ
キ膜８を作製する。
その後、チップ上のＮｉ金属基体７及び不必要になった
部分の導電性エポキシ６等をエツチング等により除去し
て、第４図に示す如く各電極パッド４と接続された適宜
パターンのリード８を作製する。
部分の導電性エポキシ６等をエツチング等により除去し
て、第４図に示す如く各電極パッド４と接続された適宜
パターンのリード８を作製する。
この場合Ａｕメッキ膜８の下のＮｉ金属基体７が工程の
種類により半導体チップの導電性エポキシ上、又はＡｕ
メッキ膜８の間のＮｉ金属基体７をエツチング除去する
際に残存すれば残してもさしつかえないことは明白であ
る。
種類により半導体チップの導電性エポキシ上、又はＡｕ
メッキ膜８の間のＮｉ金属基体７をエツチング除去する
際に残存すれば残してもさしつかえないことは明白であ
る。
その後半導体チップの保護を行うために半導体チップの
表面側と裏面側をエポキシ９等で被覆し、第６図に示す
ごとく所望の半導体装置を得る。
表面側と裏面側をエポキシ９等で被覆し、第６図に示す
ごとく所望の半導体装置を得る。
この場合Ａｕ膜８によるリードの長さは容易に長くし得
るためにハンダ付は等により、所定のパターンで配線さ
れたプリント基板等への接着が可能である。
るためにハンダ付は等により、所定のパターンで配線さ
れたプリント基板等への接着が可能である。
上記実施例に於ては半導体チップとして通常ワイヤーボ
ンディング方式等で使用されているＡｌ配線がなされそ
の上に低温気相成長によるＳ ｉＯ２膜で被覆されたチ
ップを使用する場合に関して述べたが本発明は利用する
リード形成材料、リード形成技術を適宜に選択すること
により、ＴｉＰｔＡｕ、ＣｒＡｕ等の多層配線を使用し
た半導体チップや、Ａｌ配線の電極パッド部に表面がＡ
ｕ膜よりなる多層金属膜を付着したもの等種々半導体チ
ップに適用し得ることは容易に推考し得る。
ンディング方式等で使用されているＡｌ配線がなされそ
の上に低温気相成長によるＳ ｉＯ２膜で被覆されたチ
ップを使用する場合に関して述べたが本発明は利用する
リード形成材料、リード形成技術を適宜に選択すること
により、ＴｉＰｔＡｕ、ＣｒＡｕ等の多層配線を使用し
た半導体チップや、Ａｌ配線の電極パッド部に表面がＡ
ｕ膜よりなる多層金属膜を付着したもの等種々半導体チ
ップに適用し得ることは容易に推考し得る。
また上記実施例では、Ｎｉ金属基体上にＡｕメッキによ
りリードを形成する場合に関して述べたが、半導体チッ
プに接着する金属基体としてＣｕ。
りリードを形成する場合に関して述べたが、半導体チッ
プに接着する金属基体としてＣｕ。
Ｆｅ、 Ａｕ、 Ａｇ、 Ｓｎ等種々の金属が使用可能
であるとともに、リードの製法に於ても金属基体の補強
又はリード自身となるＡｕメッキ膜等を使用せず本発明
に於ては半導体チップに接着する金属基体自体を所定の
リードパターンにエツチングしリードを形成し得る事等
他のリード作製法が種々推考し得る。
であるとともに、リードの製法に於ても金属基体の補強
又はリード自身となるＡｕメッキ膜等を使用せず本発明
に於ては半導体チップに接着する金属基体自体を所定の
リードパターンにエツチングしリードを形成し得る事等
他のリード作製法が種々推考し得る。
また金属基体の形状もホトエッチ技術使用時の位置合わ
せ等を考慮して種々変化し得る事は明白である。
せ等を考慮して種々変化し得る事は明白である。
さらに上記実施例では半導体チップに金属基体を接着す
る場合半導体チップ全面を導電性エポキシで被覆するよ
うに接着したが導電性エポキシは少なくとも、電極パッ
ド部のみに塗布しておけば十分であるとともに、金属基
体を接着する方法として導電性エポキシのみによらずパ
ッド部にハンダメッキ等をほどこし適当な手法により、
ハンダによる接着等様々の方法が容易に推考し得る。
る場合半導体チップ全面を導電性エポキシで被覆するよ
うに接着したが導電性エポキシは少なくとも、電極パッ
ド部のみに塗布しておけば十分であるとともに、金属基
体を接着する方法として導電性エポキシのみによらずパ
ッド部にハンダメッキ等をほどこし適当な手法により、
ハンダによる接着等様々の方法が容易に推考し得る。
さらにまた、上記実施例に於ては個々の半導体チップに
リードを形成する場合に関して述べたが本発明によれば
、半導体チップ間の位置関係等を考慮することにより多
数のチップに一度にリードを形成し省力化をはかれると
ともにリードの長さ形状等も容易に変化し得るため、本
発明により製造された半導体装置の利用法実装法等も巾
広く変化が可能でその用途も種々考察し得る。
リードを形成する場合に関して述べたが本発明によれば
、半導体チップ間の位置関係等を考慮することにより多
数のチップに一度にリードを形成し省力化をはかれると
ともにリードの長さ形状等も容易に変化し得るため、本
発明により製造された半導体装置の利用法実装法等も巾
広く変化が可能でその用途も種々考察し得る。
かくして本発明に於ては実施例より明らかなごとく、使
用する半導体チップの作製が非常に簡単であること、ま
た直接半導体チップのパッドより長いリードを形成し得
るため、このリードによりプリント基板等への接続も可
能であり、ボンディング工程が非常に簡単になること等
の長所を有する。
用する半導体チップの作製が非常に簡単であること、ま
た直接半導体チップのパッドより長いリードを形成し得
るため、このリードによりプリント基板等への接続も可
能であり、ボンディング工程が非常に簡単になること等
の長所を有する。
また半導体チップとしては、電極パッドが特別に作製さ
れていないワイヤボンド用チップでも適用することがで
き、更にリードは基体自身で支持機能を有する金属基体
を利用するため工程中の取扱いが極めて容易な半導体装
置を得る。
れていないワイヤボンド用チップでも適用することがで
き、更にリードは基体自身で支持機能を有する金属基体
を利用するため工程中の取扱いが極めて容易な半導体装
置を得る。
なお本明細書中ならびに特許請求範囲の記載において半
導体装置とは、集積回路個別部品等をも含むものである
ことはいうまでもない。
導体装置とは、集積回路個別部品等をも含むものである
ことはいうまでもない。
図面はいずれもこの発明の一実施例の各製造過程を示し
、第１図は半導体チップの断面図、第２図は半導体チッ
プに導電性エポキシと金属導体とを接着した状態を示す
断面図、第３図は第２図にさらにＡｕ膜を接着した図、
第４図は第３図の平面図、第５図は第３図の半導体装置
から不用な導電性エポキシを除去した断面図、第６図は
第５図の半導体装置をエポキシ樹脂で被覆した断面図で
ある。 １・・・・・・半導体チップ、４・・・・・・電極パッ
ド、５・・・・・・導電性エポキシ、８・・・・・・Ａ
ｕメッキ膜。
、第１図は半導体チップの断面図、第２図は半導体チッ
プに導電性エポキシと金属導体とを接着した状態を示す
断面図、第３図は第２図にさらにＡｕ膜を接着した図、
第４図は第３図の平面図、第５図は第３図の半導体装置
から不用な導電性エポキシを除去した断面図、第６図は
第５図の半導体装置をエポキシ樹脂で被覆した断面図で
ある。 １・・・・・・半導体チップ、４・・・・・・電極パッ
ド、５・・・・・・導電性エポキシ、８・・・・・・Ａ
ｕメッキ膜。
Claims (1)
- １ 半導体チップの各電極パッドよりこの半導体チップ
外の外部への接続端子となるリードを形成するにあたり
、所要の半導体回路を形成した半導体チップ上に、基体
自身で所定形状に支持する機能を有する金属基体を周辺
が上記半導体チップの外方へ張出すように被着し、該金
属基体を半導体チップの少なくとも電極パッド部に電気
的に導通性をもつように接着し、その後金属基体の不要
部分を除去してこの金属基体により半導体チップの電極
パッドに接続されるリードを形成することを特徴とする
半導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49080430A JPS58184B2 (ja) | 1974-07-12 | 1974-07-12 | ハンドウタイソウチノ セイゾウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49080430A JPS58184B2 (ja) | 1974-07-12 | 1974-07-12 | ハンドウタイソウチノ セイゾウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS519579A JPS519579A (en) | 1976-01-26 |
| JPS58184B2 true JPS58184B2 (ja) | 1983-01-05 |
Family
ID=13718043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49080430A Expired JPS58184B2 (ja) | 1974-07-12 | 1974-07-12 | ハンドウタイソウチノ セイゾウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58184B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140598A (ja) * | 1982-02-17 | 1983-08-20 | Hitachi Ltd | 伝熱管 |
-
1974
- 1974-07-12 JP JP49080430A patent/JPS58184B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140598A (ja) * | 1982-02-17 | 1983-08-20 | Hitachi Ltd | 伝熱管 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS519579A (en) | 1976-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| US20020089053A1 (en) | Package having array of metal pegs linked by printed circuit lines | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| US3777365A (en) | Circuit chips having beam leads attached by film strip process | |
| TW200845350A (en) | Dual or multiple row package | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| US5895231A (en) | External terminal fabrication method for semiconductor device package | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JPS58184B2 (ja) | ハンドウタイソウチノ セイゾウホウ | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JP3115807B2 (ja) | 半導体装置 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH02252248A (ja) | 半導体装置の製造方法 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 |