JPS58186231A - 受信装置 - Google Patents
受信装置Info
- Publication number
- JPS58186231A JPS58186231A JP6921182A JP6921182A JPS58186231A JP S58186231 A JPS58186231 A JP S58186231A JP 6921182 A JP6921182 A JP 6921182A JP 6921182 A JP6921182 A JP 6921182A JP S58186231 A JPS58186231 A JP S58186231A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- tuning
- tuned
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/16—Tuning without displacement of reactive element, e.g. by varying permeability
- H03J3/18—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance
- H03J3/185—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance with varactors, i.e. voltage variable reactive diodes
Landscapes
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、入力部分に電子同調回路を使用した受信装置
の改良に関する。
の改良に関する。
一般に、電子同調回路は、ＡＭやＦＭラジオおよびテレ
ビジョンのチー−す等に広く利用されているが、この回
路に使用する可変容量ダイオードの制御直流電圧が比較
的低いため、例え′ば強電界の電波がアンテナへ誘起し
、可変容量ダイオードの両端に印加される高周波電圧が
高くなると、ダイオードの容量が高周波信号により変化
せしめられる。これにより、電子同調回路は非線形歪を
発生し、回路自身で相互変調歪（以下ＩＭと称する）を
生じ易くなるという欠点があった。
ビジョンのチー−す等に広く利用されているが、この回
路に使用する可変容量ダイオードの制御直流電圧が比較
的低いため、例え′ば強電界の電波がアンテナへ誘起し
、可変容量ダイオードの両端に印加される高周波電圧が
高くなると、ダイオードの容量が高周波信号により変化
せしめられる。これにより、電子同調回路は非線形歪を
発生し、回路自身で相互変調歪（以下ＩＭと称する）を
生じ易くなるという欠点があった。
本発明は、前述した従来の電子同調回路の問題点を克服
すべく提案されたもので、その目的は、比較的高い直流
電圧（通常１５Ｖ以上）で可変容量ダイオードを制御し
て、強電界の電波に対してもＩＭの小さい電子同調回路
を備えだ受信装置を提供するにある。
すべく提案されたもので、その目的は、比較的高い直流
電圧（通常１５Ｖ以上）で可変容量ダイオードを制御し
て、強電界の電波に対してもＩＭの小さい電子同調回路
を備えだ受信装置を提供するにある。
なお、可変容量ダイオードを使用した同調回路で発生す
るＩＭの大きさは、例えば電子通信学会誌（１可変容針
ダイオードの相互変調ひずみ」Ｔｒａｎｓ、 ＩＥＣＥ
’８１／１０ Ｖｏｌ、 Ｊ６４−ＣＮｏ、 １０
）等に報告されているように、ダイオードの両端に加わ
る高周波電圧と逆バイアス電圧の比、およびダイオード
の容量変イ１特性によって大幅に変化する。もし、使用
する可変容量ダイオードの容破変化蒔性およびダイオー
ドの両端に加わる高周波電圧が一定ならば、逆バイアス
電圧が高いほどＩＭは小さくなる。通信用ＨＦ受信機の
場合、アンテナから受信機の入力端子へ加わる高周波電
圧の振幅は、最大ＩＶｒｍｓ程度を考慮しなければなら
ない。
るＩＭの大きさは、例えば電子通信学会誌（１可変容針
ダイオードの相互変調ひずみ」Ｔｒａｎｓ、 ＩＥＣＥ
’８１／１０ Ｖｏｌ、 Ｊ６４−ＣＮｏ、 １０
）等に報告されているように、ダイオードの両端に加わ
る高周波電圧と逆バイアス電圧の比、およびダイオード
の容量変イ１特性によって大幅に変化する。もし、使用
する可変容量ダイオードの容破変化蒔性およびダイオー
ドの両端に加わる高周波電圧が一定ならば、逆バイアス
電圧が高いほどＩＭは小さくなる。通信用ＨＦ受信機の
場合、アンテナから受信機の入力端子へ加わる高周波電
圧の振幅は、最大ＩＶｒｍｓ程度を考慮しなければなら
ない。
以下、本発明に係る受信装置の実施例につき添付図面を
参照して説明する。
参照して説明する。
第１図および第２図は、本発明装置の実施例を示すもの
で、それぞれ接地状態の異なる入力複同調１１回路であ
る。すなわち、第１図および第２図において、１はアン
テナ、２および９は同調トランス、３．４．５．６
は可変容量ダイオード、７および８は結合コンデンサ、
１０．１１．１２はり変容量ダイオードに直流バイアス
電圧を加えるための抵抗、１３は出力端子、１４は同調
制御端子をそれぞれ示す。このように構成される複同調
回路、は、回路のＱと結合度によって定まる周波数特性
を示す。回路が共振して出力端子１３に最大電圧を得る
周波数即ち同調周波数は、端子１４に加える電圧によっ
て変化させることができる。また、回路の結合度は、制
御電圧が低く従って可変容量ダイオードの容量が大きい
ときは結合コンデンサ８により略支配され、可変容量ダ
イオードの容量が小さいときは結合コンデンサ７により
略支配される。このように、結合コンデンサを２個用い
、第１図または第２図に示す如く接続することにより、
広い同調周波数範囲に亘り略一定の結合度が得られる。
で、それぞれ接地状態の異なる入力複同調１１回路であ
る。すなわち、第１図および第２図において、１はアン
テナ、２および９は同調トランス、３．４．５．６
は可変容量ダイオード、７および８は結合コンデンサ、
１０．１１．１２はり変容量ダイオードに直流バイアス
電圧を加えるための抵抗、１３は出力端子、１４は同調
制御端子をそれぞれ示す。このように構成される複同調
回路、は、回路のＱと結合度によって定まる周波数特性
を示す。回路が共振して出力端子１３に最大電圧を得る
周波数即ち同調周波数は、端子１４に加える電圧によっ
て変化させることができる。また、回路の結合度は、制
御電圧が低く従って可変容量ダイオードの容量が大きい
ときは結合コンデンサ８により略支配され、可変容量ダ
イオードの容量が小さいときは結合コンデンサ７により
略支配される。このように、結合コンデンサを２個用い
、第１図または第２図に示す如く接続することにより、
広い同調周波数範囲に亘り略一定の結合度が得られる。
第１図および第２図に示す回路において、同調トランス
２，９の巻数比は、回路の入出力インピーダンスと所要
のＱによって求められ名。
２，９の巻数比は、回路の入出力インピーダンスと所要
のＱによって求められ名。
例えば入出力インピーダンスが５０〜７５Ωの実用回路
では、巻数比は８〜１５程度になるので、入力端子にＩ
Ｖｒｍｓの高周波信号が印加されると、可変Ｕ ｔダ
イオード１個の両端に加わる高周波電圧は４〜７５Ｖｒ
ｍＳ となり、ＤＣ５Ｖ〜１０ｖ程度の制御電圧では高
周波信号のピーク区間で可−変容量ダイオードが導通状
態となり、著しいＩＭや雑音を生じる。そこで、本発明
においては、このような障害を避けるために、制御電圧
の＋−ｉＪ変範囲全範囲Ｖ以上に設定する。
では、巻数比は８〜１５程度になるので、入力端子にＩ
Ｖｒｍｓの高周波信号が印加されると、可変Ｕ ｔダ
イオード１個の両端に加わる高周波電圧は４〜７５Ｖｒ
ｍＳ となり、ＤＣ５Ｖ〜１０ｖ程度の制御電圧では高
周波信号のピーク区間で可−変容量ダイオードが導通状
態となり、著しいＩＭや雑音を生じる。そこで、本発明
においては、このような障害を避けるために、制御電圧
の＋−ｉＪ変範囲全範囲Ｖ以上に設定する。
ところが、増幅器、ミキサ等に半導体素子を使用した通
常の受信装置の場合、内部の電源電圧はＤＣ４〜１８Ｖ
程度が用いられるので、例えば可変容量ダイオードの制
御電圧を１５〜８０ｖに設定するためには、特別な電源
回路を用意する必較がある。そこで、第３図は、本発明
受信装置に使用する同調制御電圧発生回路の一実施例を
示すものである。すなわち、第３図において、２１は演
算制御回路、２２はＤ／Ａ変換器、２３は周波数ンンセ
サイザ、２４は演算増幅器、２５、２６．３０．３２．
５１は抵抗、２７．２８．２９ はＣＭＯＳインバー
タ、３１は発振回路を構成するコンデンサ、３３．３４
．３５ は同一のＩＣパッケージ中のＣＭＯＳインバ
ータ、３６．３７．３８．３９゜４０、４１．４２
はＮ倍圧整流回路を構成するコンデンサ、４３．４４．
４５．４６．４７．４８はＮ倍圧整流回路を構成するダ
イオード、５０はスイッチングトランジスタ、５２はチ
ョークコイルをそれぞれ示す。
常の受信装置の場合、内部の電源電圧はＤＣ４〜１８Ｖ
程度が用いられるので、例えば可変容量ダイオードの制
御電圧を１５〜８０ｖに設定するためには、特別な電源
回路を用意する必較がある。そこで、第３図は、本発明
受信装置に使用する同調制御電圧発生回路の一実施例を
示すものである。すなわち、第３図において、２１は演
算制御回路、２２はＤ／Ａ変換器、２３は周波数ンンセ
サイザ、２４は演算増幅器、２５、２６．３０．３２．
５１は抵抗、２７．２８．２９ はＣＭＯＳインバー
タ、３１は発振回路を構成するコンデンサ、３３．３４
．３５ は同一のＩＣパッケージ中のＣＭＯＳインバ
ータ、３６．３７．３８．３９゜４０、４１．４２
はＮ倍圧整流回路を構成するコンデンサ、４３．４４．
４５．４６．４７．４８はＮ倍圧整流回路を構成するダ
イオード、５０はスイッチングトランジスタ、５２はチ
ョークコイルをそれぞれ示す。
次に、第３図に示す回路の動作につき説明する。まず、
演算制御回路２１は、図示していない操作パネル部から
設定される受信周波数データに基づき、周波数シンセサ
イザ２３へ周波数制御データを与える。まだ、使用する
可変容量ダイオードの制御電圧対容量特性、同調トラン
スのインダクタンスおよび受信周波数データから演算処
理の後、同調データをり、／Ａ変換器２２へ６える。次
いで、Ｄ／Ａ変換器２２の出力は、演算増幅器２４の正
相入力端子へ加えられる。
演算制御回路２１は、図示していない操作パネル部から
設定される受信周波数データに基づき、周波数シンセサ
イザ２３へ周波数制御データを与える。まだ、使用する
可変容量ダイオードの制御電圧対容量特性、同調トラン
スのインダクタンスおよび受信周波数データから演算処
理の後、同調データをり、／Ａ変換器２２へ６える。次
いで、Ｄ／Ａ変換器２２の出力は、演算増幅器２４の正
相入力端子へ加えられる。
ＣＭＯＳインバータ２７．２８．２９ 、抵抗３０．３
２ およびコンデンサ３１ よりなる回路は、発振回路
を構成し、この発振回路の発振周波数はコンデンサ３１
と抵抗３２の値により広範囲に設定し得も。まだ、ＣＭ
ＯＳインバータ３３．３４．３５ は同一のパッケー
ジに含捷れているものであり、こねらの電源電圧は前記
演算増幅器２４の出力端ｆより供給される。ＣＭＯ８Ｉ
Ｃは広範囲の電源電圧で動作し７、出力波形の最大電圧
は略電源電圧に等しくなる。一方、コンデンサ３６〜４
２゜ダイオード４３〜４９からなる回路は、周知のＮ倍
圧整流回路″！！たけコツククロフト回路と称されるも
のである。本例において、回路の設定倍率は、Ｎ＝７で
ある。従って、演算増幅器２４の出力電圧を■。とすれ
ば、本例の同調制御電圧発生回路の出力電圧は、ダイオ
ードの損失を無視すれば７ｖｏとなる。また、この回路
においては、ダイオード４９のカソードから抵抗２５゜
２６を介して演算増幅器２４の逆相端子ヘンイードバッ
クがかけられ、ＣＭＯＳインバータの特性やダイオード
の順方向電圧降下によって生じるＮ倍圧整流回路の直線
性の劣化が補償されている。さらに、スイッチングトラ
ンジスタ５０は、コンデンサ３６〜４２に充電された電
荷を急速に放電させるだめのものである。このように構
成される同調制御電圧発生回路の出力は、第１図またけ
第２図に示す回路の制御端子１４に接続されるため、負
荷電流は極めて小さいものとなる。
２ およびコンデンサ３１ よりなる回路は、発振回路
を構成し、この発振回路の発振周波数はコンデンサ３１
と抵抗３２の値により広範囲に設定し得も。まだ、ＣＭ
ＯＳインバータ３３．３４．３５ は同一のパッケー
ジに含捷れているものであり、こねらの電源電圧は前記
演算増幅器２４の出力端ｆより供給される。ＣＭＯ８Ｉ
Ｃは広範囲の電源電圧で動作し７、出力波形の最大電圧
は略電源電圧に等しくなる。一方、コンデンサ３６〜４
２゜ダイオード４３〜４９からなる回路は、周知のＮ倍
圧整流回路″！！たけコツククロフト回路と称されるも
のである。本例において、回路の設定倍率は、Ｎ＝７で
ある。従って、演算増幅器２４の出力電圧を■。とすれ
ば、本例の同調制御電圧発生回路の出力電圧は、ダイオ
ードの損失を無視すれば７ｖｏとなる。また、この回路
においては、ダイオード４９のカソードから抵抗２５゜
２６を介して演算増幅器２４の逆相端子ヘンイードバッ
クがかけられ、ＣＭＯＳインバータの特性やダイオード
の順方向電圧降下によって生じるＮ倍圧整流回路の直線
性の劣化が補償されている。さらに、スイッチングトラ
ンジスタ５０は、コンデンサ３６〜４２に充電された電
荷を急速に放電させるだめのものである。このように構
成される同調制御電圧発生回路の出力は、第１図またけ
第２図に示す回路の制御端子１４に接続されるため、負
荷電流は極めて小さいものとなる。
今、受信装置の操作パネルを操作して、ある受信周波数
からより高い受信周波数に切り換える場合、同調周波数
をより高くすなわち町変容敏ダイオードの制御電圧をよ
、り高くする必要がある。この時、演算制御回路２１は
、より大きな同調データをり、／Ａ変換器２２に与えて
演算増幅器２４の出力電圧Ｖ。はより高くなる。しかる
に、ダイオード４３〜４９の順方向抵抗は比較的小さい
ので、Ｎ倍圧整流回路の出力電圧は比較的短時間に上昇
するだめ、第１図および第２図に示す人力複同調回路は
比較的短時間に希望の周波数へ同調する。
からより高い受信周波数に切り換える場合、同調周波数
をより高くすなわち町変容敏ダイオードの制御電圧をよ
、り高くする必要がある。この時、演算制御回路２１は
、より大きな同調データをり、／Ａ変換器２２に与えて
演算増幅器２４の出力電圧Ｖ。はより高くなる。しかる
に、ダイオード４３〜４９の順方向抵抗は比較的小さい
ので、Ｎ倍圧整流回路の出力電圧は比較的短時間に上昇
するだめ、第１図および第２図に示す人力複同調回路は
比較的短時間に希望の周波数へ同調する。
しかし、これとは反対に、現在受信している周波数より
低い周波数へ同調させる場合には、用便容量ダイオード
の制御電圧をより低くする必要があるが、前述のように
Ｎ倍圧整流回路の負荷電流が極めて小さく、ダイオード
４３〜４９か逆方向にバイアスされており、本実施例回
路の出力電圧が所定の値まで低下して目的の周波数に同
調するまでの時間は比較的長くなり、受信装置の運用ト
不都合を生じる。このような不都合を解決するだめ、受
信周波数を低い方向へ変化させた場合は、演算制御回路
２１ より短時間持続するパルスをスイッチングトラン
ジスタ５０に供給してこれを導通状態にし、コンデンサ
３６〜４２に充電していた電荷を一旦放電せしめ、その
後所定の同調制御電圧を発生させるようにする。このよ
うにして、受信周波数を高くする場合も低くする場合も
、短時間に入力複同調回路が所定の周波数に同調させ、
受信装置の運用に不都合を生じないようにすることがで
きる。
低い周波数へ同調させる場合には、用便容量ダイオード
の制御電圧をより低くする必要があるが、前述のように
Ｎ倍圧整流回路の負荷電流が極めて小さく、ダイオード
４３〜４９か逆方向にバイアスされており、本実施例回
路の出力電圧が所定の値まで低下して目的の周波数に同
調するまでの時間は比較的長くなり、受信装置の運用ト
不都合を生じる。このような不都合を解決するだめ、受
信周波数を低い方向へ変化させた場合は、演算制御回路
２１ より短時間持続するパルスをスイッチングトラン
ジスタ５０に供給してこれを導通状態にし、コンデンサ
３６〜４２に充電していた電荷を一旦放電せしめ、その
後所定の同調制御電圧を発生させるようにする。このよ
うにして、受信周波数を高くする場合も低くする場合も
、短時間に入力複同調回路が所定の周波数に同調させ、
受信装置の運用に不都合を生じないようにすることがで
きる。
第４図は、前記第３図に示す回路において、抵抗２６と
置換して接続し得る区間線形近似回路の一実施例を示す
ものである。すなわち、第４図において、６０．６１．
６２．６３ は抵抗、６４゜６５、６６ は定電圧
ダイオードをそれぞれ示す。
置換して接続し得る区間線形近似回路の一実施例を示す
ものである。すなわち、第４図において、６０．６１．
６２．６３ は抵抗、６４゜６５、６６ は定電圧
ダイオードをそれぞれ示す。
この（回路は、Ｄ、／Ａ変換器の最小ステップ（２進デ
ータの最下位の１ビツトに相当）の重みを同調制御電圧
あるいは同調周波数の可変範囲全体に亘シ略均−にする
ために使用される。可変容量ダイオードの制御電圧は充
分高いので、ダイオードの接合電位差を無視し７容１ｃ
と制御電圧■の関係はＣ６＝ ＫｏＶｏで近似できる。
ータの最下位の１ビツトに相当）の重みを同調制御電圧
あるいは同調周波数の可変範囲全体に亘シ略均−にする
ために使用される。可変容量ダイオードの制御電圧は充
分高いので、ダイオードの接合電位差を無視し７容１ｃ
と制御電圧■の関係はＣ６＝ ＫｏＶｏで近似できる。
前記式において、Ｋｏ は比例定数、ｎは可変容量ダ
イオードの制御感度を表わす指数であり、一般にｎニー
３〜０４である。また、並列共振回路が可変容量ダイオ
ードの容量Ｃと同調トランスのインダクタンスＬで構成
されるとすれば、同調局同調周波数ｆ。と制御電圧Ｖの
関係は、Ｋ１１．を新しい比例定数としてｆｏ＝に１Ｖ
’で表わさ五る。。
イオードの制御感度を表わす指数であり、一般にｎニー
３〜０４である。また、並列共振回路が可変容量ダイオ
ードの容量Ｃと同調トランスのインダクタンスＬで構成
されるとすれば、同調局同調周波数ｆ。と制御電圧Ｖの
関係は、Ｋ１１．を新しい比例定数としてｆｏ＝に１Ｖ
’で表わさ五る。。
しかるに、前述の電子通信学会誌によれば、ｎ−”−一
の可変容針ダイオードを互いに逆方向に直列接続して
使用すると、ＩＭが小さくなることが報告されているが
、このような可変容量ダイオードを用いた場合、同調周
波数と制御電工 圧の関係はｆｏ−に１Ｖ４ となる。すなわち、制御
′電圧の変化分ΔＶに対応する同調周波数の変化分」ｆ
は、Δｆ −７−Ｋ、 −ｆｏΔ■ で表わせ伝）今
、制御電圧の可変範囲を１５Ｖ〜８０Ｖに設定し、同調
周波数の可変範囲を約１：１５に設定した場合において
、Ｄ／Ａ変換器２２のビット数から決定される制御電圧
の最小ステップΔＶ′に対する同調周波数のステップ変
化Δｆ″の比Δｆ／ΔＶ′は、前述のΔＶとΔｆの関係
式から、可変範囲上端と可変範囲下端で約３５倍も変化
する。すなわち、可変範囲の下端において同調回路のＱ
から要求される精度で同調周波数を設定できるようにＤ
／Ａ変換器のビット数を決定しても、可変範囲の上端付
近では、その精度が有効に利用されない。このような無
駄を排除するため、例えば第４図に示す折線近似回路を
、第３図の同調制御電圧発生回路のフィードバック抵抗
２６の代わりに使用し、Ｄ／Ａ変換器の出力電圧ＶＤに
対する同調制御電圧発生回路の出力電圧Ｖを線形ではな
く Ｖ＝に２ＶＤ（Ｋ２ は比例定数）のように近似
すると、同調周波数ｆ。と出力電圧Ｖ はｆ−Ｋｖ十−
に１・Ｋ２＋ＶＤノヨウニ単純す比０ ０
１ 例関係となる。
の可変容針ダイオードを互いに逆方向に直列接続して
使用すると、ＩＭが小さくなることが報告されているが
、このような可変容量ダイオードを用いた場合、同調周
波数と制御電工 圧の関係はｆｏ−に１Ｖ４ となる。すなわち、制御
′電圧の変化分ΔＶに対応する同調周波数の変化分」ｆ
は、Δｆ −７−Ｋ、 −ｆｏΔ■ で表わせ伝）今
、制御電圧の可変範囲を１５Ｖ〜８０Ｖに設定し、同調
周波数の可変範囲を約１：１５に設定した場合において
、Ｄ／Ａ変換器２２のビット数から決定される制御電圧
の最小ステップΔＶ′に対する同調周波数のステップ変
化Δｆ″の比Δｆ／ΔＶ′は、前述のΔＶとΔｆの関係
式から、可変範囲上端と可変範囲下端で約３５倍も変化
する。すなわち、可変範囲の下端において同調回路のＱ
から要求される精度で同調周波数を設定できるようにＤ
／Ａ変換器のビット数を決定しても、可変範囲の上端付
近では、その精度が有効に利用されない。このような無
駄を排除するため、例えば第４図に示す折線近似回路を
、第３図の同調制御電圧発生回路のフィードバック抵抗
２６の代わりに使用し、Ｄ／Ａ変換器の出力電圧ＶＤに
対する同調制御電圧発生回路の出力電圧Ｖを線形ではな
く Ｖ＝に２ＶＤ（Ｋ２ は比例定数）のように近似
すると、同調周波数ｆ。と出力電圧Ｖ はｆ−Ｋｖ十−
に１・Ｋ２＋ＶＤノヨウニ単純す比０ ０
１ 例関係となる。
従って、Δｆ、＝に１・Ｋ２４ＡＶＤ となり、Ｄ／
Ａ変換器の出力電圧の最小ステップと、同調周波数のス
テップとは、ｉ＞ｒ変範囲全体に匪り一定の比例関係と
なるので、Ｄ、／Ａ変換器の精度を有効に利用すること
ができる。さ、らに、同調周波数すなわち受信周波数と
り、′Ａ変換器に供給されるデータとは単なる比例関係
となるので、演算制御回路が容易に実現できるという利
点を生じる〇以Ｆ説明したように、本発明によれば、入
力複同調回路を構成する可変容量ダイオードの制御電圧
の可変範囲を約１５Ｖ以上に設定し、演算制御回路、Ｄ
／Ａ変換器、演算増幅器、ＣＭＯＳインバータおよびＮ
倍圧整流回路等よりなる同調制御電圧発生回路によって
可変容量ダイオードを制御することにより、強電界の電
波に対しても相！１．変調歪の小さい電子同調方式の受
信装置を廉価に実現することができる。
Ａ変換器の出力電圧の最小ステップと、同調周波数のス
テップとは、ｉ＞ｒ変範囲全体に匪り一定の比例関係と
なるので、Ｄ、／Ａ変換器の精度を有効に利用すること
ができる。さ、らに、同調周波数すなわち受信周波数と
り、′Ａ変換器に供給されるデータとは単なる比例関係
となるので、演算制御回路が容易に実現できるという利
点を生じる〇以Ｆ説明したように、本発明によれば、入
力複同調回路を構成する可変容量ダイオードの制御電圧
の可変範囲を約１５Ｖ以上に設定し、演算制御回路、Ｄ
／Ａ変換器、演算増幅器、ＣＭＯＳインバータおよびＮ
倍圧整流回路等よりなる同調制御電圧発生回路によって
可変容量ダイオードを制御することにより、強電界の電
波に対しても相！１．変調歪の小さい電子同調方式の受
信装置を廉価に実現することができる。
第１図および第２図は本発明に係る受信装置を構成する
人力複同調回路のそｔｌそれ実施例を小す回路図、第３
図は本発明装置に使用する同調制御電圧発生回路の一実
施例を示す回路図、第４図は第３図に示す回路に好適に
応用し得る区間線形近似回路図である。 １・・・アンテナ ２，９・・同調トランス３〜６
・町変容敬ダイオード ７．８ ・結合コンデンサ ｌＯ〜１２・抵抗 ２１・・演算制御回路２２・・・
Ｄ／Ａ変換器 ２３・・・周波数シンセサイザ２４ 演
算増幅器 ２５、２６．３０．３２．５１・・・抵抗２７、２８．
２９．３３．３４．３５・・ＣＭＯＳインバータ３６〜
４２・コンデンサ ４３〜４９・ダイオード ５０ ・・スイッチングトランジスタ ５２・・・チョークコイル ６０〜６３・・・抵抗 ６４〜６６ ・定電圧ダイオード 特許出願人 日本無線株式会社
人力複同調回路のそｔｌそれ実施例を小す回路図、第３
図は本発明装置に使用する同調制御電圧発生回路の一実
施例を示す回路図、第４図は第３図に示す回路に好適に
応用し得る区間線形近似回路図である。 １・・・アンテナ ２，９・・同調トランス３〜６
・町変容敬ダイオード ７．８ ・結合コンデンサ ｌＯ〜１２・抵抗 ２１・・演算制御回路２２・・・
Ｄ／Ａ変換器 ２３・・・周波数シンセサイザ２４ 演
算増幅器 ２５、２６．３０．３２．５１・・・抵抗２７、２８．
２９．３３．３４．３５・・ＣＭＯＳインバータ３６〜
４２・コンデンサ ４３〜４９・ダイオード ５０ ・・スイッチングトランジスタ ５２・・・チョークコイル ６０〜６３・・・抵抗 ６４〜６６ ・定電圧ダイオード 特許出願人 日本無線株式会社
Claims (1)
- 【特許請求の範囲】 （１） −組の同調トランスと、１５Ｖ以上の直流電
丹−で逆方向にバイアスされ前記同調トランスと共に並
列共振回路を構成する町変容駄ダイオード対と、前記並
列共振回路の高インビーターンス側の各端子間に接続し
た第１の結合コンデンサと、前記並列共振回路の同調ト
ランスの低インピーダンス側端子−または町変容門ダイ
オードの低インピーダンス側端子と接地間に接続した第
２の結合コンデンサとを備える複同調回路を設けたこと
を特徴とする受信装置。 （２、特許請求の範囲第１項記載の受信装置において、
受信周波数から同調制御データを演算する演算制御回路
と、この演算制御回路により駆動されるり、／Ａ変換器
と、このＤ／Ａ変換器の出力側に接続された演算増幅器
と、電源端子が演算増幅器の出力側に接続されたスイッ
チング素子と、このスイッチング素子に接続されたＮ倍
圧整流回路とを備え、Ｎ倍圧整流回路の出力電圧の一部
をインピーダンス素子を介して演算増幅器の入力端子ヘ
フィードバノクするように構成した同調電圧発生回路を
複同調回路に対し設けてなる受信装置。 （３）特許請求の範囲第１項まだは第２項記載の受信装
置において、複同調回路を複数設けてなる受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6921182A JPS58186231A (ja) | 1982-04-24 | 1982-04-24 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6921182A JPS58186231A (ja) | 1982-04-24 | 1982-04-24 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186231A true JPS58186231A (ja) | 1983-10-31 |
| JPS6322689B2 JPS6322689B2 (ja) | 1988-05-12 |
Family
ID=13396153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6921182A Granted JPS58186231A (ja) | 1982-04-24 | 1982-04-24 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133429U (ja) * | 1986-02-18 | 1987-08-22 |
-
1982
- 1982-04-24 JP JP6921182A patent/JPS58186231A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133429U (ja) * | 1986-02-18 | 1987-08-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6322689B2 (ja) | 1988-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5884154A (en) | Low noise mixer circuit having passive inductor elements | |
| KR940005331B1 (ko) | 보상형 위상동기 루프 회로 | |
| US4334324A (en) | Complementary symmetry FET frequency converter circuits | |
| US6510314B1 (en) | Mixer circuit with output stage for implementation on integrated circuit | |
| US5808531A (en) | Voltage-controlled variable tuning circuit | |
| KR940005381B1 (ko) | 다대역 튜너용 튜닝 회로 | |
| US8067995B2 (en) | Voltage controlled oscillator, and PLL circuit and wireless communication device each using the same | |
| US6664824B2 (en) | Frequency doubler circuit arrangement | |
| US2816220A (en) | Frequency converter | |
| US7286024B2 (en) | Voltage-controlled oscillator with differential output | |
| US5678224A (en) | Mixer circuit | |
| JPH05275924A (ja) | 高周波発振回路 | |
| US4660002A (en) | High frequency oscillator using a diode for frequency switching and FM modulation | |
| WO2005114831A1 (en) | Current-controlled quadrature oscillator using differential gm/c cells incorporating amplitude limiters | |
| CN115360982B (zh) | 基于振荡器和三次谐波倍频器的自动谐波追踪电路 | |
| US3281699A (en) | Insulated-gate field-effect transistor oscillator circuits | |
| CN1088958C (zh) | 平衡的次级电路的双调谐射频电路 | |
| US7863993B1 (en) | Oscillator for providing oscillation signal with controllable frequency | |
| JPS58186231A (ja) | 受信装置 | |
| US6665022B1 (en) | Input circuit of TV tuner | |
| KR960003169B1 (ko) | 발진기 장치 | |
| JPS61205015A (ja) | 同調電圧トラツキング装置 | |
| US7079196B2 (en) | Television tuner which operates at low voltage | |
| US2750507A (en) | Transistor oscillator circuit | |
| US6314008B1 (en) | Adjustable low spurious signal DC-DC converter |