JPS6322689B2 - - Google Patents
Info
- Publication number
- JPS6322689B2 JPS6322689B2 JP6921182A JP6921182A JPS6322689B2 JP S6322689 B2 JPS6322689 B2 JP S6322689B2 JP 6921182 A JP6921182 A JP 6921182A JP 6921182 A JP6921182 A JP 6921182A JP S6322689 B2 JPS6322689 B2 JP S6322689B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- tuning
- voltage
- variable capacitance
- receiving device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/16—Tuning without displacement of reactive element, e.g. by varying permeability
- H03J3/18—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance
- H03J3/185—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance with varactors, i.e. voltage variable reactive diodes
Landscapes
- Circuits Of Receivers In General (AREA)
- Noise Elimination (AREA)
Description
本発明は、入力部分に電子同調回路を使用した
受信装置の改良に関する。 一般に、電子同調回路は、AMやFMラジオお
よびテレビジヨンのチユーナ等に広く利用されて
いるが、この回路に使用する可変容量ダイオード
の制御直流電圧が比較的低いため、例えば強電界
の電波がアンテナへ誘起し、可変容量ダイオード
の両端に印加される高周波電圧が高くなると、ダ
イオードの容量が高周波信号により変化せしめら
れる。これにより、電子同調回路は非線形歪を発
生し、回路自身で相互変調歪（以下IMと称する）
を生じ易くなるという欠点があつた。 本発明は、前述した従来の電子同調回路の問題
点を克服すべく提案されたもので、その目的は、
比較的高い直流電圧（通常15V以上）で可変容量
ダイオードを制御して、強電界の電波に対しても
IMの小さい電子同調回路を備えた受信装置を提
供するにある。 なお、可変容量ダイオードを使用した同調回路
で発生するIMの大きさは、例えば電子通信学会
誌（「可変容量ダイオードの相互変調ひずみ」
Trans.IECE ，81／10 Vol.J64―Ｃ No.10）等
に報告されているように、ダイオードの両端に加
わる高周波電圧と逆バイアス電圧の比、およびダ
イオードの容量変化特性によつて大幅に変化す
る。もし、使用する可変容量ダイオードの容量変
化特性およびダイオードの両端に加わる高周波電
圧が一定ならば、逆バイアス電圧が高いほどIM
は小さくなる。通信用HF受信機の場合、アンテ
ナから受信機の入力端子へ加わる高周波電圧の振
幅は、最大1Vrms程度を考慮しなければならな
い。 以下、本発明に係る受信装置の実施例につき添
付図面を参照して説明する。 第１図および第２図は、本発明装置の実施例を
示すもので、それぞれ接地状態の異なる入力複同
調回路である。すなわち、第１図および第２図に
おいて、１はアンテナ、２および９は同調トラン
ス、３，４，５，６は可変容量ダイオード、７お
よび８は結合コンデンサ、１０，１１，１２は可
変容量ダイオードに直流バイアス電圧を加えるた
めの抵抗、１３は出力端子、１４は同調制御端子
をそれぞれ示す。このように構成される複同調回
路は、回路のＱと結合度によつて定まる周波数特
性を示す。回路が共振して出力端子１３に最大電
圧を得る周波数即ち同調周波数は、端子１４に加
える電圧によつて変化させることができる。ま
た、回路の結合度は、制御電圧が低く従つて可変
容量ダイオードの容量が大きいときは結合コンデ
ンサ８により略支配され、可変容量ダイオードの
容量が小さいときは結合コンデンサ７により略支
配される。このように、結合コンデンサを２個用
い、第１図または第２図に示す如く接続すること
により、広い同調周波数範囲に亘り略一定の結合
度が得られる。 第１図および第２図に示す回路において、同調
トランス２，９の巻数比は、回路の入出力インピ
ーダンスと所要のＱによつて求められる。例えば
入出力インピーダンスが50〜75Ωの実用回路で
は、巻数比は８〜15程度になるので、入力端子に
1Vrmsの高周波信号が印加されると、可変容量
ダイオード１個の両端に加わる高周波電圧は４〜
7.5Vrmsとなり、DC5V〜10V程度の制御電圧で
は高周波信号のピーク区間で可変容量ダイオード
が導通状態となり、著しいIMや雑音を生じる。
そこで、本発明においては、このような障害を避
けるために、制御電圧の可変範囲を15V以上に設
定する。 ところが、増幅器、ミキサ等に半導体素子を使
用した通常の受信装置の場合、内部の電源電圧は
DC4〜18V程度が用いられるので、例えば可変容
量ダイオードの制御電圧を15〜80Vに設定するた
めには、特別な電源回路を用意する必要がある。
そこで、第３図は、本発明受信装置に使用する同
調制御電圧発生回路の一実施例を示すものであ
る。すなわち、第３図において、２１は演算制御
回路、２２はＤ／Ａ変換器、２３は周波数シンセ
サイザ、２４は演算増幅器、２５，２６，３０，
３２，５１は抵抗、２７，２８，２９はCMOS
インバータ、３１は発振回路を構成するコンデン
サ、３３，３４，３５は同一のICパツケージ中
のCMOSインバータ、３６，３７，３８，３９，
４０，４１，４２はＮ倍圧整流回路を構成するコ
ンデンサ、４３，４４，４５，４６，４７，４
８，４９はＮ倍圧整流回路を構成するダイオー
ド、５０はスイツチングトランジスタ、５２はチ
ヨークコイルをそれぞれ示す。 次に、第３図に示す回路の動作につき説明す
る。まず、演算制御回路２１は、図示していない
操作パネル部から設定される受信周波数データに
基づき、周波数シンセサイザ２３へ周波数制御デ
ータを与える。また、使用する可変容量ダイオー
ドの制御電圧対容量特性、同調トランスのインダ
クタンスおよび受信周波数データから演算処理の
後、同調データをＤ／Ａ変換器２２へ与える。次
いで、Ｄ／Ａ変換器２２の出力は、演算増幅器２
４の正相入力端子へ加えられる。CMOSインバ
ータ２７，２８，２９、抵抗３０，３２およびコ
ンデンサ３１よりなる回路は、発振回路を構成
し、この発振回路の発振周波数はコンデンサ３１
と抵抗３２の値により広範囲に設定し得る。ま
た、CMOSインバータ３３，３４，３５は同一
のパツケージに含まれているものであり、これら
の電源電圧は前記演算増幅器２４の出力端子より
供給される。CMOS ICは広範囲の電源電圧で動
作し、出力波形の最大電圧は略電源電圧に等しく
なる。一方、コンデンサ３６〜４２、ダイオード
４３〜４９からなる回路は、周知のＮ倍圧整流回
路またはコツククロフト回路と称されるものであ
る。本例において、回路の設定倍率は、Ｎ＝７で
ある。従つて、演算増幅器２４の出力電圧をV0
とすれば、本例の同調制御電圧発生回路の出力電
圧は、ダイオードの損失を無視すれば7V0とな
る。また、この回路においては、ダイオード４９
のカソードから抵抗２５，２６を介して演算増幅
器２４の逆相端子へフイードパツクがかけられ、
CMOSインバータの特性やダイオードの順方向
電圧降下によつて生じるＮ倍圧整流回路の直線性
の劣化が補償されている。さらに、スイツチング
トランジスタ５０は、コンデンサ３６〜４２に充
電された電荷を急速に放電させるためのものであ
る。このように構成される同調制御電圧発生回路
の出力は、第１図または第２図に示す回路の制御
端子１４に接続されるため、負荷電流は極めて小
さいものとなる。 今、受信装置の操作パネルを操作して、ある受
信周波数からより高い受信周波数に切り換える場
合、同調周波数をより高くすなわち可変容量ダイ
オードの制御電圧をより高くする必要がある。こ
の時、演算制御回路２１は、より大きな同調デー
タをＤ／Ａ変換器２２に与えて演算増幅器２４の
出力電圧V0はより高くなる。しかるに、ダイオ
ード４３〜４９の順方向抵抗は比較的小さいの
で、Ｎ倍圧整流回路の出力電圧は比較的短時間に
上昇するため、第１図および第２図に示す入力複
同調回路は比較的短時間に希望の周波数へ同調す
る。 しかし、これとは反対に、現在受信している周
波数より低い周波数へ同調させる場合には、可変
容量ダイオードの制御電圧をより低くする必要が
あるが、前述のようにＮ倍圧整流回路の負荷電流
が極めて小さく、ダイオード４３〜４９が逆方向
にバイアスされており、本実施例回路の出力電圧
が所定の値まで低下して目的の周波数に同調する
までの時間は比較的長くなり、受信装置の運用上
不都合を生じる。このような不都合を解決するた
め、受信周波数を低い方向へ変化させた場合は、
演算制御回路２１より短時間持続するパルスをス
イツチングトランジスタ５０に供給してこれを導
通状態にし、コンデンサ３６〜４２に充電してい
た電荷を一旦放電せしめ、その後所定の同調制御
電圧を発生させるようにする。このようにして、
受信周波数を高くする場合も低くする場合も、短
時間に入力複同調回路を所定の周波数に同調さ
せ、受信装置の運用に不都合を生じないようにす
ることができる。 第４図は、前記第３図に示す回路において、抵
抗２６と置換して接続し得る区間線形近似回路の
一実施例を示すものである。すなわち、第４図に
おいて、６０，６１，６２，６３は抵抗、６４，
６５，６６は定電圧ダイオードをそれぞれ示す。
この回路は、Ｄ／Ａ変換器の最小ステツプ（２進
データの最下位の１ビツトに相当）の重みを同調
制御電圧あるいは同調周波数の可変範囲全体に亘
り略均一にするために使用される。可変容量ダイ
オードの制御電圧は充分高いので、ダイオードの
接合電位差を無視し容量Ｃと制御電圧Ｖの関係は
C0＝K0Vnで近似できる。前記式において、K0は
比例定数、ｎは可変容量ダイオードの制御感度を
表わす指数であり、一般にｎ＝−３〜−0.4であ
る。また、並列共振回路が可変容量ダイオードの
容量Ｃと同調トランスのインダクタンスＬで構成
されるとすれば、同調周波数f0は
受信装置の改良に関する。 一般に、電子同調回路は、AMやFMラジオお
よびテレビジヨンのチユーナ等に広く利用されて
いるが、この回路に使用する可変容量ダイオード
の制御直流電圧が比較的低いため、例えば強電界
の電波がアンテナへ誘起し、可変容量ダイオード
の両端に印加される高周波電圧が高くなると、ダ
イオードの容量が高周波信号により変化せしめら
れる。これにより、電子同調回路は非線形歪を発
生し、回路自身で相互変調歪（以下IMと称する）
を生じ易くなるという欠点があつた。 本発明は、前述した従来の電子同調回路の問題
点を克服すべく提案されたもので、その目的は、
比較的高い直流電圧（通常15V以上）で可変容量
ダイオードを制御して、強電界の電波に対しても
IMの小さい電子同調回路を備えた受信装置を提
供するにある。 なお、可変容量ダイオードを使用した同調回路
で発生するIMの大きさは、例えば電子通信学会
誌（「可変容量ダイオードの相互変調ひずみ」
Trans.IECE ，81／10 Vol.J64―Ｃ No.10）等
に報告されているように、ダイオードの両端に加
わる高周波電圧と逆バイアス電圧の比、およびダ
イオードの容量変化特性によつて大幅に変化す
る。もし、使用する可変容量ダイオードの容量変
化特性およびダイオードの両端に加わる高周波電
圧が一定ならば、逆バイアス電圧が高いほどIM
は小さくなる。通信用HF受信機の場合、アンテ
ナから受信機の入力端子へ加わる高周波電圧の振
幅は、最大1Vrms程度を考慮しなければならな
い。 以下、本発明に係る受信装置の実施例につき添
付図面を参照して説明する。 第１図および第２図は、本発明装置の実施例を
示すもので、それぞれ接地状態の異なる入力複同
調回路である。すなわち、第１図および第２図に
おいて、１はアンテナ、２および９は同調トラン
ス、３，４，５，６は可変容量ダイオード、７お
よび８は結合コンデンサ、１０，１１，１２は可
変容量ダイオードに直流バイアス電圧を加えるた
めの抵抗、１３は出力端子、１４は同調制御端子
をそれぞれ示す。このように構成される複同調回
路は、回路のＱと結合度によつて定まる周波数特
性を示す。回路が共振して出力端子１３に最大電
圧を得る周波数即ち同調周波数は、端子１４に加
える電圧によつて変化させることができる。ま
た、回路の結合度は、制御電圧が低く従つて可変
容量ダイオードの容量が大きいときは結合コンデ
ンサ８により略支配され、可変容量ダイオードの
容量が小さいときは結合コンデンサ７により略支
配される。このように、結合コンデンサを２個用
い、第１図または第２図に示す如く接続すること
により、広い同調周波数範囲に亘り略一定の結合
度が得られる。 第１図および第２図に示す回路において、同調
トランス２，９の巻数比は、回路の入出力インピ
ーダンスと所要のＱによつて求められる。例えば
入出力インピーダンスが50〜75Ωの実用回路で
は、巻数比は８〜15程度になるので、入力端子に
1Vrmsの高周波信号が印加されると、可変容量
ダイオード１個の両端に加わる高周波電圧は４〜
7.5Vrmsとなり、DC5V〜10V程度の制御電圧で
は高周波信号のピーク区間で可変容量ダイオード
が導通状態となり、著しいIMや雑音を生じる。
そこで、本発明においては、このような障害を避
けるために、制御電圧の可変範囲を15V以上に設
定する。 ところが、増幅器、ミキサ等に半導体素子を使
用した通常の受信装置の場合、内部の電源電圧は
DC4〜18V程度が用いられるので、例えば可変容
量ダイオードの制御電圧を15〜80Vに設定するた
めには、特別な電源回路を用意する必要がある。
そこで、第３図は、本発明受信装置に使用する同
調制御電圧発生回路の一実施例を示すものであ
る。すなわち、第３図において、２１は演算制御
回路、２２はＤ／Ａ変換器、２３は周波数シンセ
サイザ、２４は演算増幅器、２５，２６，３０，
３２，５１は抵抗、２７，２８，２９はCMOS
インバータ、３１は発振回路を構成するコンデン
サ、３３，３４，３５は同一のICパツケージ中
のCMOSインバータ、３６，３７，３８，３９，
４０，４１，４２はＮ倍圧整流回路を構成するコ
ンデンサ、４３，４４，４５，４６，４７，４
８，４９はＮ倍圧整流回路を構成するダイオー
ド、５０はスイツチングトランジスタ、５２はチ
ヨークコイルをそれぞれ示す。 次に、第３図に示す回路の動作につき説明す
る。まず、演算制御回路２１は、図示していない
操作パネル部から設定される受信周波数データに
基づき、周波数シンセサイザ２３へ周波数制御デ
ータを与える。また、使用する可変容量ダイオー
ドの制御電圧対容量特性、同調トランスのインダ
クタンスおよび受信周波数データから演算処理の
後、同調データをＤ／Ａ変換器２２へ与える。次
いで、Ｄ／Ａ変換器２２の出力は、演算増幅器２
４の正相入力端子へ加えられる。CMOSインバ
ータ２７，２８，２９、抵抗３０，３２およびコ
ンデンサ３１よりなる回路は、発振回路を構成
し、この発振回路の発振周波数はコンデンサ３１
と抵抗３２の値により広範囲に設定し得る。ま
た、CMOSインバータ３３，３４，３５は同一
のパツケージに含まれているものであり、これら
の電源電圧は前記演算増幅器２４の出力端子より
供給される。CMOS ICは広範囲の電源電圧で動
作し、出力波形の最大電圧は略電源電圧に等しく
なる。一方、コンデンサ３６〜４２、ダイオード
４３〜４９からなる回路は、周知のＮ倍圧整流回
路またはコツククロフト回路と称されるものであ
る。本例において、回路の設定倍率は、Ｎ＝７で
ある。従つて、演算増幅器２４の出力電圧をV0
とすれば、本例の同調制御電圧発生回路の出力電
圧は、ダイオードの損失を無視すれば7V0とな
る。また、この回路においては、ダイオード４９
のカソードから抵抗２５，２６を介して演算増幅
器２４の逆相端子へフイードパツクがかけられ、
CMOSインバータの特性やダイオードの順方向
電圧降下によつて生じるＮ倍圧整流回路の直線性
の劣化が補償されている。さらに、スイツチング
トランジスタ５０は、コンデンサ３６〜４２に充
電された電荷を急速に放電させるためのものであ
る。このように構成される同調制御電圧発生回路
の出力は、第１図または第２図に示す回路の制御
端子１４に接続されるため、負荷電流は極めて小
さいものとなる。 今、受信装置の操作パネルを操作して、ある受
信周波数からより高い受信周波数に切り換える場
合、同調周波数をより高くすなわち可変容量ダイ
オードの制御電圧をより高くする必要がある。こ
の時、演算制御回路２１は、より大きな同調デー
タをＤ／Ａ変換器２２に与えて演算増幅器２４の
出力電圧V0はより高くなる。しかるに、ダイオ
ード４３〜４９の順方向抵抗は比較的小さいの
で、Ｎ倍圧整流回路の出力電圧は比較的短時間に
上昇するため、第１図および第２図に示す入力複
同調回路は比較的短時間に希望の周波数へ同調す
る。 しかし、これとは反対に、現在受信している周
波数より低い周波数へ同調させる場合には、可変
容量ダイオードの制御電圧をより低くする必要が
あるが、前述のようにＮ倍圧整流回路の負荷電流
が極めて小さく、ダイオード４３〜４９が逆方向
にバイアスされており、本実施例回路の出力電圧
が所定の値まで低下して目的の周波数に同調する
までの時間は比較的長くなり、受信装置の運用上
不都合を生じる。このような不都合を解決するた
め、受信周波数を低い方向へ変化させた場合は、
演算制御回路２１より短時間持続するパルスをス
イツチングトランジスタ５０に供給してこれを導
通状態にし、コンデンサ３６〜４２に充電してい
た電荷を一旦放電せしめ、その後所定の同調制御
電圧を発生させるようにする。このようにして、
受信周波数を高くする場合も低くする場合も、短
時間に入力複同調回路を所定の周波数に同調さ
せ、受信装置の運用に不都合を生じないようにす
ることができる。 第４図は、前記第３図に示す回路において、抵
抗２６と置換して接続し得る区間線形近似回路の
一実施例を示すものである。すなわち、第４図に
おいて、６０，６１，６２，６３は抵抗、６４，
６５，６６は定電圧ダイオードをそれぞれ示す。
この回路は、Ｄ／Ａ変換器の最小ステツプ（２進
データの最下位の１ビツトに相当）の重みを同調
制御電圧あるいは同調周波数の可変範囲全体に亘
り略均一にするために使用される。可変容量ダイ
オードの制御電圧は充分高いので、ダイオードの
接合電位差を無視し容量Ｃと制御電圧Ｖの関係は
C0＝K0Vnで近似できる。前記式において、K0は
比例定数、ｎは可変容量ダイオードの制御感度を
表わす指数であり、一般にｎ＝−３〜−0.4であ
る。また、並列共振回路が可変容量ダイオードの
容量Ｃと同調トランスのインダクタンスＬで構成
されるとすれば、同調周波数f0は
【式】で表わされる。従つて、同調周
波数f0と制御電圧Ｖの関係は、K1を新しい比例定
数としてf0＝K1V-n 2で表わされる。 しかるに、前述の電子通信学会誌によれば、ｎ
＝−１／２の可変容量ダイオードを互いに逆方向に 直列接続して使用すると、IMが小さくなること
が報告されているが、このような可変容量ダイオ
ードを用いた場合、同調周波数と制御電圧の関係
はf0＝K1V1 4となる。すなわち、制御電圧の変化
分ΔVに対応する同調周波数の変化分Δfは、Δf＝
１／４・K1 4・f0 -3ΔVで表わせる。今、制御電圧の 可変範囲を15V〜80Vに設定し、同調周波数の可
変範囲を約１：1.5に設定した場合において、
Ｄ／Ａ変換器２２のビツト数から決定される制御
電圧の最小ステツプΔV′に対する同調周波数のス
テツプ変化Δf′の比Δf′／ΔV′は、前述のΔVとΔf
の関係式から、可変範囲上端と可変範囲下端で約
3.5倍も変化する。すなわち、可変範囲の下端に
おいて同調回路のＱから要求される精度で同調周
波数を設定できるようにＤ／Ａ変換器のビツト数
を決定しても、可変範囲の上端付近では、その精
度が有効に利用されない。このような無駄を排除
するため、例えば第４図に示す折線近似回路を、
第３図の同調制御電圧発生回路のフイードバツク
抵抗２６の代わりに使用し、Ｄ／Ａ変換器の出力
電圧VDに対する同調制御電圧発生回路の出力電
圧Ｖを線形ではなくＶ＝K2VD 4（K2は比例定数）
のように近似すると、同調周波数f0と出力電圧V0
はf0＝K1V1 4＝K1・K2 1 4VDのように単純な比例関
係となる。 従つて、Δf0＝K1・K2 1 4ΔVDとなり、Ｄ／Ａ変
換器の出力電圧の最小ステツプと、同調周波数の
ステツプとは、可変範囲全体に亘り一定の比例関
係となるので、Ｄ／Ａ変換器の精度を有効に利用
することができる。さらに、同調周波数すなわち
受信周波数とＤ／Ａ変換器に供給されるデータと
は単なる比例関係となるので、演算制御回路が容
易に実現できるという利点を生じる。 以上説明したように、本発明によれば、入力複
同調回路を構成する可変容量ダイオードの制御電
圧の可変範囲を約15V以上に設定し、演算制御回
路、Ｄ／Ａ変換器、演算増幅器、CMOSインバ
ータおよびＮ倍圧整流回路等よりなる同調制御電
圧発生回路によつて可変容量ダイオードを制御す
ることにより、強電界の電波に対しても相互変調
歪の小さい電子同調方式の受信装置を廉価に実現
することができる。
数としてf0＝K1V-n 2で表わされる。 しかるに、前述の電子通信学会誌によれば、ｎ
＝−１／２の可変容量ダイオードを互いに逆方向に 直列接続して使用すると、IMが小さくなること
が報告されているが、このような可変容量ダイオ
ードを用いた場合、同調周波数と制御電圧の関係
はf0＝K1V1 4となる。すなわち、制御電圧の変化
分ΔVに対応する同調周波数の変化分Δfは、Δf＝
１／４・K1 4・f0 -3ΔVで表わせる。今、制御電圧の 可変範囲を15V〜80Vに設定し、同調周波数の可
変範囲を約１：1.5に設定した場合において、
Ｄ／Ａ変換器２２のビツト数から決定される制御
電圧の最小ステツプΔV′に対する同調周波数のス
テツプ変化Δf′の比Δf′／ΔV′は、前述のΔVとΔf
の関係式から、可変範囲上端と可変範囲下端で約
3.5倍も変化する。すなわち、可変範囲の下端に
おいて同調回路のＱから要求される精度で同調周
波数を設定できるようにＤ／Ａ変換器のビツト数
を決定しても、可変範囲の上端付近では、その精
度が有効に利用されない。このような無駄を排除
するため、例えば第４図に示す折線近似回路を、
第３図の同調制御電圧発生回路のフイードバツク
抵抗２６の代わりに使用し、Ｄ／Ａ変換器の出力
電圧VDに対する同調制御電圧発生回路の出力電
圧Ｖを線形ではなくＶ＝K2VD 4（K2は比例定数）
のように近似すると、同調周波数f0と出力電圧V0
はf0＝K1V1 4＝K1・K2 1 4VDのように単純な比例関
係となる。 従つて、Δf0＝K1・K2 1 4ΔVDとなり、Ｄ／Ａ変
換器の出力電圧の最小ステツプと、同調周波数の
ステツプとは、可変範囲全体に亘り一定の比例関
係となるので、Ｄ／Ａ変換器の精度を有効に利用
することができる。さらに、同調周波数すなわち
受信周波数とＤ／Ａ変換器に供給されるデータと
は単なる比例関係となるので、演算制御回路が容
易に実現できるという利点を生じる。 以上説明したように、本発明によれば、入力複
同調回路を構成する可変容量ダイオードの制御電
圧の可変範囲を約15V以上に設定し、演算制御回
路、Ｄ／Ａ変換器、演算増幅器、CMOSインバ
ータおよびＮ倍圧整流回路等よりなる同調制御電
圧発生回路によつて可変容量ダイオードを制御す
ることにより、強電界の電波に対しても相互変調
歪の小さい電子同調方式の受信装置を廉価に実現
することができる。
第１図および第２図は本発明に係る受信装置を
構成する入力複同調回路のそれぞれ実施例を示す
回路図、第３図は本発明装置に使用する同調制御
電圧発生回路の一実施例を示す回路図、第４図は
第３図に示す回路に好適に応用し得る区間線形近
似回路図である。 １…アンテナ、２，９…同調トランス、３〜６
…可変容量ダイオード、７，８…結合コンデン
サ、１０〜１２…抵抗、２１…演算制御回路、２
２…Ｄ／Ａ変換器、２３…周波数シンセサイザ、
２４…演算増幅器、２５，２６，３０，３２，５
１…抵抗、２７，２８，２９，３３，３４，３５
…CMOSインバータ、３６〜４２…コンデンサ、
４３〜４９…ダイオード、５０…スイツチングト
ランジスタ、５２…チヨークコイル、６０〜６３
……抵抗、６４〜６６…定電圧ダイオード。
構成する入力複同調回路のそれぞれ実施例を示す
回路図、第３図は本発明装置に使用する同調制御
電圧発生回路の一実施例を示す回路図、第４図は
第３図に示す回路に好適に応用し得る区間線形近
似回路図である。 １…アンテナ、２，９…同調トランス、３〜６
…可変容量ダイオード、７，８…結合コンデン
サ、１０〜１２…抵抗、２１…演算制御回路、２
２…Ｄ／Ａ変換器、２３…周波数シンセサイザ、
２４…演算増幅器、２５，２６，３０，３２，５
１…抵抗、２７，２８，２９，３３，３４，３５
…CMOSインバータ、３６〜４２…コンデンサ、
４３〜４９…ダイオード、５０…スイツチングト
ランジスタ、５２…チヨークコイル、６０〜６３
……抵抗、６４〜６６…定電圧ダイオード。
Claims (1)
- 【特許請求の範囲】 １ 一組の同調トランスと、15V以上の直流電圧
で逆方向にバイアスされ前記同調トランスと共に
並列共振回路を構成する可変容量ダイオード対
と、前記並列共振回路の高インピーダンス側の各
端子間に接続した第１の結合コンデンサと、前記
並列共振回路の同調トランスの低インピーダンス
側端子または可変容量ダイオードの低インピーダ
ンス側端子と接地間に接続した第２の結合コンデ
ンサとを備える複同調回路を設けたことを特徴と
する受信装置。 ２ 特許請求の範囲第１項記載の受信装置におい
て、受信周波数から同調制御データを演算する演
算制御回路と、この演算制御回路により駆動され
るＤ／Ａ変換器と、このＤ／Ａ変換器の出力側に
接続された演算増幅器と、電源端子が演算増幅器
の出力側に接続されたスイツチング素子と、この
スイツチング素子に接続されたＮ倍圧整流回路と
を備え、Ｎ倍圧整流回路の出力電圧の一部をイン
ピーダンス素子を介して演算増幅器の入力端子へ
フイードバツクするように構成した同調電圧発生
回路を複同調回路に対し設けてなる受信装置。 ３ 特許請求の範囲第１項または第２項記載の受
信装置において、複同調回路を複数設けてなる受
信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6921182A JPS58186231A (ja) | 1982-04-24 | 1982-04-24 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6921182A JPS58186231A (ja) | 1982-04-24 | 1982-04-24 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186231A JPS58186231A (ja) | 1983-10-31 |
| JPS6322689B2 true JPS6322689B2 (ja) | 1988-05-12 |
Family
ID=13396153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6921182A Granted JPS58186231A (ja) | 1982-04-24 | 1982-04-24 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186231A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133429U (ja) * | 1986-02-18 | 1987-08-22 |
-
1982
- 1982-04-24 JP JP6921182A patent/JPS58186231A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58186231A (ja) | 1983-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3264811B2 (ja) | 電圧制御可変同調回路 | |
| US4287489A (en) | Amplitude limited varactor tuned L-C oscillator | |
| US4598423A (en) | Tuning circuit for a multiband tuner | |
| US6510314B1 (en) | Mixer circuit with output stage for implementation on integrated circuit | |
| US6664824B2 (en) | Frequency doubler circuit arrangement | |
| US2816220A (en) | Frequency converter | |
| US6873217B2 (en) | IC for oscillator having electrostatic breakdown preventive diodes | |
| JPH05275924A (ja) | 高周波発振回路 | |
| US5678224A (en) | Mixer circuit | |
| US5745013A (en) | Variable-frequency oscillator configuration | |
| EP0269428A2 (en) | Fet tuner | |
| US7863993B1 (en) | Oscillator for providing oscillation signal with controllable frequency | |
| US4056787A (en) | Self-oscillating mixer circuit | |
| EP0269427A2 (en) | Dual gate tunable oscillator | |
| JPS61205015A (ja) | 同調電圧トラツキング装置 | |
| EP0270298B1 (en) | Wide range oscillator | |
| EP0140430A1 (en) | Frequency multiplying circuit | |
| US2750507A (en) | Transistor oscillator circuit | |
| US7079196B2 (en) | Television tuner which operates at low voltage | |
| US6614322B2 (en) | Voltage controlled oscillator with a transistor and a frequency variable resonant circuit | |
| JPS58186231A (ja) | 受信装置 | |
| US6314008B1 (en) | Adjustable low spurious signal DC-DC converter | |
| US2811646A (en) | Transistor oscillator circuit | |
| US3255400A (en) | Self-biased frequency multiplier bridge utilizing voltage variable capacitor devices | |
| JP2003309777A (ja) | テレビジョンチューナ |