JPS5818936A

JPS5818936A - 半導体素子の選別方式

Info

Publication number: JPS5818936A
Application number: JP11743781A
Authority: JP
Inventors: Shizuo Tsukishiro; 築城　静雄
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-07-27
Filing date: 1981-07-27
Publication date: 1983-02-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発ＦＩＡは、半導体製造工程において半導体素子の
良、不良を選別する手段を改善し先手導体素子の選別方
式に関する。

一般に集積回路等の半導体素子を製造する際。

種々の条件によって不良品が製造されることは多い、こ
のような不良品は、最終半導体製品としては不必要であ
るから良品と区別して選別される必要がある。この半導
体素子の良、不良の選別は２通常製造工程の効率上等の
理由からウェハ段階で行なわれる。すなわち、第１図囚
に示すようにクエへ１１に複数の半導体素子（１！−０
）〜（ｒｚ−ｘｘ）Ｃ以下チップと称する）が形成され
、この各チップ（７２−ｏ）〜（７３−１１）に対して
１例えばロジック回路におけるツアンクシ冒ン測定およ
び入出力電気特性等の測定が行なわれる。そしてこの測
定結果に応じて不良品の場合にけ、そのチップ（ｒｚ−
３Ｌ　（ｚ２−ｇ）、（１ｚ−ｅ）に対応するウニ八１
１表面にインク等によって。

不良識別信号１３が付与される０次にこのウェハ１１は
、第１図（Ｂ）に示すようにダイヤモンドブレード等に
よってダイレンゲされて、各チップＣｘｚ−ｏ）　〜（
ｌｚ−１１）は個別に分けられる。そして、このダイレ
ンゲされ次クエ／１ｚｌから、ｔず光学系センサ等によ
ってチップＣＩ！−１７）〜（１２−１１）の有無が判
定され、さらに各チップ（Ｊ　、？−ｏ　）　〜（１２
−ＪＪ）について不良識別信号１３の有無が例えばパタ
ーン認識を応用した光学系センナによって判定される。

この判定によって、不良識別信号１３の無、すなわち良
品のチップ（７２−ｏ）〜（１２−２）、（１ｚ−４）
、（１２−ｇ）〜Ｃ５ｘ−ｓ）、Ｃｌ２−ｘｏ）、Ｃｌ
２−ｓｒ＞が選別され、このチップ（ｘｚ−ｏ）〜（１
２−ｚ）・Ｃｒ２−４）、（１２−６）〜（Ｚ２−Ｓ）
。

（１２−ｓｏ）、（ｚｚ−１ｚ）は、グイ、ボンディン
グ工程にて、フレーム等の基体の定位置に、禰脂等によ
って固定される。

このように、ウニ八段階においてチップの良。

不良が判定され、このとき不良識別信号をインク等によ
ってチップに付与され、この不良識別信号の検出によっ
て良品のチップを選別できる。

しかしながら、このような選別方式では良、不良の識別
手段としてインク等によってチップに信号を付与してい
るためインクの有無の噴出々スが発生し九り、さらにイ
ンクの乾燥およびインクの洗浄のための時間が必要であ
り、を走インクの飛び散りおよびインク切れ等のトラブ
ルが発生するなど、半導体装置製造工程の効率を低下さ
せる欠点がある。

この発明は、上記の事情を鑑みなされ念もので、ウニ八
段階のチップの良、不良の判定結果を電気的信号による
記憶、および読み出しできる手段によって、チップの良
、不良の選別を安定でしかも確実に行うことができ、半
導体装置製造工程の効率を高めることのできる半導体素
子の選別方式を提供することを目的とする。

以下図面を参照してこの発明の一実施例について説明す
る。第２図は一実施例に係る構成を示すもので、まず上
記第１回置に示すと同様のウニ八１１．すなわち複数の
チップ（１ｚ　−０）〜（１ｊ　−Ｉ　Ｊ　）が形成さ
れるウニ八１１段階でチップの良、不良の判定がなされ
る。すなわち、各チップＣｒ２−ｏ）〜（ｘｚ−ｘｚ）
毎に例えばロジック回路におけるファンクレヨン測定お
よび入出力電気特性等の測定がその測定機能を有する測
定器２１によって行なわれる。

この測定結果に応じて測定器２１から信号「１」ｔたは
「Ｏ」がランダムアクセスメモリである例えば半導体メ
モリ２２（以下単にメモリと称する）に供給され、書き
込まれる嗜このとき・メ峰す２２は、ウニノ１１１の例
えばチップ（２１−０）を起点として各チップ（ｘ；ｔ
−０”）〜（１２−Ｊｆ）の位置に対応するアドレスｒ
ｏｏＯＪ〜ｒ０１１Ｊが設定され、このアドレスｒｏｏ
ＯＪ〜ｒｏｘｔＪに１例えば不良を「１」、良をｒＯＪ
とし九場合の信号「１」または「Ｏ」が測定器２１によ
って書き込まれ私そして、喪、不良の判定が終了したウ
ニノル１這はダイヤモンドブレード等によってグイレン
ゲされ、各チップ（１２−ｏ）〜（ｚｚ−１ｚ）は儒別
に分けられる。このとき各チップ（１２−０）〜Ｃｘｚ
−ｚ１）の位置はダイシング前と変化していない、さら
にこのグイレンゲされ九つェ八１１から良品のチップ（
Ｘ２−Ｏ）〜（ｚｌ−ｚ）、（１ｚ−４）、Ｃｘｚ−ｔ
）〜（ｚｌ−ｓ）、（２２−１ｏ）、（１２−１１）が
選別器２３によって選別され、グイ、ボンディング工程
にて、フレーム等の基体の定位置に樹脂等によって固定
される。この選別器２３は。

メモリ２２から読み出されるアドレス毎の信号に応じて
そのアドレスに対応するチップが良品（信号「０」）で
ある場合、そのチップを取り出す如く構成される。

このような構成において、いま仮にウニノー１１のチッ
プ（２３−Ｊ）、（Ｚ２−Ｓ＞。

Ｃ１２−９＞が測定器２ｚによって不良と判定された場
合、メモリ２２の各チップ（７２−３）。

（ｘｚ−ｓ、（ｚｚ−ｐ）の位置に対応するアドレスｒ
ｏｏｓＪ、ｒｏ０５Ｊ、ｒ、ｏ０９Ｊに信号「ｌ」が書
き込まれる。そしてウニノ・１１のダイシング後、良、
不良のチ、ツブが選別されるもので、実際にはまず光学
系センサ等によってチップ（ＳＺ−Ｏ）を起点として、
ウヱノ１１１の位置（０≠１１）毎にチップの有無を検
出する。この検出結果に応じてチップが有の場合、メモ
リ２２から読み出されるそのチップの位置に対応するア
ドレスの信号に応じて１例えば信号ｒＯＪの場合は１選
別器２３は良品のチップと判定してそのチップ（Ｊｚ−
ｏ）〜（ｘｚ−２）、（２２−４）、（ｘｚ−６）〜Ｃ
ｒ２−５）、Ｃｘ２−１ｏ）、（ｘｓｔ−ｘｒ）を選別
し取り出す、したがってチップ（１２−３）を光学系セ
ンサが有と検出しても１選別器２Ｓはメモリ２２のアド
レスｒｏ　Ｏ３Ｊ　（７）信号「１」が供給されるため
、そのチップ（１２−３）は不良品と判定されそのまま
残置される。

同様にチップＣｒ２−５）、（ｘｚ−９）は選別器２３
によって、不良品と判定されその１１残置される。なお
、上記光学系センサはチップ（ｘｚ−ｏ）を起点として
、ウニ／−１１の位置毎にチップの有無を検出する場合
、その検出結果に応じて出力信号を選別器２３に供給す
る。

この出力信号に基づいて選別器２３はメモリ２２から順
次アドレス毎に信号を読み出す。

なお、上記実施例において上記メモリ２２は半導体メモ
リに限ることなく、読み出しおよび書き込みのできるメ
モリであれば他のものでもよい。

以上詳述し念ように、この発明によればウェハ段階のチ
ップの良、不良の判定結果をメモリに記憶し、このメモ
リから読み出される信号に応じてウェハのダイシング後
の個別に分かれたチップの良、不良を選別することによ
って、確実で安定にチップの良品を選別でき、したがっ
て半導体装置製造工程の効率を高めることのできる半導
体素子の選別方式を提供できる。

【図面の簡単な説明】

第１図囚、■は、従来の半導体素子の選別方式に係るウ
ェハの概略的構成図、＠２図はこの発明の一実施例に係
る半導体素子の選別方式の概略的構成図である。１１＠軸ウエハ、１２−・・半導体素子、２１・・・測
定器、２２・・・メモリ、Ｊ　ｊ　Ｉｎ選別器。牙１（Ａ）牙２図（Ｂ）

Claims

【特許請求の範囲】ウェハに複数の半導体素子を形成し、この各半導体素子
の良、不良を判定および選別する半導体製造工程にシい
て、上記半導体素子の良。不良を判定する測定器と、この測定器からの結果に応じ
て上記ウェハの半導体素子の位置に対応するアドレスに
上記良、不良に対応する信号を記憶するメモリと、この
メモリから読み出されるア゛ドレスの信号に応じて上記
ウエノ・のダイシング後の半導体素子を良、不良に選別
する手゛段とから構成されることを特徴とする半導体素
子の選別方式。