JPS58191432A - 薄膜の形成法 - Google Patents
薄膜の形成法Info
- Publication number
- JPS58191432A JPS58191432A JP57075639A JP7563982A JPS58191432A JP S58191432 A JPS58191432 A JP S58191432A JP 57075639 A JP57075639 A JP 57075639A JP 7563982 A JP7563982 A JP 7563982A JP S58191432 A JPS58191432 A JP S58191432A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin
- thin film
- gas
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野 。
本発明は金属、半導体、絶縁体等の薄膜の形成法に関し
、段差号有する面に対して所望の膜厚にて薄膜【形成す
ることができる薄膜の形成法に関するものである。
、段差号有する面に対して所望の膜厚にて薄膜【形成す
ることができる薄膜の形成法に関するものである。
（２１技術の背景
従来、金属や絶縁物の薄＠は、電子装置の製造特に集積
回路等の半導体装置の製造に重要な役割を果してきた０
その生成方法として、真空蒸着法。
回路等の半導体装置の製造に重要な役割を果してきた０
その生成方法として、真空蒸着法。
気相底長法あるいはスパッタリング法が使用されて来た
。これらの生成方法は各々の特徴があり、適宜選択され
て用いられる。
。これらの生成方法は各々の特徴があり、適宜選択され
て用いられる。
一万、薄膜全生成する時に要求されるもののひとつにけ
、膜厚の均一性がある。ＩＣやＬ８Ｉの＃市に於ては、
大口径シリコンウェハーの金ＩＷＫ亘ってできるたけ同
じ膜厚で生成場せることが、勇品の歩留りｔ高めるため
に必要と濱れる。
、膜厚の均一性がある。ＩＣやＬ８Ｉの＃市に於ては、
大口径シリコンウェハーの金ＩＷＫ亘ってできるたけ同
じ膜厚で生成場せることが、勇品の歩留りｔ高めるため
に必要と濱れる。
（３）従来技術と間睡点
＊７１！蒸着法は拳も取り扱６パラメータが少ない簡便
な薄膜の生成方法でｌＳ６が、これ拡基本的には煮蒸発
源から薄膜の原料を蒸発させるため、蒸着すべき基体の
表面に凸凹がある場合は、その側面にはほとんど嘆が形
成されない欠点を有する。
な薄膜の生成方法でｌＳ６が、これ拡基本的には煮蒸発
源から薄膜の原料を蒸発させるため、蒸着すべき基体の
表面に凸凹がある場合は、その側面にはほとんど嘆が形
成されない欠点を有する。
これば、セｌレフシャドー効果と呼ばれる現象で、第１
図ｆａｌ 、 ｌｂｌに示すよろに、シリコン基体１上
にの薄ｌ［を蒸着すると、４の部分にはほとんどアＩレ
ミニウムの付着がない。スパッタリング法は、真空原発
法に比べて蒸発源がけるかに大きくＩｒｓ発源と拳）言
ろべきダーゲットを用いるが、これとて飛び出す原子ゐ
６いは分子は方向性ｔもりておシ、基本的には、第１図
に示したのと同じ間＠を有する。但り真空蒸発法に比べ
て薄Ｉｖ！（１）均一性は改善できる。また、基板に到
達した薄膜金形氏丁べ金材料の原子あるいは分子が充分
大きなエイｌレキ−【持つている場合には、その表面に
於て、１ｖ子又は分子が自由（移動する距離が長くなり
、結果的に薄膜の均一性が改善できる。この目的で、上
述の各方法について、基板ｔＦ９Ｔ足の温度に加熱する
ことも行われている。さらに、気相成長法によれば、粒
子は一般に方向性ｔもたないから、基板の凸凹に拘らず
一様な薄ｆＸＶＩ−形板できる。この方法によれば、一
般にｌ！２図に示した断面形状の薄膜が得られる。第２
図では、基板ｌ及び２の表面上と２の９１１面４におい
て、はぼ等しい膜厚の薄膜が形成場れていることを示し
ている。しかし、この方法においては、薄膜は一様に被
＊されるものの、基板表面の凸凹はそのまま博Ｍ！Ｘ表
面の凸凹となっており表面の平担性を改善することはで
きない。
図ｆａｌ 、 ｌｂｌに示すよろに、シリコン基体１上
にの薄ｌ［を蒸着すると、４の部分にはほとんどアＩレ
ミニウムの付着がない。スパッタリング法は、真空原発
法に比べて蒸発源がけるかに大きくＩｒｓ発源と拳）言
ろべきダーゲットを用いるが、これとて飛び出す原子ゐ
６いは分子は方向性ｔもりておシ、基本的には、第１図
に示したのと同じ間＠を有する。但り真空蒸発法に比べ
て薄Ｉｖ！（１）均一性は改善できる。また、基板に到
達した薄膜金形氏丁べ金材料の原子あるいは分子が充分
大きなエイｌレキ−【持つている場合には、その表面に
於て、１ｖ子又は分子が自由（移動する距離が長くなり
、結果的に薄膜の均一性が改善できる。この目的で、上
述の各方法について、基板ｔＦ９Ｔ足の温度に加熱する
ことも行われている。さらに、気相成長法によれば、粒
子は一般に方向性ｔもたないから、基板の凸凹に拘らず
一様な薄ｆＸＶＩ−形板できる。この方法によれば、一
般にｌ！２図に示した断面形状の薄膜が得られる。第２
図では、基板ｌ及び２の表面上と２の９１１面４におい
て、はぼ等しい膜厚の薄膜が形成場れていることを示し
ている。しかし、この方法においては、薄膜は一様に被
＊されるものの、基板表面の凸凹はそのまま博Ｍ！Ｘ表
面の凸凹となっており表面の平担性を改善することはで
きない。
コンタクト形成方法としては、特開昭５４−４４４７４
号公報にて、［極意の周縁のみ？ポリシリコンで覆い、
電極配線？形成すべき表面の平担化【図ること力ｉ提案
されているが、ポリシリコンの気相成長とドフイエ７ト
ングといろ余分の工Ｓｔ必要とすることに４６゜ （４１発明の目的 本発明は、Ｌ述０〕よ当な従来の薄膜形成方法では得ら
れない平担な薄膜表面？より簡単な工程で実損す６新規
な手法を提供するものであるり（５）発明の構成 り記の目的は、本発明によれば、成長方向に大きな異方
性？持たない薄膜の氏長と、該薄膜の異方性エツナング
？同時に行なろことを特徴とする薄；遍υ）形成法とす
ることにより達成される。
号公報にて、［極意の周縁のみ？ポリシリコンで覆い、
電極配線？形成すべき表面の平担化【図ること力ｉ提案
されているが、ポリシリコンの気相成長とドフイエ７ト
ングといろ余分の工Ｓｔ必要とすることに４６゜ （４１発明の目的 本発明は、Ｌ述０〕よ当な従来の薄膜形成方法では得ら
れない平担な薄膜表面？より簡単な工程で実損す６新規
な手法を提供するものであるり（５）発明の構成 り記の目的は、本発明によれば、成長方向に大きな異方
性？持たない薄膜の氏長と、該薄膜の異方性エツナング
？同時に行なろことを特徴とする薄；遍υ）形成法とす
ることにより達成される。
本発明は、基本的に方向性を持たない薄膜の形成と、基
本的に方向性のある該薄膜のエツチング會同−反応室内
にて同時に実施する所に特徴がある薄膜の形成方法であ
く）。従って、本発明の実施では、該反応室内には、薄
膜の原料となるガスとａ薄ａ！エツナングするガスを含
み、薄膜の形成速度は、エツチンク速度より大きくする
必要がある。しかし、本発明の実施に先だって、前記エ
ツチングガスで基板表面のエツチングによる清浄化を行
ろことができる。
本的に方向性のある該薄膜のエツチング會同−反応室内
にて同時に実施する所に特徴がある薄膜の形成方法であ
く）。従って、本発明の実施では、該反応室内には、薄
膜の原料となるガスとａ薄ａ！エツナングするガスを含
み、薄膜の形成速度は、エツチンク速度より大きくする
必要がある。しかし、本発明の実施に先だって、前記エ
ツチングガスで基板表面のエツチングによる清浄化を行
ろことができる。
（６）発明の実施例
実施例１
次に本発明の実施例として、ＩＣやＬ Ｓ １． Ｕ）
配線材料として最も多く用いられているアＩレミニウム
薄膜の形成について説明す６ｏ第３図は本発明１＊施す
る反応ａ直の主要断面構造を示す。５ｎ石英べＩレジャ
ーであり、６と７は各々力フード、アノードであり、力
′ノード６を接地した場合、アノード７に高周波電力會
印加す６０鉄高周波電力の周波数は、良く用いら。れ６
１３．５ＭＨｚでよい。８は薄膜？付着すべき基板で、
その断面構造はたとえば、第４図ａの様に急峻な断差の
あるものでよい。第４図において、ｌはシリコン基板で
、２は、ＳｔＯ，膜である１）ｌｌＩ３図に戻って、７
の中心に設けられたガス導入口９からＡｔ（ＣＨ，）、
ガスとＨｌ及びＣＣｔ、ガスを混合して導入する。これ
に先たちｌＯからは真空ポンプで反応室内Ｓｔ−排気し
減圧状態とする。ガスＵ）流ｌは、たとえばＡｔ（ＣＨ
ｓ ）ｓは２００ ｃｃ／ｍｉ ｎ 、 Ｈ，は５００
ｃｃ／ｍｉｎ。
配線材料として最も多く用いられているアＩレミニウム
薄膜の形成について説明す６ｏ第３図は本発明１＊施す
る反応ａ直の主要断面構造を示す。５ｎ石英べＩレジャ
ーであり、６と７は各々力フード、アノードであり、力
′ノード６を接地した場合、アノード７に高周波電力會
印加す６０鉄高周波電力の周波数は、良く用いら。れ６
１３．５ＭＨｚでよい。８は薄膜？付着すべき基板で、
その断面構造はたとえば、第４図ａの様に急峻な断差の
あるものでよい。第４図において、ｌはシリコン基板で
、２は、ＳｔＯ，膜である１）ｌｌＩ３図に戻って、７
の中心に設けられたガス導入口９からＡｔ（ＣＨ，）、
ガスとＨｌ及びＣＣｔ、ガスを混合して導入する。これ
に先たちｌＯからは真空ポンプで反応室内Ｓｔ−排気し
減圧状態とする。ガスＵ）流ｌは、たとえばＡｔ（ＣＨ
ｓ ）ｓは２００ ｃｃ／ｍｉ ｎ 、 Ｈ，は５００
ｃｃ／ｍｉｎ。
ＣＣ１、は１５０ ／ ｃ ｃ ／ ｍ ｉ ｎである
。反応管内の圧力が約０． Ｉ Ｔｏ’；ｒになる様に
圧力調整を台い、７に前記高周波電力全豹ＩＫＷ印加す
る。
。反応管内の圧力が約０． Ｉ Ｔｏ’；ｒになる様に
圧力調整を台い、７に前記高周波電力全豹ＩＫＷ印加す
る。
これにより、６と７の間では、高周波グロー放電がおこ
り、ガスはプラズマ状態そして一部はイ４−ン状！ＩＫ
なる。プラズマ中で解離したＡｊ（ｅ）Ｉρ。
り、ガスはプラズマ状態そして一部はイ４−ン状！ＩＫ
なる。プラズマ中で解離したＡｊ（ｅ）Ｉρ。
はＡｔ？放Ｉｆル、８の表面に付着する・ＣＣｔ。
ｉ混入しない場合には、Ａｔ薄膜は、第２図の３に示す
様に等号註付層丁ａが、ＣＣｔ４も同じくプラズマ中で
解離し、一部ｃｔ十及びＣｔＩ＋のイ４ン會生成丁６た
め、これらのイオンが７の１−（７１８の表面にほぼ垂
直に照射され、該Ａｊ薄映會基４［にｆ！直方向からエ
ツチングする機構が１リロわることになる。こ（ＪＪ異
方性エツチングは、第４図に示した急峻な８１０ 、嗅
の側壁に付着し’１−Ａｔｆエツチングしないから、本
発明の実施の薄膜形成過程の進行に伴い、第４図（ｂｌ
σ月１に示すようなＡｔ薄膜の形状となり、最終的にけ
第４図（Ｃ）の１２の様に、Ａｔ表面全平担化できる。
様に等号註付層丁ａが、ＣＣｔ４も同じくプラズマ中で
解離し、一部ｃｔ十及びＣｔＩ＋のイ４ン會生成丁６た
め、これらのイオンが７の１−（７１８の表面にほぼ垂
直に照射され、該Ａｊ薄映會基４［にｆ！直方向からエ
ツチングする機構が１リロわることになる。こ（ＪＪ異
方性エツチングは、第４図に示した急峻な８１０ 、嗅
の側壁に付着し’１−Ａｔｆエツチングしないから、本
発明の実施の薄膜形成過程の進行に伴い、第４図（ｂｌ
σ月１に示すようなＡｔ薄膜の形状となり、最終的にけ
第４図（Ｃ）の１２の様に、Ａｔ表面全平担化できる。
第４図の例では、ｌ及び２の上のＡｔ薄膜の膜厚は約０
５μ肩であっても１μの酸化１［２）段差【充分カバー
して平担化することができる。このことは、ＩＣ及びＬ
ＳＩの配線を多層化する上できわめて有用である。第５
図は、第４図＋ｃ＋の最終構造全実現する過程【示す計
算例をプロットしたもので、シリコン基板上にＯ１μの
辱さのＳｔＯ，があり、これに、薄膜の付層速ｇｔｒｓ
５０ ｏＸ／ｍＩｎ 、 工、 ＋ ７ り速ｇ、６
ｓ４ｏｏ１．ｉｔｎとした時の各経過時間ｔ（ｍｉｎ）
における成膜状況を示している。
５μ肩であっても１μの酸化１［２）段差【充分カバー
して平担化することができる。このことは、ＩＣ及びＬ
ＳＩの配線を多層化する上できわめて有用である。第５
図は、第４図＋ｃ＋の最終構造全実現する過程【示す計
算例をプロットしたもので、シリコン基板上にＯ１μの
辱さのＳｔＯ，があり、これに、薄膜の付層速ｇｔｒｓ
５０ ｏＸ／ｍＩｎ 、 工、 ＋ ７ り速ｇ、６
ｓ４ｏｏ１．ｉｔｎとした時の各経過時間ｔ（ｍｉｎ）
における成膜状況を示している。
実際の応用では、第６図に示す様なＬＳＩのスｌレホー
ルコンダクトの形成がある３ １３ｔｉｐ型シリコン基
板、１４はｎ十智拡散層、１５は８ｔＯｔｌｌ、１ ’
は本発明の実施によるアルミニウム薄膜である。１７に
示したコンタクトポータレは、直径０５μｍ以下であり
、１５の膜厚はｌ／Ｊｓａ鯵Ｅｔつでもアルミニウム配
線と１４との嵐好ｆｊコンダクトが実現できる。
ルコンダクトの形成がある３ １３ｔｉｐ型シリコン基
板、１４はｎ十智拡散層、１５は８ｔＯｔｌｌ、１ ’
は本発明の実施によるアルミニウム薄膜である。１７に
示したコンタクトポータレは、直径０５μｍ以下であり
、１５の膜厚はｌ／Ｊｓａ鯵Ｅｔつでもアルミニウム配
線と１４との嵐好ｆｊコンダクトが実現できる。
本発明の実施け、第３図に示した反応製置に限るもので
なく、基本的原ａｔ同じくする他のｆ２１１１も考えら
れる。また、ここでは、最も実用的なアルミニウム薄膜
の形成の例についてＩｌ＠したか他の金属、たとえば、
タングステン、そＩ＋ ７デン、ダンクＩｆ 、チタン
、ジセコニウムあ、かいはこれらのシリサイド、シリコ
ン、ケルマニウムなどの半導体薄膜名らＫｓＩｏ□Ｓ
’ ｍＮ４ｓｉ’ ａ ＠ ０５ 、Ａ Ｚ ＠ ０３
などの絶縁膜の形成にも各々の付着ガスとエツチングガ
スを選ぶことによって使用し得る。即ち薄膜形成の原料
ガスとしては、それらの元素を成分に含む塩化物、フッ
化物、ヨウ化物濱らに、アルキＩし金属化合物など比較
市原気圧の高い材料愛用い、それらと混合するエツチン
グ用ガスとしてｎ、ＣＣｔ＊ 。
なく、基本的原ａｔ同じくする他のｆ２１１１も考えら
れる。また、ここでは、最も実用的なアルミニウム薄膜
の形成の例についてＩｌ＠したか他の金属、たとえば、
タングステン、そＩ＋ ７デン、ダンクＩｆ 、チタン
、ジセコニウムあ、かいはこれらのシリサイド、シリコ
ン、ケルマニウムなどの半導体薄膜名らＫｓＩｏ□Ｓ
’ ｍＮ４ｓｉ’ ａ ＠ ０５ 、Ａ Ｚ ＠ ０３
などの絶縁膜の形成にも各々の付着ガスとエツチングガ
スを選ぶことによって使用し得る。即ち薄膜形成の原料
ガスとしては、それらの元素を成分に含む塩化物、フッ
化物、ヨウ化物濱らに、アルキＩし金属化合物など比較
市原気圧の高い材料愛用い、それらと混合するエツチン
グ用ガスとしてｎ、ＣＣｔ＊ 。
８ｉＣ１４，ＢＣ４Ｉ等の塩化物あるいはＣＦ番。
ＣＦ（Ｆ、等のフッ化炭素系化合物を用いればよい・１
！ＩＩ例２ 本発明の装置としては、薄膜形成ガスとエツチングガス
を必ずしも同時に混合する必要はない。たとえば大きな
排気能力？もっ装置を用いた時に社、薄膜形成ガスのみ
ｔチャンバー内に導入して、所定の基板にあソり厚くな
い厚さの膜管形成し、続いて、同−チャンバー内のガス
管エツチングガスに置換せしめて所定の厚さ骸薄膜のエ
ツチングを行い、このことのくりかえしによヴて所望の
厚さの薄＊ｖｉ−形成してもよい。
！ＩＩ例２ 本発明の装置としては、薄膜形成ガスとエツチングガス
を必ずしも同時に混合する必要はない。たとえば大きな
排気能力？もっ装置を用いた時に社、薄膜形成ガスのみ
ｔチャンバー内に導入して、所定の基板にあソり厚くな
い厚さの膜管形成し、続いて、同−チャンバー内のガス
管エツチングガスに置換せしめて所定の厚さ骸薄膜のエ
ツチングを行い、このことのくりかえしによヴて所望の
厚さの薄＊ｖｉ−形成してもよい。
実施例３
本発明の実施は、嘔らに絶縁膜の形成にも有効である。
ＩＣの製造に最も一般的に用いられる絶縁膜として、Ｓ
ｉＱ、があるが、この薄膜の形成にどいて本発明１＊施
する方法【次に述べる・ 反応ガスとしては、ｓｈｏ、の原料であ６８ｉＨ。
ｉＱ、があるが、この薄膜の形成にどいて本発明１＊施
する方法【次に述べる・ 反応ガスとしては、ｓｈｏ、の原料であ６８ｉＨ。
とＯａ！用い、１らにエツチング用としてＣＦ。
を混入する。混入割合は、前述のＡｔ薄膜の形成におけ
る実施に準する。用いるガスはＳムＨ６の代ヤニ８量Ｃ
１，９８凰Ｃ１ｍ 、 Ｓ ｉ Ｈｅ Ｌ ｍ １”
モｊく、ＣＦ４の代りに、ＣＣ１，、ＢＣｌ、でもよし
１゜この他の絶縁薄膜として、Ｓ ＋ ３Ｎ ４ 、８
’ ＯＮ ｓｔ全形成６場合は、０！の代りに、ある
いはそれに加えてＮＨ，ｙ（用い、Ａｔ１０ｇ 全形成
する場合は、反応ガスとして、ＡｔＣｔ３＃、６いはＡ
ｔ（ＣＨ，）、などのアＩレキルアルミニウム化合物を
利用すれば良い。
る実施に準する。用いるガスはＳムＨ６の代ヤニ８量Ｃ
１，９８凰Ｃ１ｍ 、 Ｓ ｉ Ｈｅ Ｌ ｍ １”
モｊく、ＣＦ４の代りに、ＣＣ１，、ＢＣｌ、でもよし
１゜この他の絶縁薄膜として、Ｓ ＋ ３Ｎ ４ 、８
’ ＯＮ ｓｔ全形成６場合は、０！の代りに、ある
いはそれに加えてＮＨ，ｙ（用い、Ａｔ１０ｇ 全形成
する場合は、反応ガスとして、ＡｔＣｔ３＃、６いはＡ
ｔ（ＣＨ，）、などのアＩレキルアルミニウム化合物を
利用すれば良い。
（７）発明の効果
上記の通り、本発明では成長方向に大きな異芳性會持た
ない薄膜の成長と、該薄膜の異方性エツチング全同時に
行なろことにより薄膜全形成するので、表面段差部は該
薄膜材料で埋込まれ、且つ該薄膜の表面が平担化される
。これにより、表面の段差は緩衝され、後続する表面処
理？確実に行なうことができ、信頼性向上に有利で１島
る。装置面からも、同一の装置で、薄膜の成長とエツチ
ングを行え６０ノで簡便である。
ない薄膜の成長と、該薄膜の異方性エツチング全同時に
行なろことにより薄膜全形成するので、表面段差部は該
薄膜材料で埋込まれ、且つ該薄膜の表面が平担化される
。これにより、表面の段差は緩衝され、後続する表面処
理？確実に行なうことができ、信頼性向上に有利で１島
る。装置面からも、同一の装置で、薄膜の成長とエツチ
ングを行え６０ノで簡便である。
第１図（ａｌｉｂｌおよび第２図は、従来法により薄膜
全形成したときの構造？示す断面図、第３図は本発明の
実ｍＫ用いた反応装置の内部構造を示す断面図、第４図
は本発明の実施例にて薄膜ｔ−影形成る過Ｓｔ″説明す
るための各断面図、［５図は第４図の実施例ｔ−実現す
る過１ｉ！示す計算ｌｉｌ會プロットした図、第６図は
、コンタク）＊に対し本発明によりアルミニウム薄膜管
形成したとＩＩ＆Ｊ基板の断面閣會示す。 図中、５は石英べｉレジャー、６はカツート、７はアノ
ード、８はシリコン基板、９は成長用ガスとエツチング
用ガス！導入するためのガス導入口。 １０は排気口、ｌｌは成長過程でのアルミニウム薄膜、
ｔ２は平担表ｍｔ有する最終のアルミニウム薄膜、１３
はシリコン基＠、１４は拡散層、１５は８１０．膜、Ｉ
ｌｌは最終のアルミニウム薄ａｔ示す・ 第１図 第２図 第３図 １４図
全形成したときの構造？示す断面図、第３図は本発明の
実ｍＫ用いた反応装置の内部構造を示す断面図、第４図
は本発明の実施例にて薄膜ｔ−影形成る過Ｓｔ″説明す
るための各断面図、［５図は第４図の実施例ｔ−実現す
る過１ｉ！示す計算ｌｉｌ會プロットした図、第６図は
、コンタク）＊に対し本発明によりアルミニウム薄膜管
形成したとＩＩ＆Ｊ基板の断面閣會示す。 図中、５は石英べｉレジャー、６はカツート、７はアノ
ード、８はシリコン基板、９は成長用ガスとエツチング
用ガス！導入するためのガス導入口。 １０は排気口、ｌｌは成長過程でのアルミニウム薄膜、
ｔ２は平担表ｍｔ有する最終のアルミニウム薄膜、１３
はシリコン基＠、１４は拡散層、１５は８１０．膜、Ｉ
ｌｌは最終のアルミニウム薄ａｔ示す・ 第１図 第２図 第３図 １４図
Claims (1)
- 成長方向に大きな異方性金持たない薄膜の成長と誼薄膜
の異方性エツチングを同時に行なうこと１＊黴とする薄
膜の形成法口
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075639A JPS58191432A (ja) | 1982-05-06 | 1982-05-06 | 薄膜の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075639A JPS58191432A (ja) | 1982-05-06 | 1982-05-06 | 薄膜の形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58191432A true JPS58191432A (ja) | 1983-11-08 |
Family
ID=13582017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57075639A Pending JPS58191432A (ja) | 1982-05-06 | 1982-05-06 | 薄膜の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58191432A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6294960A (ja) * | 1985-10-21 | 1987-05-01 | Nec Corp | 半導体装置の配線方法 |
| JPS6362238A (ja) * | 1986-09-02 | 1988-03-18 | Toshiba Corp | 薄膜堆積方法 |
| JPS63233549A (ja) * | 1987-03-20 | 1988-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成法 |
| JPS63257246A (ja) * | 1987-04-15 | 1988-10-25 | Hitachi Ltd | プラズマｃｖｄ平坦化成膜方法 |
| JPH03104120A (ja) * | 1989-09-18 | 1991-05-01 | Sumitomo Metal Ind Ltd | 薄膜形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211734A (en) * | 1981-06-24 | 1982-12-25 | Toshiba Corp | Manufacture of semiconductor device |
-
1982
- 1982-05-06 JP JP57075639A patent/JPS58191432A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211734A (en) * | 1981-06-24 | 1982-12-25 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6294960A (ja) * | 1985-10-21 | 1987-05-01 | Nec Corp | 半導体装置の配線方法 |
| JPS6362238A (ja) * | 1986-09-02 | 1988-03-18 | Toshiba Corp | 薄膜堆積方法 |
| JPS63233549A (ja) * | 1987-03-20 | 1988-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成法 |
| JPS63257246A (ja) * | 1987-04-15 | 1988-10-25 | Hitachi Ltd | プラズマｃｖｄ平坦化成膜方法 |
| JPH03104120A (ja) * | 1989-09-18 | 1991-05-01 | Sumitomo Metal Ind Ltd | 薄膜形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0697660B2 (ja) | 薄膜形成方法 | |
| JPS63238288A (ja) | ドライエツチング方法 | |
| KR100727205B1 (ko) | 플라즈마 성막 방법 및 그 장치 | |
| JPS61147531A (ja) | 反応性イオンエツチング方法 | |
| JP2757546B2 (ja) | Ｆｅを含む物質のエッチング方法およびエッチング装置 | |
| US5810932A (en) | Plasma generating apparatus used for fabrication of semiconductor device | |
| JPS58204537A (ja) | プラズマエツチング方法 | |
| JPS58191432A (ja) | 薄膜の形成法 | |
| JP2001189308A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP2651597B2 (ja) | ドライエッチング方法及び装置 | |
| JPH03204925A (ja) | プラズマプロセス用装置および方法 | |
| US7351665B2 (en) | Plasma etching method, plasma etching apparatus, control program, computer recording medium and recording medium having processing recipe recorded thereon | |
| TWI420588B (zh) | Plasma etching method | |
| JPS60120525A (ja) | 反応性イオンエツチング方法 | |
| JP7590630B1 (ja) | ハードマスクの製造方法 | |
| JP2002252213A (ja) | プラズマエッチング方法 | |
| JPH0691041B2 (ja) | 反応性スパッタエッチング方法 | |
| JP3208931B2 (ja) | プラズマ処理装置とこれを用いたプラズマ処理方法 | |
| JP2001077085A (ja) | 試料の表面処理方法 | |
| JPH05144773A (ja) | プラズマエツチング装置 | |
| JPS61181534A (ja) | プラズマ処理装置 | |
| JPH01140725A (ja) | Ａｌ−Ｓｉ−Ｃｕ合金のドライエッチング方法 | |
| JP3337502B2 (ja) | プラズマエッチング装置及びプラズマエッチング処理方法 | |
| JPH06120140A (ja) | 半導体製造方法および装置 | |
| JPH0375373A (ja) | プラズマ処理装置の清浄化方法 |