JPS5819178B2 - バ−スト形伝送方式におけるタイミング制御方式 - Google Patents
バ−スト形伝送方式におけるタイミング制御方式Info
- Publication number
- JPS5819178B2 JPS5819178B2 JP53072666A JP7266678A JPS5819178B2 JP S5819178 B2 JPS5819178 B2 JP S5819178B2 JP 53072666 A JP53072666 A JP 53072666A JP 7266678 A JP7266678 A JP 7266678A JP S5819178 B2 JPS5819178 B2 JP S5819178B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- circuit
- switch
- burst
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は、バースト形伝送方式におけるタイミング制御
方式に関するものである。
方式に関するものである。
送信信号を一定周期毎に区切り、この一定周期毎の信号
を時間圧縮した後伝送し、受信局で元の幅に伸長しＴ信
号を得、残りの時間に同様の処理で、他の局の信号を伝
送するバースト形伝送方式・は、一個の伝送路で多重通
信ができるこ工や、伝送路間近端漏話が避けられる等の
長所がある。
を時間圧縮した後伝送し、受信局で元の幅に伸長しＴ信
号を得、残りの時間に同様の処理で、他の局の信号を伝
送するバースト形伝送方式・は、一個の伝送路で多重通
信ができるこ工や、伝送路間近端漏話が避けられる等の
長所がある。
このような伝送方式では、受信すべきバースト信号の位
置および送信すべきバースト信号の位置を予め知ること
により初めて、信号の送信・受信が可能となるが、この
バースト信号の位置を確定するための回路が複雑となる
欠点がある。
置および送信すべきバースト信号の位置を予め知ること
により初めて、信号の送信・受信が可能となるが、この
バースト信号の位置を確定するための回路が複雑となる
欠点がある。
本発明は、簡単な構成によりバースト形伝送方式におけ
るバーろト信号の妨害を除去して送信及び受信全行なう
タイミング制御方式を提供するこｉとを目的とするもの
で壱る。
るバーろト信号の妨害を除去して送信及び受信全行なう
タイミング制御方式を提供するこｉとを目的とするもの
で壱る。
以下実施例について、詳細に説明する。
。 。第１図は、本発明のバースト同期制御
方式を適用した通信装置の一構成例を示すブロック図で
ある。
方式を適用した通信装置の一構成例を示すブロック図で
ある。
同図において１はタイミング発生回路、２は′送信信号
発生回路、３は受信回路、４はスイッチ制御回路、５は
送信スイッチ、６は受信スイッチ、７は一致検出回路、
８は同期回路、９は伝送路、１０は送信信号入力端子、
１１は受信信号出力端子である。
発生回路、３は受信回路、４はスイッチ制御回路、５は
送信スイッチ、６は受信スイッチ、７は一致検出回路、
８は同期回路、９は伝送路、１０は送信信号入力端子、
１１は受信信号出力端子である。
送信信号入力端子１０よりの送信信号は送信信号発生回
路２にてタイミング発生回路１よりの送信バーストパル
スにより時間圧縮され所定の位置の送信バースト信号に
変換され、スイッチ制御回路４によって制御される送信
スイッチ５を介して伝送路９へ送出される。
路２にてタイミング発生回路１よりの送信バーストパル
スにより時間圧縮され所定の位置の送信バースト信号に
変換され、スイッチ制御回路４によって制御される送信
スイッチ５を介して伝送路９へ送出される。
一方伝送路よりの受信バースト信号はスイッチ制御回路
４により受信バーストハルス期間のみ閉成される受信ス
イッチ６を介して、受信回路３へ入力され、タイミング
発生回路１よりの受信バーストパルスにより時間伸長さ
れ、受信信号出力端子１１へ出力される。
４により受信バーストハルス期間のみ閉成される受信ス
イッチ６を介して、受信回路３へ入力され、タイミング
発生回路１よりの受信バーストパルスにより時間伸長さ
れ、受信信号出力端子１１へ出力される。
一方、一致検出回路７はタイミング発生回路１および受
信回路３へ接続され、タイミング発生回路１よりの受信
バーストパルスと受信回路３よりの受信バースト信号と
の位相一致を検出し、不一致が検出された場合は、同期
回路８を駆動し、その同期回路８によりタイミング発生
回路１の位相を動かして受信バーストパルスを受信バー
スト信号の位相に一致させるとともに、この間スイッチ
制御回路４によりスイッチ５を開放、スイッチ６を閉成
する。
信回路３へ接続され、タイミング発生回路１よりの受信
バーストパルスと受信回路３よりの受信バースト信号と
の位相一致を検出し、不一致が検出された場合は、同期
回路８を駆動し、その同期回路８によりタイミング発生
回路１の位相を動かして受信バーストパルスを受信バー
スト信号の位相に一致させるとともに、この間スイッチ
制御回路４によりスイッチ５を開放、スイッチ６を閉成
する。
このような構成となっているため、受信バーストパルス
と受信バースト信号の位相が一致していない非同期間は
、送信スイッチ５が開放、受信スイッチ６が閉成され、
同期時は、送信スイッチ５が閉成、受信スイッチ６が受
信バースト信号期間のみ閉成されるので、伝送路９及び
受信回路３には送信バースト信号による妨害信号が加わ
らないものとなる。
と受信バースト信号の位相が一致していない非同期間は
、送信スイッチ５が開放、受信スイッチ６が閉成され、
同期時は、送信スイッチ５が閉成、受信スイッチ６が受
信バースト信号期間のみ閉成されるので、伝送路９及び
受信回路３には送信バースト信号による妨害信号が加わ
らないものとなる。
以上説明したように、本発明は、受信バーストパルスと
受信バースト信号との位相を一致検出回路７で一致して
いるか否か検出し、不一致の場合は受信バーストパルス
を発生するタイミング発生回路１を制御して一致信号が
得られるようにする；と共に、送信スイッチ５は開放し
、受信スイッチ６は閉成し、又一致信号が得られた場合
は送信スイッチ５を閉成し、受信スイッチ６は受信バー
スト信号期間のみ閉成するものであるから、非同期状態
における伝送路９及び受信回路３への送信バースト信号
による妨害を防止することができ、安定なバースト形伝
送方式を実現することができるものである。
受信バースト信号との位相を一致検出回路７で一致して
いるか否か検出し、不一致の場合は受信バーストパルス
を発生するタイミング発生回路１を制御して一致信号が
得られるようにする；と共に、送信スイッチ５は開放し
、受信スイッチ６は閉成し、又一致信号が得られた場合
は送信スイッチ５を閉成し、受信スイッチ６は受信バー
スト信号期間のみ閉成するものであるから、非同期状態
における伝送路９及び受信回路３への送信バースト信号
による妨害を防止することができ、安定なバースト形伝
送方式を実現することができるものである。
第１図は本発明のバースト同期制御方式を適用□した通
信装置の一構成例を示すブロック図である。 １・・・・・・タイミング発生回路、２・・・・・・送
信信号発生回路、３・・・・・・受信回路、４・・・・
・・スイッチ制御回路、５・・・・・・送信スイッチ、
６・・・・・・受信スイッチ、７・・・・・・一致検出
回路、８・・・・・同期回路、９・・・・・・伝送路、
１０・・・・・・送信信号入力端子、１１・・・・・・
受信信号出力端子である。
信装置の一構成例を示すブロック図である。 １・・・・・・タイミング発生回路、２・・・・・・送
信信号発生回路、３・・・・・・受信回路、４・・・・
・・スイッチ制御回路、５・・・・・・送信スイッチ、
６・・・・・・受信スイッチ、７・・・・・・一致検出
回路、８・・・・・同期回路、９・・・・・・伝送路、
１０・・・・・・送信信号入力端子、１１・・・・・・
受信信号出力端子である。
Claims (1)
- １ 送信バーストパルスと受信バーストパルスを発生す
るタイミング発生回路、前記送信バーストパルスの間送
信信号を発生する送信信号発生回路、送信信号発生回路
を伝送路に接続する送信スイン、チ、受信回路を前記伝
送路に接続する受信スイッチ、前記受信回路出力信号の
位相と前記受信バーストパルスの位相一致を検出する検
出回路、該検出回路出力が無いときは前記タイミング発
生回路よりの前記送信バーストパルスと受信バーストパ
ルスの位相を前記検出回路出力が有るまで動かす同期回
路、および前舶検出回路出力が無いときは前記送信スイ
ッチを―放、前記受信スイッチを導通にし、検出回路出
力が有るときは前記送信スイッチヲ送信バーストパルス
の間ごまな前記受信スイッチを受信バーストパルスの間
導通にし、その□他の期間は両スイッチとも開放にする
スイッチ制御回路とにより構成されることを特徴とする
バースト形伝送方式におけるタイミング制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53072666A JPS5819178B2 (ja) | 1978-06-15 | 1978-06-15 | バ−スト形伝送方式におけるタイミング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53072666A JPS5819178B2 (ja) | 1978-06-15 | 1978-06-15 | バ−スト形伝送方式におけるタイミング制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54163611A JPS54163611A (en) | 1979-12-26 |
| JPS5819178B2 true JPS5819178B2 (ja) | 1983-04-16 |
Family
ID=13495908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53072666A Expired JPS5819178B2 (ja) | 1978-06-15 | 1978-06-15 | バ−スト形伝送方式におけるタイミング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819178B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6360784U (ja) * | 1986-10-09 | 1988-04-22 |
-
1978
- 1978-06-15 JP JP53072666A patent/JPS5819178B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6360784U (ja) * | 1986-10-09 | 1988-04-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54163611A (en) | 1979-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU544077B2 (en) | Data synchronisation | |
| JPH0411142B2 (ja) | ||
| NO873973L (no) | Fremgangsmaate ved multipleksing. | |
| EP0319663A3 (en) | Bidirectional control signalling bus interface apparatus for transmitting signals between two bus system | |
| JPS5538749A (en) | Synchronous system for data transmission | |
| JPS5819178B2 (ja) | バ−スト形伝送方式におけるタイミング制御方式 | |
| JPS5823984B2 (ja) | デ−タ信号送受信方法 | |
| JPS58201440A (ja) | ル−プ状伝送システム | |
| SU1443821A3 (ru) | Система синхронизации | |
| JPS5784645A (en) | By-pass circuit | |
| JPS5279815A (en) | Transmitting and receiving circuit | |
| JPS55161446A (en) | Synchronous cooperation system of duplex cyclic data transmission unit | |
| JPS54149502A (en) | Information transmission system | |
| JPS5588491A (en) | Trunk circuit control system | |
| JPS5470742A (en) | Data bus control system | |
| SU987830A1 (ru) | Устройство дл передачи и приема информации | |
| JPS6436147A (en) | Phase synchronizing circuit for communication system | |
| JPS622753B2 (ja) | ||
| SU841001A1 (ru) | Система телесигнализации с временнымРАздЕлЕНиЕМ СигНАлОВ | |
| SU681567A2 (ru) | Устройство групповой синхронизации в каналах с фазовой манипул цией | |
| JPS573447A (en) | Time division multidimension connecting device | |
| JPS63131641A (ja) | 主局折返し試験装置 | |
| JPS5537013A (en) | Facsimile device | |
| JPH01158835A (ja) | 双方向通信方式 | |
| JPS5689148A (en) | Radio device of switching without instantaneous break |