JPS58196691A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPS58196691A JPS58196691A JP57078259A JP7825982A JPS58196691A JP S58196691 A JPS58196691 A JP S58196691A JP 57078259 A JP57078259 A JP 57078259A JP 7825982 A JP7825982 A JP 7825982A JP S58196691 A JPS58196691 A JP S58196691A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- potential
- current
- circuit
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体メモリ回路の情報読み出し回路すなわ
ちセンス回路に関するものである。
ちセンス回路に関するものである。
使米のセンス回路を第１図に示す。メモリセルアレーか
らの読み出し信号は端子Ｎ、及びＮ、に加えられる。こ
の信号は、メモリセルアレーの駆動電流Ｉｔが端子Ｎ、
またはＮ、いずれかから流れるかに因って選択さ！した
メモリセルの内容１１”か′０＃の判定を行なっている
。駆動電流ＩＩに因って抵抗Ｒ１及びＲ７に生ずる電位
差をエミッタフォロア１を介して出力回路２を駆動しデ
ータ出力１！１Ｍを端子Ｎ、に発生させている。−万一
集積化した場合１ビツト当シの消費電力を低減させる必
要があシ、メモリセルの応答速度が遅くなる。
らの読み出し信号は端子Ｎ、及びＮ、に加えられる。こ
の信号は、メモリセルアレーの駆動電流Ｉｔが端子Ｎ、
またはＮ、いずれかから流れるかに因って選択さ！した
メモリセルの内容１１”か′０＃の判定を行なっている
。駆動電流ＩＩに因って抵抗Ｒ１及びＲ７に生ずる電位
差をエミッタフォロア１を介して出力回路２を駆動しデ
ータ出力１！１Ｍを端子Ｎ、に発生させている。−万一
集積化した場合１ビツト当シの消費電力を低減させる必
要があシ、メモリセルの応答速度が遅くなる。
このため、端子Ｎ、及びＮ、への入力に応じた抵抗Ｒ１
での電位降下分の信号ＳＲ１及びＲ２での偏’ｌｊ８＊
ｔは第２図に示す如く、特に５ＩＩＩの立ち上９時間が
遅くなる。この丸め、出力回路の出力端子Ｎ、に生ずる
データ出力便号の立ち上９時間が大きくなプ、給米的に
アクセス時間を増大させる原因となる欠点を有していた
。
での電位降下分の信号ＳＲ１及びＲ２での偏’ｌｊ８＊
ｔは第２図に示す如く、特に５ＩＩＩの立ち上９時間が
遅くなる。この丸め、出力回路の出力端子Ｎ、に生ずる
データ出力便号の立ち上９時間が大きくなプ、給米的に
アクセス時間を増大させる原因となる欠点を有していた
。
本発明の目的は、従来のセンス回路に於いて、１′！Ｉ
号８ｍｌと８１の電位差が小さい期間が続くためにデー
タ出力信号の立ち上り時間が増大する拳に層目し、微少
電位差を検出し増幅した信号をフィードバックすること
に因って両信号間の電位岸を拡大し、データ出力信号の
立ち上シ時間を高速化してアクセス時間の高速化を図っ
た高性能の半導体メモリ回路を提供することにある。
号８ｍｌと８１の電位差が小さい期間が続くためにデー
タ出力信号の立ち上り時間が増大する拳に層目し、微少
電位差を検出し増幅した信号をフィードバックすること
に因って両信号間の電位岸を拡大し、データ出力信号の
立ち上シ時間を高速化してアクセス時間の高速化を図っ
た高性能の半導体メモリ回路を提供することにある。
本発明は、信号８ｍ１及びＳ幻の電位差が正富続み出し
状態に入った直後の電位渣が未だ十分な電使走に通して
いない期間のみ、この電位差を差動増幅器の人力として
その出力をフィードバックし１ｇ号Ｓｍｌ及びＳＲ１の
電位差を拡大する方式でろる。
状態に入った直後の電位渣が未だ十分な電使走に通して
いない期間のみ、この電位差を差動増幅器の人力として
その出力をフィードバックし１ｇ号Ｓｍｌ及びＳＲ１の
電位差を拡大する方式でろる。
しかしこのフィードバック系を常時動作させるとデータ
出力信号が１１”から″ｌ”へ切シ換わる時のアクセス
時間が増大するために、ストローブ信号を用いている点
に特徴がある。
出力信号が１１”から″ｌ”へ切シ換わる時のアクセス
時間が増大するために、ストローブ信号を用いている点
に特徴がある。
以下、本発明の一実施例を第３図によシ或明する。この
回路はトランジスタＱ１〜Ｑ４でシリーズゲートを用い
てフィードバック回路３を構成している。この回路によ
れは、その動作波形を５＠４図に示す如く、信号８ｍｌ
が信号Ｓａｔ ｊ ｌ）高電位になった時、トランジス
タＱ、のベース電位をストローブ信号により、トランジ
スタＱ、のベース電位よシ低電位にしフィードバック′
１流１１をトランジスタＱ４からＱ、に切り侠える。
回路はトランジスタＱ１〜Ｑ４でシリーズゲートを用い
てフィードバック回路３を構成している。この回路によ
れは、その動作波形を５＠４図に示す如く、信号８ｍｌ
が信号Ｓａｔ ｊ ｌ）高電位になった時、トランジス
タＱ、のベース電位をストローブ信号により、トランジ
スタＱ、のベース電位よシ低電位にしフィードバック′
１流１１をトランジスタＱ４からＱ、に切り侠える。
この電流Ｉ、は、トランジδりＱ、とＱ、で構成される
カレントスイッチから流れるが、今信号Ｓｍｌの方がＳ
Ｒ２より高電位にあるため＼信号ＳｌＫでベース電位が
駆動されているトランジスタＱ。
カレントスイッチから流れるが、今信号Ｓｍｌの方がＳ
Ｒ２より高電位にあるため＼信号ＳｌＫでベース電位が
駆動されているトランジスタＱ。
破巌で示す如く半シ低電位にし、信号ＳＲＩとＳ１間の
電位差を拡大することが出来る。この結果データ出力信
号は従来回路による夫婦から破線へとその立ち上りが速
くなるΔを分アクセス時間は尚連化される。
電位差を拡大することが出来る。この結果データ出力信
号は従来回路による夫婦から破線へとその立ち上りが速
くなるΔを分アクセス時間は尚連化される。
第５図はストローブ信号の内部発生手段を示す回路図で
必シ、第５図はワード線′鑞位変化を検出してストロー
ブ信号を発生する例で、ｌＯはワード線、１１はＩｓｔ
供給線である。ワード線は１本のみＡｉ′ｉ１位にめる
が、メモリセルの選択番地が変化する時、ワード線が複
数本選択されるのを防止するために、選択されたワード
線の電位ｉ下つ友後に、次に選択されるワード線電位が
上昇する。
必シ、第５図はワード線′鑞位変化を検出してストロー
ブ信号を発生する例で、ｌＯはワード線、１１はＩｓｔ
供給線である。ワード線は１本のみＡｉ′ｉ１位にめる
が、メモリセルの選択番地が変化する時、ワード線が複
数本選択されるのを防止するために、選択されたワード
線の電位ｉ下つ友後に、次に選択されるワード線電位が
上昇する。
このため図の様にダイオードＤ１〜Ｄ、を共通にし、ト
ランジスタＱｓ及びＱ６で構成するカレントスイッチの
入力とすることでワード線の切＃）羨わ９時のみ、ヘト
・−プ信号を発生すΣ事が可能 １である。史
にダイオードの接続点を１１供給線または、端子Ｎ、に
する事でも上記同僚ストローブ信号を発生し得る。以上
内部でストローブ信号を発生する？！１（Ｉ−示したが
、外部からのストローブ信号でも本発明回路を駆動する
事が可能でめ多、その効果に走はない。更にラッチ付出
力回路付のメモリのＪ＃曾、ラッチのため、の入力信号
を共用しすることも０ＪｌｉＵでメジ、この時必要なら
ばセンス回路のストローブ信号とラッチのための入力信
号量に若干の位相点をつける事も容易である。
ランジスタＱｓ及びＱ６で構成するカレントスイッチの
入力とすることでワード線の切＃）羨わ９時のみ、ヘト
・−プ信号を発生すΣ事が可能 １である。史
にダイオードの接続点を１１供給線または、端子Ｎ、に
する事でも上記同僚ストローブ信号を発生し得る。以上
内部でストローブ信号を発生する？！１（Ｉ−示したが
、外部からのストローブ信号でも本発明回路を駆動する
事が可能でめ多、その効果に走はない。更にラッチ付出
力回路付のメモリのＪ＃曾、ラッチのため、の入力信号
を共用しすることも０ＪｌｉＵでメジ、この時必要なら
ばセンス回路のストローブ信号とラッチのための入力信
号量に若干の位相点をつける事も容易である。
本発明によれは、今後高果槓化が進む半導体メモリに於
いて、メモリセルの応答速度が遅い場合でも、データ出
力信号の変化時間（本説明では立ち上シ時間で説明した
が立ち下９時間も宮めて変化時間とする）の一連化する
ことが出来るので、アクセス時間の尚連化に効果がある
。
いて、メモリセルの応答速度が遅い場合でも、データ出
力信号の変化時間（本説明では立ち上シ時間で説明した
が立ち下９時間も宮めて変化時間とする）の一連化する
ことが出来るので、アクセス時間の尚連化に効果がある
。
第１図は、従来例のセンス回路図、第２図はその動作説
明図、第３図は本発明によるセンス回路の一実施例を示
す図、第４図はその動作説明図、第５図はストローブ信
号発生回路図である。 Ｒｒ 、Ｒｔ・・・抵抗、Ｎ１〜Ｎ、・・・端子、Ｑ１
〜ｖＩ ｌ 図 ′１Ａ２１￥］ ７１°−７級−−−７・−一一一
明図、第３図は本発明によるセンス回路の一実施例を示
す図、第４図はその動作説明図、第５図はストローブ信
号発生回路図である。 Ｒｒ 、Ｒｔ・・・抵抗、Ｎ１〜Ｎ、・・・端子、Ｑ１
〜ｖＩ ｌ 図 ′１Ａ２１￥］ ７１°−７級−−−７・−一一一
Claims (1)
- １、 メモリセルアレーからの読み出し信号を検出し、
データ出力１ぽ号として外部出力ｔ−ｉ生ずる半導体メ
モリのセン、ス回路に於いて、着地選択移行時のみスト
ローブ旧号を用いて、上記読み出し信号間１位ｉｔ拡大
するように＊成した事を特徴とするセンス回路を有する
半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078259A JPS58196691A (ja) | 1982-05-12 | 1982-05-12 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078259A JPS58196691A (ja) | 1982-05-12 | 1982-05-12 | 半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58196691A true JPS58196691A (ja) | 1983-11-16 |
Family
ID=13656985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57078259A Pending JPS58196691A (ja) | 1982-05-12 | 1982-05-12 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196691A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5641583A (en) * | 1979-08-23 | 1981-04-18 | Fujitsu Ltd | Semiconductor memory unit |
-
1982
- 1982-05-12 JP JP57078259A patent/JPS58196691A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5641583A (en) * | 1979-08-23 | 1981-04-18 | Fujitsu Ltd | Semiconductor memory unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3736574A (en) | Pseudo-hierarchy memory system | |
| US3390382A (en) | Associative memory elements employing field effect transistors | |
| JPS6329359B2 (ja) | ||
| JP2662822B2 (ja) | 半導体記憶装置 | |
| US4539661A (en) | Static-type semiconductor memory device | |
| US4760559A (en) | Semiconductor memory device | |
| US3364362A (en) | Memory selection system | |
| JPS6331879B2 (ja) | ||
| JPS61131299A (ja) | 読取り専用メモリ | |
| JPS582437B2 (ja) | スリ−ステイト出力回路 | |
| US3231763A (en) | Bistable memory element | |
| JPH0467720B2 (ja) | ||
| JPH10340584A (ja) | 半導体記憶装置 | |
| JPS58196691A (ja) | 半導体メモリ | |
| JPS62132300A (ja) | マトリツクスアレイリ−ドオンリメモリ装置 | |
| JPS5849951B2 (ja) | マルチ・アクセス・メモリ | |
| JPS62262295A (ja) | ランダム・アクセス・メモリ | |
| GB1412435A (en) | Electronic memory storage element | |
| JPS6196588A (ja) | 半導体記憶装置 | |
| US3504350A (en) | Flip-flop memory with minimized interconnection wiring | |
| US3449727A (en) | Transistor latch memory driven by coincidentally applied oppositely directed pulses | |
| US3548389A (en) | Transistor associative memory cell | |
| US3483536A (en) | Coincident memory device with no separate inhibit or sensing line | |
| JP3022567B2 (ja) | 半導体記憶装置 | |
| US4409675A (en) | Address gate for memories to protect stored data, and to simplify memory testing, and method of use thereof |