JPS58197746A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路装置に係り、特にマスタースラ
イス方式の半導体集積回路装置に関する。

コンピュータ、端末装置、その他の一般制御装置の大規
模集積回路（ＬａＩ３化が活発に展開されている。これ
らの半導体集積回路装置は多品種少量生産の傾向が特に
強く、製造コストの低減と製造期間の短縮化の丸めマス
タースライス（ｍａｓｔｅｒ　５ｌｉｃｅ　３方式によ
る製造が多用されている。

マスタースライス方式の半導体集積回路装置においては
一つの半導体チップ上にマクロスと呼ばれる共通素子パ
ターンをあらかじめ例えばマトリクス状に作成、配置し
ておき、開発品種に応じて専用配縁マスクを作成するこ
とにより、上記マクロス間の相互配線を行って所望の回
路機能を有する半導体集積回路装置を完成させるもので
ある。

第１図はマスタースライス方式半導体集積回路装置の構
成を簡略化して示したものである。

図において、１０は半導体チップで、その周辺に入出力
ビンとの接続のための入出力パッド１１が複数個配置さ
れ、さらに、入出力パッド１１の内側に中間セルである
入出力セル１２が配置されている。１３はマクロスで、
半導体チップ１０の中央にマトリクス状に配置されてい
る。マクロス１３は例えば論理ゲートセルを０ＭＯ８で
構成する場合、複数のＮＭＯ８）ツンジスタとＰＭＯＳ
トランジスタがあらかじめ配設されており、マスタース
ライスの工程で、トランジスタ相互間の接続が行われ、
ＮＡＮＤゲートやフリップフロップなどが実現される。

１４はあらかじめ定められ九配線用のチャネルで、マク
ロス１３の相互間および、マクロス１３と入出力セル１
２との間に設けられてお９、この配縁チャネル１４を使
ってマクロス１３間の相互配線およびマクロス１３と入
出力セル１２間の相互配−が行われ、これによシ所望の
半導体集積回路が完成される。

ここで、中間セルとなる入出力セル１２の機能を簡単に
説明する。入力セルは半導体集積回路の外部から半導体
集積回路の内部、すなわちマクロスに信号を導入するた
めのインタフェース回路でＴｏ〉、レベル変換の動作を
行う０列えば、半導体集積回路の外部からの信号がＴＴ
Ｌ回路から出力され友ものでＴｏシ、半導体集積回路の
内部が０Ｍ０８回路で構成されている場合、ＴＴＬ信号
レベルからＣＭＯ８信号レベルへのレベル変換を行う。

次に出力セルは半導体集積回路の内部から半導体集積回
路の外部へ信号を導出する丸めのインタフェース回路で
あシ、ガえば、半導体集積回路内部のＣＭＯ８信号レベ
ルから半導体集積回路外部０ＴＴＬ（ｌ−８レベルへの
レベル変換を行う、まえ、出力セルは外部負荷を直接駆
動する丸め、内部のマクロス１３に比べて、よｐ高い負
荷駆動能力を持たせるのが一般的である。

第２図は従来から多用されているマスタースライス用の
中間セルとなる入出力セルの拡大図である。

第２図において１００は入出力セル全体を示し、２００
は半導体集積回路の外部ピンと半導体集積回路の内部を
接続するための入出力パッドである。

１０１は入力バッファ、１０２は出力バッファである。

入出力セル１０Ｇを入力用として使用する場合、端子、
１０３と端子１０８が接続され、外部備考が入出力パッ
ド２００、入力バッファ１０１゜端子１０４を通って内
部のマクロスに導入される。

次に入出力セル１００を出力用として使用する場合、端
子１０６と端子１０８が接続され、内部回路の出力が端
子１０５、出力バッファ１０２、入出力パッド２００を
通って半導体集積回路の外部に出力される。なお、端子
１０７Ｆｉ出力パツフア１０８をトライステート（高イ
ンピーダンス）状態に切換える丸めの制御端子である。

１九、入出力セル１００を入力と出力に兼用する場合は
端子１０３と端子１０８が接続されるとともに端子１０
６と端子１０８が接続される。

この様な従来の中間セルは論理レベルの信号の入力ま九
は出力を目的としているため、非論理レベルのアナログ
信号の入力ｆ出力は不可能である。

また、従来の中間セルは信号の入力と出力の機能しかな
い丸め、入出力ビンを不使用の場合、入出力ビンを有効
に利用することができない。

本発明の目的は論理レベル信号の入出力ばかりでなく、
非論理レベルの入出力にも通用し得る中間（ルを備え良
導導体集積回路装置を提供することにある。

本発明の他の目的は不使用の入出力ビンを有効に使用し
得る中間セルを備え良導導体集積回路装置を提供するこ
とにある。

本発明は前述し九ような従来の中間セルの欠点を除去す
る丸めになされ丸ものであシ、中間セルを汎用化する丸
めに中間セルに非論理レベルの入出力を行う丸めのスル
ーチャネルを＾偏することを４１黴としている。

さらに本発明の他の％黴とするところは、不使用ビンを
付加的な接地ビンとするための接地引出線と不使用ビン
を付加的な電源ビンとするための電源引出線を中間セル
に設けることにより、不使用ビンを有効に利用できるよ
うにし友ものである。

以下、本発明を図面に従って説明する。以下の図面で第
２図と同一番号は同一物を九は相当物を示す。

第３図において、２１０は例えば金属配線によるスルー
チャネルで、２１１はマクロスからなる内部回路と接続
する丸めの接続端子、２１２は入出力パッド接続端子１
０８と接続する丸めの接続端子である。２２０は金属配
縁によりマクロスからなる内部回路に基準電位を与える
内部接地パス、２３０は金属配線による接地引出線、２
３１は接地引出＠２３０を端子１０８に接続するための
接続端子である。２４０は金属配線によシマクロスから
なる内部回路に電源電位を供給する電源バス、２５０は
金属配線による電源引出線、２５１は電源引出−を端子
１０８に接続する九めの接続端子である。第３図に示し
九本実施例の中間セルとなる入出力セル１００では従来
の論理レベルの入出力機能に加えて、端子２１２と端子
１０８を接続することにより、非論理レベルの入出力を
行うことができる。

ま九、端子２３１と端子１０８を接続することによシ、
信号の入出力に使用されない不使用ビンを付加的な接地
ビンとして使用することができる。

さらにまた、端子２５１と端子１０８を接続することＫ
より信号の入出力に使用されない不使用ビンを付加的な
電源ビンとして使用することができる。

陶、中間セルとなる入出力セル１００に上記のいずれの
機能を持死せるかは品楕毎に配線マスクを作成すｂ際に
、同時に入出力セル用の配線マスクを作成することによ
）自由に決定できる。

第４図に本実施例をアナログ入力セルとして用いる場合
の配線例を示す。

図において、３００はマクロスで構成される内部回路部
分を示している。３１Ｏはアナログコンパレータで、３
１１，３１２はその入力端子、３１３は出力端子である
０図において、スルーチャネル２１０の一方の端子２１
２は入出力パッドの端子１０８と接続されており、他方
の端子２１１はアナログコンパレータ３１０の一方の入
力端子３１１に接続される。し九がって、本実施例では
入出力セル１００はアナログ入力セルとして機能し、ア
ナログコンパレータ３１０の出力端子３１３には入力端
子３１１に印加されたアナログ信号と入力端子３１２に
印加され九他のアナログ信号との比較結果が出力される
。

第５図に本実施例をアナログ出力セルとして用いる場合
の配線例を示す。

第５図において、３２（ｌ演算増幅器であシ、３２１．
３２２は夫々入力抵抗、帰還抵抗、また、３２３１．３
２４は夫々演算増幅器の入力端子、出力端子である。第
５図において、入力端子３２３に印加され九アナログ信
号■３は増幅され、出力端子３２４に出力される。演算
増幅器３２０の出力端子３２４は端子２１１、スルーチ
ャネル２１０端子２１２、端子１０８を経て入出力パッ
ド２００に接続されている。し九がって、ＪＩＫ５図で
は入出力セル１０Ｇはアナログ出力セルとして機能する
。

なお、本実施例の構成！！索の一つであるスルーチャネ
ル２１０は端子２１１と２１２を結ぶ単なる配線であっ
てもよいし、第６図に示すように、端子２１１と２１２
間に設けられ九抵抗、ダイオード、トランジスタなどか
ら構成された直列回路あるいは並列回路２１５を含むも
のであっても入力筐丸は、出力としてのスルー機能を損
わないものであればよい。

ＪＩＩＩ図に本実施例を接地強化セルとして用いる場合
の配線例を示す。

第７ＦＩＡにおいて、内部接地バス２２０は接地引出線
２３０１端子２３１１端子１０８を経て人出カパツド２
００に接続されている。したがって、ｊＩＴ図では入出
力セル１００は接地強化セルとして機能する。

第８図に本実施例を電源強化セルとして用いる場合の配
−例を示す。

第８図において内部電源バス２４０は電源引出線２５０
、端子２５１１端子１０８を経て入出力バッド２００に
接続されている。したがって、第８図では入出力セル１
００は電源強化セルとして機能する。

なお、本発明の実施例ではスルーチャネルが１本の場合
を示したが、必ｌ！に応じて入力専用のスルーチャネル
、出力専用のスルーチャネルに分けるなど、置数のスル
ーチャネルを設けてもよい。

を九、接地引出線、電源引出線についても、２系統以上
の内部接地バス、電源バスがある場合、複数の接地引出
線、電源引出線を設けてもよい。ま九、スルーチャネル
２１０、接地引出線２３０、電源引出９２５０＃ｉその
長さが零であってもよい。

すなわち、接続端子２１１と２１２は同一端子であって
もよいし、接続端子２３１は内部接地バス２２Ｇ上の任
意の点に設けられていてもよい。同様に績ｌ＆趨子２５
１は内部電源バス２４０上の任意の点に設けられていて
もよい。

さらＫｔ丸、本発明による中間セルではスルーチャネル
、接地引出線、゛電源引出線のすべてを設ける必要はな
く、必要なものだけ設けておけばよい。

以上の説明で明らかなように、本発明によれば論理レベ
ルの信号の入出力ばかｐでなく、非論理レベルの信号の
入出力にも適用できる九め、とくにディジタルとアナロ
グが混在したマスタースライス方式の半導体集積回路装
置の場合、その効果が大である。

さらに、本発明によれば、中間セルは信号の入出力Ｋ１
１ｌ用しない外部ビンを接地強化ビンｔｆｃはｆ／を源
強化ピンとして利用できるため、内部回路の接地レベル
↑′−源レベルの変動を低減でき、よシ安定し九回路動
作の半導体集積回路装置を得ることができる。

【図面の簡単な説明】

第１ＦｉＡはマスタースライス方式半導体集積回路の概
略を示す平面図、Ｊｉ１２図は縞１図に於ける従来例で
ある入出力セルの回路図、第３図は本発明の一実施例に
よる入出力セルの回路図、第４図は本発明の一実施例に
よる入出力セルをアナログ入力セルとして用いる場合の
回路図、第５図は本発明の一実施例による入出力セルを
アナログ出力セルとして用いる場合の回路図、第６図は
本発明の他の実施例によるスルーチャネルを示す図、第
７図は本発明の一実施例による入出力セルを接地強化セ
ルとして用いる場合の回路図、第８図は本発明の一実施
例による入出力セルを電源強化セルとして用いる場合の
回路図である。 １１．２００・・・入出力パッド、１２，１００・・・
入出力セル、１３・・・マクロス、２１０・・・スルー
チャネル、２２０・・・内部接地バス、２３０・・・接
地引出線、２４０・・・電源バス、２５０・・・電源引
出線、　。 代理人　弁理士　高４１！明（ 第１　ｍ ′ＪＰ；４Ｌ　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体チップ上に設けられる複数個のマクロスと、
   線中導体チップの周辺に設けられる複数個の入出力パッ
   ドと、該マクロスと該入出カッくラドの閾に設けられ、
   該マクロスと咳入出カッくラドとｔ接続する中間セルと
   を具備するものに於いて、上記中間セルは少なくとも一
   つのスルーチャネルを有することを特徴とする半導体集
   積回路。 ２．４ＩＩ＃’Ｐｆｌ求の範囲第１項に於いて、上記ス
   ルーチャネルは、上記マクロスと上４入出カッくラドと
   を直接接続する金属配線であることを特徴とする半導体
   集積回路。 ３、半導体チップ上に設けられる複数個のマクロスと、
   該半導体チップの周辺に設けられる複数個の入出力パッ
   ドと、該マクロスと該入出カッくラドの間に設けられ、
   該マクロスと該入出力パッドとを接続する中間セルとを
   具備するものに於いて、上記中間セルは、上記マクロス
   に基準電位を与える内Ｓ接地パスに接続する接地引出線
   、ま九は、上記マクロスに電源電位を与える電源パスに
   接続する電源引出線を有することを特徴とする半導体集
   積回路。 ４、％許請求の範囲第１項、第２項または第３項に於い
   て、上記中間セルは入カパツファまたは出力バッファを
   有することを％黴とする半導体集積回路装置。