JPS58200521A - 積層電子部品の製造方法 - Google Patents

積層電子部品の製造方法

Info

Publication number
JPS58200521A
JPS58200521A JP57083475A JP8347582A JPS58200521A JP S58200521 A JPS58200521 A JP S58200521A JP 57083475 A JP57083475 A JP 57083475A JP 8347582 A JP8347582 A JP 8347582A JP S58200521 A JPS58200521 A JP S58200521A
Authority
JP
Japan
Prior art keywords
sheet
raw
raw sheet
shape
sheets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57083475A
Other languages
English (en)
Other versions
JPH0423808B2 (ja
Inventor
和明 内海
嶋田 勇三
正則 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57083475A priority Critical patent/JPS58200521A/ja
Publication of JPS58200521A publication Critical patent/JPS58200521A/ja
Publication of JPH0423808B2 publication Critical patent/JPH0423808B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は積層電子部品の製造方法に関する。
電子部品として、厚膜抵抗ネットワーク、積層ヤツ宅ツ
タコンデンサ、積層セツミックバリスタ多層セラ擢ツタ
配線基板など、多くの積層電子部品が実用化されている
。これらの積層電子部品は過電、鋳電体、I!1縁体な
ど0上に厚膜法によって導体、電極、抵抗体、誘電体等
を形成し、積層、焼結する製造方法によ)作製される。
このような従来の厚膜法による電子回路のパターンの形
成では、厚膜印刷時の一路パターン寸法印刷厚みなどの
変lが大きいため、精度が高く、4I性パツツ命の少な
い部品を作ることは困難であり九0 また従来の厚膜法では、導体、抵抗体、誘電体などO壺
ペーストo管履もむずかしく、再現性のあるamパター
ンを形成するには、−回毎にペースト、印刷条件を調整
する必要があに、このことが生産性を下げる太き1原因
となりていた。
゛を九、厚膜法で印刷する場合、ペーストの利用率が著
しく悪<41に導体などに金、白金、パラジウムなどの
高価な金属を使用する場合にはコストを上ける原因と表
っていえ。
本発明はこれらの欠点を全て除去し、積層電子部品の摺
度を向上させ、特性バラツキが少なく、しかも生産性を
著しく向上さpることが可能で、量産性にも優れ九積層
電子部品の製造方法を提供することを目的とする。
本発明状、無機材料粉末と有機物との混合物からなる生
シートを複数の種類O無機材料についてそれぞれ一定の
形状に作製する工程、及びこれらの生シートのうち1種
類以上の生シートを所定の形状に打抜き、これら以外の
種類の生シートで最初のシート作製時の形状の該シート
上に圧着する工程、及び所定形状に打抜かれた生シート
がそのシート表面に圧着している前記最初の¥−ト作製
時の形状O生シートとこれとpiillmでその表面に
打抜かれた生シートが圧着1.シていない生シートをそ
1:1 れぞれ1枚以上積層、圧着、焼成する工程を有すること
を特徴とする。
すなわち、本発明では積層電子部品を構成する導体、抵
抗体、−電体などO材料を一定形状O生シートに形威し
、これらのうちの1種以上の生シートを金蓋などを用い
て、所定の寸法形状に打ち抜くと同時に打ち抜く生シー
ト以外の11sの生シート上に圧着することが大きな特
徴である。
このように、電極、抵抗体等を金製により打ち抜き、圧
着を行って形成する方法L1従来の厚膜法に比べ、寸法
Oバラツキが着しく改善され、その結果、nlLが向上
し、特性のバラツキも小さくすることができる。
名らに、生シートを打ち抜いえ後のその生シートの未使
用部分は、容易に新しい化シー)K再生で珈る良め、材
料の工程中の損失がほとんどなく*j、これによりて貴
金属導体を生シート化して使用する場合は大@なコスト
ダクンを実現することかで亀るO 1九、本発明れ機械的に生シートを打ち抜くため、従来
の印刷法に比べ、連続処理が容易になり自動化、貴意化
が可能となる。
さらに、ペースト状のものを使用しない喪め、生産時O
管理も容易になル、1回毎に条件出しをする必要もなく
、生産性を著しく上げることができる。
次に図を用いて従来の積層電子部品の製造方決と比較し
ながら本発明なa@する。ここでは積層セ9ミックコン
デンサを製造する1揚を一例にとって説明する。
嬉1 m!1(JLI〜(01は従来の積層セクィック
コンデンサOII電体生シート上へ内部電極を形成する
1揚における!i&腋誘電体生シートを印刷治具の図を
示した一〇である。
總1114&)0中ヤステイング法で形成し九誘電体生
シートU上に、第1rIA(l)IK示すようにスクリ
ーン印刷法、すなわち誘電体生シートu上にスクリーン
戎を置き、スキージ−14によ)内部電極ペーストnを
印刷するととによ)、第1110)に示すように内部電
極ベース)13を電l1os状に形成し、乾燥後これら
の内部電極を形成し九鱒電体生シートを複数枚と電極を
形成しない誘電体生シートを積層、圧着して積層生チッ
プとする0こO生チップを焼結して、積層チップコンデ
ンナを作製する0これに対して、本発明による内部電極
の形成方法社第2図を用いて説明する。
142図四〜(0)は各工程における誘電体生シート4
、金sin、2i、内部電他生シート簡の図を示し九も
のである。
第2wAl&lのキャスティング法によって形成した誘
電体生シート21の上に、g2図(blに示すように打
ち抜くための金Min、22′の関に内部電極となる金
属粉末を用いてキャスティング法によって形成した内部
電極生シー)Z3tli!、上部よシ圧力又は圧力と熱
を同時に加えることによりて、第2図(0)K示すよう
に内部電極生シートnを窮電体生シートn上に圧着、形
成する。 − このように内部電極を形成した誘電体生シートは、前述
のとうや内部電極を形成しない誘電体生シートと共に積
層、圧着され、焼結後積層チップコンデンナとなる。
本発明の4I徴は、このようにペーストを用いてのスク
リーン印刷法によらず、電極生シートを用いる丸め電極
の厚みが一定しておp、かつ非常に薄くすることができ
るところKある。
積層セラミックコンデンサでは従来から蕗1図のような
スクリーン印刷法によりて内部電極を形成していたが、
コストを下けるため電極の厚みを薄くしようとすると、
印刷時に厚みのム2が生じその結果、焼結した後内部電
極が島状になっ九夛一部切れることがあシ、容量が設計
値通ル得られなくなりたシ、II#it損失の値が太き
(なることが多く2μm以下の電憾厚みは実現できなか
った。
しかし、本発明の第2図に示す方法によって積層セラミ
ックコンデンサの内部電極を形成すると内部電極をキャ
スティング法で形成する場合に比べ、内部11E他とな
る生シートの厚みを均一に形成できるため内部電極が島
状になり九ル、切れ九)することがなく、内部電Iiの
厚硬を2μm以下にすることができる。
1友、11L2WJ”’I:内部電極、、、L −) 
0EIII KPMされない残如の部分は再生して再び
生シートにすることかでさるので内部電極材料Ooスが
非常に少なくなる。
以下本発1j1O詳顔を実施例により説明する。
(実施′f4L) チタン緻パリクムを主成分とする誘電体粉末と金属バッ
ジクム粉末を用いてそれぞれ通常行われているスリップ
キャスティング法によって厚さ切μmの誘電体生シート
および厚さ5μmの金属パラジク人生シートを作った。
このとき生シートのバインダーとしてはポリビニルブチ
2−ルを使用した。
このように電極を圧着、形成した誘電体生シートを10
枚及びこれら10枚の外側に電極が形成されていない鰐
電体生シートを配置して積層、圧着仮焼結して積層セラ
ミックコンデンサを作製し、容、1:: 量と誘電損失を11の周波数で測定した。
焼結後の電極の厚さのバラツキ、容量の設計値に対する
実測値および誘電損失の値を第i6に不す。この表には
比較のため、従来行われていたスクリーン印刷法によシ
作製した積層セラミックコンデンサの測定データを示す
注)*印の試料は従来方法によって作製した試料である
第1表から、本発明の方法により内部を他を形成すると
、電極の厚さのバラツキが少なく、しかも閤−電極厚さ
で比較したときの容量の設計値に対する容量減少率が少
ない。さらに内部電極の厚みが薄くてもt椿の切断も黒
く、誘電損失も小さく良好な値を示している。このよう
に本発明の方法法によ゛りて内部電極を形成することに
よって従来のスクリーン印刷法に比べ、特性パック中、
精度生産性が著しく改善されることが明らかである。
(実−施例2) アルミナを含み900’C付近で焼結できる絶縁体粉末
と銀・パラズウム粉末および酸化ルテニウムを含む抵抗
体粉末をそれぞれ通常行われているスリップキャスティ
ング法によりて厚さ団μmの絶縁体生シート、厚さbμ
moflパラジウム生シート、厚さ30pEEIの抵抗
体生シートを作った。このとき、生シートのバインダー
としてはポリビニルな工程の銀パラジウム生シートおと
抵抗体生シ−れを焼成した後抵抗を測定した。抵抗の寸
法は焼結後2■X10mで厚さは25μmであった。こ
の抵抗体の抵抗値および抵抗値のバラツキを第2表に示
す。第2表では参考として従来から用iられているスク
リーン印刷法によって抵抗を形成した時のデータを示す
第   2   表 注)*印の試料は従来方法番こよって作製した試料′・
11 である。
第2表からも明らかなように、本発明による製造方法に
よれば抵抗値のバラツキは非常に少なく精度の高い抵抗
を形成することができる。
本実施例でも銀パラジウム生シート、酸化ルテニウム系
抵抗体生シートの未使用の部分は再使用が可能であシ、
製品に占める材料コストを従来のペースト印刷法に比べ
、大幅に下けることができる。また、抵抗値を合わせる
ためのスクリーン印刷条件を決める必要がないため、生
産性を着しく向上させることができる。
(実施例1) アルミナを含有し、900℃付近で焼結できる絶縁体粉
末と金粉末とをそれぞれ通常行われているスリップキャ
スティング法によって厚さ50μmの糖縁生シートと厚
さ62mの余生シートを作っ魁この時の生シートのバイ
ンダーとしてはアクリル系樹脂を用いた。
このようにして作製した絶縁体生シート41を7011 wm X 100 wa O形状に打□ち抜き(亀4図
(a))、この後スルーホールを形成しく第4図(bl
 ) 、このシートd上に第4図to+に示すように金
1142.42’と余生シート43を配置し、余生シー
ト43を打ち抜き圧着を一層以上と絶縁体生シート41
を1枚以上を積層し、生のセラミック基板とし、これを
焼結してセラミック配線基板又は多層セラミック配線基
板とした。
このようにして形成したセラミック基板の導体幅と単位
当9の導体抵抗のバラツキを測定した結果を第3表に示
す。
この表には従来のスクリーン印刷法で導体を形成した時
の導体抵抗のバラツキも参考に示した。
淘・印O試料は従来方法によりて作製じ九試料である。
こ0表から、本発明の方法に従うと導体抵抗のバラツキ
が非常に少ない基板が得られる。
以上実施例に示し九ように、本発明の製造方法によって
積層電子部品を作製すると、非常に精度が嵐好で特性の
バラツキも少なく、生産性が高く量Ii性も優れ良電子
部品を製造することが可能となる。
【図面の簡単な説明】
s1図は従来のスクリーン印刷法による電極形成方法を
示す図。 第211は本発明によシ積層七う1 、クコンデンサを
作製する場合の電極形成方法を示す図。 菖311a本発l!jIの方法を用、い抵抗体を形成す
る工程を示す図。 第4図は本発明の方法を用い、多層セラミック配線基板
を彫威する工程を示す図。 11において、11.21・・・・・・誘電体生シート
、12・・・・・・スクリーン、13・・・・・・内部
電極ペースト、14−・・・・・スキージ−122、2
2’・−・・・金臘、n・・・・・・内部IE極先生シ
ート31 、41・・・・・・絶縁体生シート、冨、3
2’、34W・・・・・金m、33 * 43・・・・
−・蒙パラジウム生シート、蕊・・・・・・抵抗体生シ
ート、42.42′・・・・・・金al。 第1図 112図 (cL)2I (b)                      
  2/1 第3図

Claims (1)

    【特許請求の範囲】
  1. 無機材料粉末と有機物との混合物からなる生シートを複
    数の種類の無機材料について、それぞれ一定O*状に作
    製する工程、及びこれらの生シートOうち1a類以上の
    生シートを所定の形状に打抜き、この形状打抜きした生
    シートを1.これら以外O種類O生シートで最初Oシー
    ト作製時の形状の該生シート上に圧着する工程、及び所
    定形状に打抜かれた生シートがそのシー)1!i面に圧
    着している生シートと、これと同種で、その表面く打抜
    かれ喪主シートが圧着していない生シートとをそれぞれ
    1枚以上積層、圧着、焼成する工程を有することを特徴
    とする積層電子部品の製造方法。
JP57083475A 1982-05-18 1982-05-18 積層電子部品の製造方法 Granted JPS58200521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57083475A JPS58200521A (ja) 1982-05-18 1982-05-18 積層電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57083475A JPS58200521A (ja) 1982-05-18 1982-05-18 積層電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPS58200521A true JPS58200521A (ja) 1983-11-22
JPH0423808B2 JPH0423808B2 (ja) 1992-04-23

Family

ID=13803486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57083475A Granted JPS58200521A (ja) 1982-05-18 1982-05-18 積層電子部品の製造方法

Country Status (1)

Country Link
JP (1) JPS58200521A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61294807A (ja) * 1985-06-24 1986-12-25 東北金属工業株式会社 内部電極を有する電子部品の製造方法
JPH09289378A (ja) * 1996-04-19 1997-11-04 Fuji Xerox Co Ltd プリント配線板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61294807A (ja) * 1985-06-24 1986-12-25 東北金属工業株式会社 内部電極を有する電子部品の製造方法
JPH09289378A (ja) * 1996-04-19 1997-11-04 Fuji Xerox Co Ltd プリント配線板及びその製造方法

Also Published As

Publication number Publication date
JPH0423808B2 (ja) 1992-04-23

Similar Documents

Publication Publication Date Title
US6817085B2 (en) Method of manufacturing a multi-layer ferrite chip inductor array
JP2022009749A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2007036003A (ja) 積層コンデンサ
KR20010062502A (ko) 적층 세라믹 콘덴서
JP2002015939A (ja) 積層型電子部品およびその製法
JPS61288498A (ja) 電子部品内蔵多層セラミツク基板
JPH03280412A (ja) コンデンサネットワーク構造体及びその製造方法
JPS58200521A (ja) 積層電子部品の製造方法
JP3744469B2 (ja) 導電性ペースト
EP0132615B1 (en) Method of making a matrix print head
JPH05299288A (ja) 積層セラミックコンデンサの製造方法
JP4023133B2 (ja) 積層セラミックコンデンサおよびその容量調整方法
US7605051B2 (en) Method for forming internal electrode pattern and method for manufacturing multilayer ceramic electronic component using same
JPS6089995A (ja) 複合積層セラミツク部品
US20220367363A1 (en) Ltcc electronic device unit structure
JP2005191310A (ja) ビア導体形成用導電ペーストおよびこれを用いた回路基板の製造方法
JPH1050552A (ja) 積層セラミックコンデンサの製造方法
JPH06124848A (ja) 積層セラミックコンデンサの製造方法
JPS63265413A (ja) 積層セラミツクコンデンサの製造方法
JPS6092697A (ja) 複合積層セラミツク部品
JPH03191596A (ja) コンデンサ内蔵多層セラミック基板の製造方法
JPH1126279A (ja) 積層セラミック電子部品の製造方法
JP3067496B2 (ja) セラミックグリーンシート積層体の圧着成形方法
JP2000269065A (ja) コンデンサ配線基板およびその製造方法
JPH0864462A (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品用内部電極の製造方法