JPS58200630A - 信号発生回路及びそれを用いたマイクロコンピュータ - Google Patents
信号発生回路及びそれを用いたマイクロコンピュータInfo
- Publication number
- JPS58200630A JPS58200630A JP57083092A JP8309282A JPS58200630A JP S58200630 A JPS58200630 A JP S58200630A JP 57083092 A JP57083092 A JP 57083092A JP 8309282 A JP8309282 A JP 8309282A JP S58200630 A JPS58200630 A JP S58200630A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- counter
- set value
- timer counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、マイクロコンビ＾−夕かう各種の制御機器
へ供給される制御信号のような信号の発生回路に関し、
特に信号のパルス数を設定できるようにした信号発生回
路に関する。
へ供給される制御信号のような信号の発生回路に関し、
特に信号のパルス数を設定できるようにした信号発生回
路に関する。
従来のシングルチップマイクロコンビエータの信号発生
回路として１例えば、リロード機能付タイｉカウンタを
用いたものがある。この信号発生回路では、タイマカウ
ンタとしてダウンカウントを使用し、マイクロプロセッ
サ（以下ＣＰＵと称する）Ｋよりタイマカウンタを初期
設定する。そし工、タイマカウンタに供給されるクロッ
ク信号がダウンカウントされて、ゼロになった時点で７
リツプフロツプが反極され、これによつ【所定の周期の
信号が出力されていた。
回路として１例えば、リロード機能付タイｉカウンタを
用いたものがある。この信号発生回路では、タイマカウ
ンタとしてダウンカウントを使用し、マイクロプロセッ
サ（以下ＣＰＵと称する）Ｋよりタイマカウンタを初期
設定する。そし工、タイマカウンタに供給されるクロッ
ク信号がダウンカウントされて、ゼロになった時点で７
リツプフロツプが反極され、これによつ【所定の周期の
信号が出力されていた。
しかしながら、上記のような、リロード機能付タイマカ
クンタを用いた信号発生回路にありては。
クンタを用いた信号発生回路にありては。
出力される信号のパルス数を簡単に設定することができ
なかった。つまり、＊来の信号発生回路でパルス数を指
定するＫは、ＣＰＵＫよって、所定の回数だけタイマカ
ウンタに設定値をロードしてやる必要がある。しかし、
このようＫしたのでは、その間ＣＰＵは他の演算処理等
な行なえなくなってしまうとと−に、ソフトウェアの負
担が増大するという不都合があった。
なかった。つまり、＊来の信号発生回路でパルス数を指
定するＫは、ＣＰＵＫよって、所定の回数だけタイマカ
ウンタに設定値をロードしてやる必要がある。しかし、
このようＫしたのでは、その間ＣＰＵは他の演算処理等
な行なえなくなってしまうとと−に、ソフトウェアの負
担が増大するという不都合があった。
そこでこの発明は、タイマカウンタの設定値を記憶する
レジスタと、タイマカウンタの出力を針数するａ敏カク
ンタとな設け、タイマカウンタの出力が所定の敏に違し
た後は、例えばレジスタの設定値をタイマカウンタにロ
ードさせないようＫすることＫよって、回数カウンタの
設定値に対応した数のパルス信号が自動的に出力され、
しかも回数カウンタの設定値を変更することＫより、簡
単に出力信号のパルス数を変えることができるようにし
て、上記問題点を解決することを目的とする。
レジスタと、タイマカウンタの出力を針数するａ敏カク
ンタとな設け、タイマカウンタの出力が所定の敏に違し
た後は、例えばレジスタの設定値をタイマカウンタにロ
ードさせないようＫすることＫよって、回数カウンタの
設定値に対応した数のパルス信号が自動的に出力され、
しかも回数カウンタの設定値を変更することＫより、簡
単に出力信号のパルス数を変えることができるようにし
て、上記問題点を解決することを目的とする。
以下図面に基づいてこの発明を説明する。
第１図は本発明に係る信号発生回路の一実施例を示す。
図において、１はＣＰＵ、２はデコーダ、３はリロード
レジスタ、４は回数カウンタである。
レジスタ、４は回数カウンタである。
デコーダ２はアドレスバス５ｍを介してＣＰＵＩＫ接続
され、また、リロードレジスタ３および回数カウンタ４
はデータバス５ｂを介してＣＰＵＩＫ４１続されている
。
され、また、リロードレジスタ３および回数カウンタ４
はデータバス５ｂを介してＣＰＵＩＫ４１続されている
。
そして、デコーダ２は’ＣＰ Ｕ １からアドレスバス
５ａＫ出力された信号をデコードして、ＣＰＵｌからリ
ロードレジスタ３へ設定値をロードさせたり、回数カウ
ンタ４およびフリップフロップ６を各々セットおよびリ
セットさせる。
５ａＫ出力された信号をデコードして、ＣＰＵｌからリ
ロードレジスタ３へ設定値をロードさせたり、回数カウ
ンタ４およびフリップフロップ６を各々セットおよびリ
セットさせる。
リロードレジスタ３は、上記デコーダ２から出力される
セット信号Ｐ□によって、ＣＰＵ１からデータバス５ｂ
を介し【後述のタイマカランタフの設定値を取り込み記
憶する。
セット信号Ｐ□によって、ＣＰＵ１からデータバス５ｂ
を介し【後述のタイマカランタフの設定値を取り込み記
憶する。
回数カウ／り４はダウフカ９ンタからなり、上記デコー
ダ２より出力されるセット信号’ｓｔＫよっ−（、ＣＰ
Ｕｔからデータバス５ｂを介して所望のパルス数の２倍
の数を示す設定値が入れられ、セットされるａｌｌｌ素
数ンタ４は、タイマカウンタ７から出力されるパルス信
号をダウンカウントし、ゼロになると出力Ｑｃが）・イ
レベルにされて。
ダ２より出力されるセット信号’ｓｔＫよっ−（、ＣＰ
Ｕｔからデータバス５ｂを介して所望のパルス数の２倍
の数を示す設定値が入れられ、セットされるａｌｌｌ素
数ンタ４は、タイマカウンタ７から出力されるパルス信
号をダウンカウントし、ゼロになると出力Ｑｃが）・イ
レベルにされて。
前記フリップフロップ６を竜ッ卜する。フリップフロッ
プ６は上記デコーダ２から出力される信号’ｓ＊によっ
てリセットされるようＫされ（いる。
プ６は上記デコーダ２から出力される信号’ｓ＊によっ
てリセットされるようＫされ（いる。
タイマカランタフはダウンカウントからなり。
所定の設定値からり四ツク信号ＣＬＫをダウンカウント
し、（口になるとパルス信号Ｑ、を出力する。そして、
タイマカランタフの出力信号Ｑ、と上記フリップフロッ
プ６の出力Ｑ、との論種積によって出力がハイレベルに
されるＡＮＤゲート８が設けられ、このＡＮＤゲート８
の出力が前記信号Ｐ。とともＫＯＲゲート９を介してト
ランスファゲート１０に供給されるようＫされ【いる。
し、（口になるとパルス信号Ｑ、を出力する。そして、
タイマカランタフの出力信号Ｑ、と上記フリップフロッ
プ６の出力Ｑ、との論種積によって出力がハイレベルに
されるＡＮＤゲート８が設けられ、このＡＮＤゲート８
の出力が前記信号Ｐ。とともＫＯＲゲート９を介してト
ランスファゲート１０に供給されるようＫされ【いる。
このトランスフアゲ−）１１は、例えばｎチャンネル１
１１Ｍ０８ＦＥＴからなり、ゲート電極がハイレベルに
されるとゲートが開かれて２ リロードレジスタ３に記
憶されている設定値Ａがタイマカウンタ７に取り込まれ
、タイマカウンタ７は設定値ＡＫ上セツトれる。
１１Ｍ０８ＦＥＴからなり、ゲート電極がハイレベルに
されるとゲートが開かれて２ リロードレジスタ３に記
憶されている設定値Ａがタイマカウンタ７に取り込まれ
、タイマカウンタ７は設定値ＡＫ上セツトれる。
１１は王妃タイマｐクンタフの出力ＱｔＫよって反転さ
れるトリガフリップフロップｔ、このフリップフロップ
１１の出力Ｑ、が制御信号として各種の制御機器へ供給
される。
れるトリガフリップフロップｔ、このフリップフロップ
１１の出力Ｑ、が制御信号として各種の制御機器へ供給
される。
次に上記信号発生回路の動作を説明する。
ＣＰＬＩＩからアドレスバス５ａＫ出力された信号がデ
コーダ２によってデコードされ、先ずセット信号Ｐ、□
が出力される。すると、このセット信号Ｐ１１がリロー
ドレジスタ３に供給され、ＣＰＵ１からタイマカウンタ
用設定値Ａがりロードレジスタ３ＫＯ−ドされ記憶され
る。続いて、デコーダ２からセット信号’ｓｓが出力さ
れると、 ＣＰＬｌｌから回数カウンタ４に設定値Ｂが
取り込まれ。
コーダ２によってデコードされ、先ずセット信号Ｐ、□
が出力される。すると、このセット信号Ｐ１１がリロー
ドレジスタ３に供給され、ＣＰＵ１からタイマカウンタ
用設定値Ａがりロードレジスタ３ＫＯ−ドされ記憶され
る。続いて、デコーダ２からセット信号’ｓｓが出力さ
れると、 ＣＰＬｌｌから回数カウンタ４に設定値Ｂが
取り込まれ。
回数カウンタ４が設定値ＢＥ上セツトれるとともに、フ
リップフロップ６がリセットされ【出力Ｑ。
リップフロップ６がリセットされ【出力Ｑ。
が、第２１１に示すよ５に、ハイレベルにされる。
また、デコーダ２よりセット信号ｐＨ，が出力されると
、これによってＯＲゲート９を介してトランスファゲー
ト１０が開かれ、リロードレジスタ３に記憶されている
設定値Ａがタイマカウンタ７ＫＩＩＩｉＬり込まれ、タ
イマカウンタ７が設定傭人にセットされる。
、これによってＯＲゲート９を介してトランスファゲー
ト１０が開かれ、リロードレジスタ３に記憶されている
設定値Ａがタイマカウンタ７ＫＩＩＩｉＬり込まれ、タ
イマカウンタ７が設定傭人にセットされる。
すると、タイマカウンタ７はクロック信号ＣＬＫが入っ
て来る度毎に、設定傭人から１ずつ引いて行く。そして
、タイマカウンタ７の内容がゼロになるとパルス信号Ｑ
、が出力される。この信号ＱｔＫよって、フリップ７０
ツブ１１が反転され。
て来る度毎に、設定傭人から１ずつ引いて行く。そして
、タイマカウンタ７の内容がゼロになるとパルス信号Ｑ
、が出力される。この信号ＱｔＫよって、フリップ７０
ツブ１１が反転され。
フリップフロップ１１の出力Ｑ、はロウレベルからハイ
レベルに変化させられる。
レベルに変化させられる。
また、タイマカランタフのパルス出力信号Ｑｔは回数カ
ウンタ４に供給され１回数カウンタ４は、信号Ｑｔをダ
ウンカウントして行く。さらに１タイｉカクンタ７の出
力信号Ｑ、は、ＡＮＤゲート８の一方の入力端子に供給
される。しかして、ＡＮＤゲート８の他方の入力端子は
、フリップフロップ６の出力Ｑ、によって既にハイレベ
ルにされている。そのため、信号Ｑ、が入って来ると、
ＡＮＤゲート８の出力がハイレベルにされて、ＯＲゲー
ト９を介してトランスファゲート１０が開かれる。これ
によっ工、リロードレジスタ３に記憶されている設定値
Ａがタイマカウンタ７に取り込まれ、タイマカウンタ７
が再び設定値Ａにセットされる。そして、タイマカラン
タフが再びクロック信号ＣＬＫをダウンカウントし、ゼ
ロになるとパルス信号Ｑｔが出力される。その結果、フ
リップフロップ１１の出力Ｑ、がハイレベルからロウ（
，１゜ レベルに変化される・とともに１回数カウンタ４の現在
値から１が引かれ、タイマカウンタ７が設定傭人にセッ
トされる。
ウンタ４に供給され１回数カウンタ４は、信号Ｑｔをダ
ウンカウントして行く。さらに１タイｉカクンタ７の出
力信号Ｑ、は、ＡＮＤゲート８の一方の入力端子に供給
される。しかして、ＡＮＤゲート８の他方の入力端子は
、フリップフロップ６の出力Ｑ、によって既にハイレベ
ルにされている。そのため、信号Ｑ、が入って来ると、
ＡＮＤゲート８の出力がハイレベルにされて、ＯＲゲー
ト９を介してトランスファゲート１０が開かれる。これ
によっ工、リロードレジスタ３に記憶されている設定値
Ａがタイマカウンタ７に取り込まれ、タイマカウンタ７
が再び設定値Ａにセットされる。そして、タイマカラン
タフが再びクロック信号ＣＬＫをダウンカウントし、ゼ
ロになるとパルス信号Ｑｔが出力される。その結果、フ
リップフロップ１１の出力Ｑ、がハイレベルからロウ（
，１゜ レベルに変化される・とともに１回数カウンタ４の現在
値から１が引かれ、タイマカウンタ７が設定傭人にセッ
トされる。
上記動作を繰り返すことＫよう【、回数カウンタ４の現
在値が減少されて行き、ゼロになると）くルス儂号Ｑｃ
が出力される。
在値が減少されて行き、ゼロになると）くルス儂号Ｑｃ
が出力される。
例えば、タイｉカウ／り７の設定値ＡがＩＯＫされ、ｉ
ｇｌ数カ数カメンタ４定値Ｂが８にされると、タイマカ
ウンタ７がクロックを１０個計数するごとにパルス信号
Ｑｔが出力され、信号Ｑｔが８個出力されると回数カウ
ンタ４の内容がゼｃＩＫなって信号ＱＣが出力される。
ｇｌ数カ数カメンタ４定値Ｂが８にされると、タイマカ
ウンタ７がクロックを１０個計数するごとにパルス信号
Ｑｔが出力され、信号Ｑｔが８個出力されると回数カウ
ンタ４の内容がゼｃＩＫなって信号ＱＣが出力される。
このときまでに、フリップフロップ１１からは４個のノ
くルス数の信号Ｑ。
くルス数の信号Ｑ。
が出力され工いる。
回数カウンタ４から信号Ｑｃが出力されると。
フリップフロップ６がセットされる。その結果。
フリップフロップ６の出力Ｑ、が四つレベルに変化させ
られて、ＡＮＤゲート８およびＯＲゲート９を介してト
ランスファゲート１０が閉じられる。
られて、ＡＮＤゲート８およびＯＲゲート９を介してト
ランスファゲート１０が閉じられる。
以後レジスタ３に記憶されている設定値Ａはタイマカウ
ンタ７に取り込まれなくなる。そのため。
ンタ７に取り込まれなくなる。そのため。
タイマカランタフからパルス信号Ｑ、が出力されなくな
り、フリップフロップ１１の出力Ｑ、はロウレベルのま
まＫされる。
り、フリップフロップ１１の出力Ｑ、はロウレベルのま
まＫされる。
つまり、この回路においては、フリップフロップ１１か
ら、回数カウンタ４の設定値Ｂの半分のパルス数の信号
Ｑ、が出力されることになるうこのようＫして、パルス
数の設定された信号Ｑ。
ら、回数カウンタ４の設定値Ｂの半分のパルス数の信号
Ｑ、が出力されることになるうこのようＫして、パルス
数の設定された信号Ｑ。
は１例えば時計のアラーム、電話のベルあるいはステッ
プモータ等の制御信号として使用されると、アラームや
ベルの鳴る回数を指定したり、モータの回転角度を正確
にコントルールしたりすることができるようになる。
プモータ等の制御信号として使用されると、アラームや
ベルの鳴る回数を指定したり、モータの回転角度を正確
にコントルールしたりすることができるようになる。
以上説明したように、この発明に係る信号発生回路にお
いては、一度ＣＰＵからリロードレジスタおよび回数カ
ウンタに適当な設定値を入れてやれば、自動的に所望の
周期およびノ（ルス数の信号が出力されるようになる。
いては、一度ＣＰＵからリロードレジスタおよび回数カ
ウンタに適当な設定値を入れてやれば、自動的に所望の
周期およびノ（ルス数の信号が出力されるようになる。
しかも、設定値を蜜更することにより、簡単に信号の周
期および）（ルス数を変えることができる。これＫより
【、ＣＰＵは割込み要求等に基づいて、上記信号発生回
路から所定のパルス数の制御信号を発生させる場合。
期および）（ルス数を変えることができる。これＫより
【、ＣＰＵは割込み要求等に基づいて、上記信号発生回
路から所定のパルス数の制御信号を発生させる場合。
一度すロードレジスタと回数カウンタに設定値を入れて
やれば、その後は直ちに元のプログラムに戻り′Ｃ他の
演算処理等を行なえるようＫなる。そのため、ＣＰＵの
稼動率が向上され、ソフトウェアの負担が軽減されるよ
うＫなる。
やれば、その後は直ちに元のプログラムに戻り′Ｃ他の
演算処理等を行なえるようＫなる。そのため、ＣＰＵの
稼動率が向上され、ソフトウェアの負担が軽減されるよ
うＫなる。
なお、前記実施例の回路におい℃は、ＣＰＵＫよってリ
ロードレジスタに取り込まれる設定値を逐次変えてやる
ととＫより、出力信号のデ為−ティ比を変えることも可
能である。
ロードレジスタに取り込まれる設定値を逐次変えてやる
ととＫより、出力信号のデ為−ティ比を変えることも可
能である。
第１図は本発明に係る信号発生回路の一実施例を示す回
路図、 第２図はそのタイ電ングチャートである。 ｌ・・・ＣＰＬＩ、３・・・リロードレジスタ、４・・
・回数カウンタ、７・・・タイマカウンタ、６．１１・
・・フリップフロップ、Ａ、Ｂ・・・設定置、ＣＬＫ・
・・クロック信号。 代理人 弁理士 薄 １）利 皐・、・ｊ −２１，ν Ｊ ９・
路図、 第２図はそのタイ電ングチャートである。 ｌ・・・ＣＰＬＩ、３・・・リロードレジスタ、４・・
・回数カウンタ、７・・・タイマカウンタ、６．１１・
・・フリップフロップ、Ａ、Ｂ・・・設定置、ＣＬＫ・
・・クロック信号。 代理人 弁理士 薄 １）利 皐・、・ｊ −２１，ν Ｊ ９・
Claims (1)
- 【特許請求の範囲】 クロック信号を計数するタイマカウンタと、このタイマ
カウンタの設定値を記憶するレジスタと、上記タイマカ
ウンタの出力パルス数を計数する回数カウンタとを備え
該回数力ｒｙｙ夕が所定の数を計数するまでの間だけ上
記タイマカウンタから出力が出され【、所定のパルス数
の信号が出力されるようＫされてなることを特徴とする
信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083092A JPS58200630A (ja) | 1982-05-19 | 1982-05-19 | 信号発生回路及びそれを用いたマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083092A JPS58200630A (ja) | 1982-05-19 | 1982-05-19 | 信号発生回路及びそれを用いたマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58200630A true JPS58200630A (ja) | 1983-11-22 |
| JPH0427730B2 JPH0427730B2 (ja) | 1992-05-12 |
Family
ID=13792532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57083092A Granted JPS58200630A (ja) | 1982-05-19 | 1982-05-19 | 信号発生回路及びそれを用いたマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58200630A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01280918A (ja) * | 1988-05-06 | 1989-11-13 | Mitsubishi Electric Corp | インターバルタイマ |
-
1982
- 1982-05-19 JP JP57083092A patent/JPS58200630A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01280918A (ja) * | 1988-05-06 | 1989-11-13 | Mitsubishi Electric Corp | インターバルタイマ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0427730B2 (ja) | 1992-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0087011A2 (en) | Microcode control mechanism utilizing programmable microcode repeat counter | |
| JPS6266322A (ja) | デ−タバスバツフア制御回路 | |
| US5361365A (en) | Microprocessor for selectively performing cold and warm starts | |
| JPS58200630A (ja) | 信号発生回路及びそれを用いたマイクロコンピュータ | |
| JPS5842890B2 (ja) | デイジタル微分解析機 | |
| US3997765A (en) | Circulating shift register incrementer/decrementer | |
| KR940001828Y1 (ko) | 신호발생 회로 | |
| JPS6323422A (ja) | グレイコ−ドカウンタ | |
| JPS6188334A (ja) | 除算回路 | |
| JPH0531397Y2 (ja) | ||
| JPH0652044A (ja) | マイクロプロセッサ | |
| KR920006970B1 (ko) | 프로그래머블 콘트롤러의 연산처리장치 | |
| JPH01280918A (ja) | インターバルタイマ | |
| JPH0555883A (ja) | タイマ回路 | |
| JPS60230688A (ja) | 倍角文字表示可能なｃｒｔデイスプレイ装置 | |
| KR920004410B1 (ko) | Dram 메모리 리프레쉬 제어회로 | |
| KR920005092Y1 (ko) | 프로그래머블 콘트롤러의 카운터 명령 처리 장치 | |
| JPS6030784Y2 (ja) | セグメント型表示制御用集積回路装置 | |
| JPS5922587Y2 (ja) | 乱数発生装置 | |
| JPH0476127B2 (ja) | ||
| JPH071498B2 (ja) | パルス入出力プロセッサ及びそれを用いたマイクロコンピュータ | |
| JPH05173672A (ja) | マイクロコンピュータ | |
| JPS6332606A (ja) | ランダムロジツク方式シ−ケンスコントロ−ラ | |
| JPS62177636A (ja) | テスト回路 | |
| JPS59106005A (ja) | プログラマブル・コントロ−ラ |