JPS58201159A - アドレス変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は入出力アドレス空間に配置される記憶装置から
な、ｊＤ、ＣＰＵが送出するアドレスを別のアドレスに
変換するアドレス変換装置に関する。

マイクロコンピュータの応用範囲の拡大は近年に著しい
ものがある。制御分野ではすでに従来のシーケーンサー
やリレーロジック、ランダムロジックの大半に置き換わ
っているし、又、家庭電化製品等の電気機器にも大量に
使用される様になって来ていることは衆知の事実である
。

マイクロコンピュータは、形状は小型であるが、その基
本的な機能においては、より大型のコンピュータと類似
するものでおる。

したがって、一方では、従来は汎用大型コンピュータや
ミニコンピユータの応用分野であっり領域にまでその応
用を拡大しつつある。たとえば、複数の使用者に同時に
処理サービスを提供することを目的とする時分割処理シ
ステム（以後タイムシェアリングシステムと呼ぶ）にマ
イクロコンピュータを使用する場合がその例であり、す
でに広く社会に提供されている実例を見ることができる
。

上記システムは比較的安価なマイクロコンビュ−タシス
テムにより汎用大型機に匹敵するタイムシェアリングサ
ービスを提供することを目的としており、その効果の大
なることから高く評価されている０本発明のアドレス変
換装置は上記の様なマイクロコンピュータの利用分野で
使用されることができる。

タイムシェアリングシステムにおいては、通常多数のプ
ログラムを補助記憶装置に格納しておき、使用者の要求
に応じて、そのつど必要なプログラムを主記憶へ移して
実行することが行なわれる。

又、タイムシェアリングシステムにおいては、同時に使
用する使用者の数や要求される処理の内容等が時々刻々
変化し、一定していないという性質があυ、そのため、
マイクロコンピュータを使用したタイムシェアリングシ
ステムにおいては下記の様な問題が発生する。

第１の問題点は、主記憶の容量が不足しがちであるとい
うことである。タイムシェアリングシステムにおいては
、一定時間間隔ごとに処理サービスを受ける使用者を強
制的に切り換え、すべての使用者が平等にサービスを受
けられるようにする。

したがって、もし、一時には一人の使用者のプログラム
しか主記憶に格納して実行できないとすると、一定の時
間の間処理を実行したプログラムは、たとえそれが未終
了でおっても、いったん補助記憶へ退避して待ち状態に
し、次にサービスを受けるべき使用者のプログラムを主
記憶に格納せねばならなくなる。このため頻繁に主記憶
と補助記憶装置との間でプログラムの転送を行なう必要
が発生する。しかも、上記プログラムを転送している間
は、何ら処理を行な・うことができないので、実質的に
コンピュータの処理速度を低下させてしまう原因となる
。そこで、当然のことながら、同時に実行の要求のあっ
たプログラムは、それらの全部を主記憶に格納しておく
ことが、コンピュータの効率的利用に役立つことは明白
である。

一方、現在安価に入手でき、大量に使用されているマイ
クロコンピュータの扱い得るアドレスの範囲は、１６ビ
ツト長すなわち６５，５３６個までであるものが大半で
ある。このアドレスの上限値は、それ以上の大きさを有
するプログラムは作成できないということを示している
。しかし、コンピュータ応用範囲の拡大により、急速に
複雑かつ巨大なプログラムが要求されるようになって来
ている。

現に上記主記憶容量の制限により、多数のプログラマが
プログラムの作成に苦労しているのが実情である。まし
て、上記の様なプログラムを複数個主記憶に格納するこ
とは不可能である。

シタ力って、現マイクロコンピュータの扱い得るアドレ
ス空間では、十分な性能を有するタイムシェアリングシ
ステムを、実現できない場合がある。

第２の問題点は、プログラムの再配置の問題である。今
、複数個のプログラムを同時に格納するに十分な大きさ
の主記憶の容量があるものとして。

上記問題点を考えて見る。

タイムシェアリングシステムにおいては、どのプログラ
ムが５求されるかということは、あらかじめ分かつてい
ない、しかし、システムが提供するすべてのプログラム
を常に主記憶に格納しておくには、莫大な主記憶量が必
要となり、非合理的であるから、要求が発生した場合と
にかく主記憶の未使用部分、すなわち他のプログツムが
格納されていない部分を探して、そこに要求されたプロ
グラムを格納して実行せねばならない、このことは、タ
イムシェアリングシステムにおいては、プログラムが主
記憶のどの位置に配置され実行されるのかは実際に実行
が開始されるまで確定しないということを意味する。

一方、プログラムは、実行される時点では、言い換える
なら、実行可能なプログラムは、プログラム内に含まれ
るすべてのアドレスが定まっていなければならない、プ
ログラム内のアドレスが定まっているということは、す
なわち主記憶に格納される時の位置が定まっているとい
うことと等価である。主記憶上での配置が定まっている
プログラムは、勝手に別の位置に格納して実行すること
は不可能である。

したがって、タイムシェアリングシステムにおいては、
実行可能なプログラムを再配置する技術が要求される。

かつて、プログツムが主記憶に格納される時点、すなわ
ち主記憶上に配置される位置が確定してからプログラム
内のアドレスを最終的に決定する方式が用いられたこと
もあったが、アドレスを決定する処理に時間を要し、今
日のタイムシェアリングシステムでは実用にならない。

又、ペースレジスタを用いて論理アドレスに一定の偏差
を加算し、実記憶上でのプログラムの位置を移動する方
式も提案されたが、この方式においては、プログラムを
主記憶に格納する時にはそのプログラムと等しい大きさ
の連続した実記憶領域を必要とするため、主記憶の空き
領域の管理に手数がかかり、やはり実用とはならない。

故に、上記２方式は、いずれも要求される再配置技術の
機能と性能を十分に満たすものではなかった。

そこで考案されたのがマツピング方式でおる。

この方式は、プログツムが生成する論理アドレスをマツ
ピング装置によｐ主記憶の物理的アドレスである実アド
レスに変換しながら、プログラムの実行を行なう方式で
ちゃ、コンピュータに個有な論理アドレス空間を拡大す
ることはできないが、主記憶領域の大きさを論理アドレ
スの大きさとは独立に設定することができ、又、プログ
ツムを動的に再配置することも可能で、タイムシェアリ
ングシステムにとって重要な２つの機能を、同時に満た
すことのできる優れた効果を有する方式である。

次に、第１図によって、その原理を説明する。

プログラムａ（１）とプログラムｔｂ）　（２１は等し
い大きさのページに分割されているものと考え、各ペー
ジに順に番号を付す、これを論理ページ番号と呼ぶこと
にする。

又、主記憶（これは実在する記憶装置であるので実記憶
とも呼ぶ）（３）も等しい大きさのページに分割されて
いるものと考え、各ページに順に番号を付す、これを実
ページ番号と呼ぶことにする。

マツピング装置（４）は、少くとも１個以上のマツプと
呼ばれる装置で構成される。第１図には２個のマツプＡ
　（５）　、Ｂ　（６１を示しである。各マツプＡ（５
）、Ｂ（６）は少くとも１個以上の記憶装置（以後これ
をマツピングレジスタと呼ぶ）によって構成され、順に
番号を付す、これをマツピングレジスタ番号と呼ぶこと
にする。

各プログラムａα）、ｂ（２）と各マツプＡ（５）、Ｂ
（６）とは１対１で対応している。プログラムａ（１）
、ｂ（２）の論理ページ番号（１〜ｎ）、（トｍｌは１
対ｌでマツプＡ（６）、Ｂ（６）のマツピングレジスタ
番号（ｌｙ）（ＩＭｌ）と対応している。各マツプＡ（
５）、Ｂ’ｔｅｌのマツピングレジスタに保持されてい
る値は、１対ｌで実記憶（３）の実ページ番号と対応し
ている。

今、プログラムａ（１）を実行している状態を考えて見
る。プログラムａ（１）が論理ページの第１ページ目を
実行している時、プログツムａ（１）が生成する論理ア
ドレスはマツピング装置（４）内のマツプＡ（５）にア
ドレス情報゛としそ入力され、マツプＡ（５）内のマツ
ピングレジスタｒｌＪを選択−ｊる。マツピングレジス
タ「１」内には実ページ番号ｒ３Ｊが記憶されており、
この値が実アドレスとして実記憶（３）へ送られ、実記
憶（３）の第３ページを選択する。すなわち、プログラ
ムａ（１）の第１ページを実行するということは、実記
憶（３）の第３ページ目に格納されたプログツムを実行
することに他ならない。

次に、プログラムａα）の実行が、論理ページの第２ペ
ージ目に移った場合、上記と同様の機構で、マツプ八〇
）内のマツピングレジスタｒ２」力選択され、さらに実
記憶（３）の第６ページ目が選択され、そこに格納され
ているプログツムが実行される。

又、プログラムｂ　（ａ）を実行する場合はマツプＢ（
６）が使用され、上記と同様の機構によって、プログラ
ムｂ（２）の各論理ページと実記憶（３）の実ページと
の対応がつけられている。

以上述べてきたことかられかる様に、マツピング装置は
、論理アドレスを実アドレスに変換するよう機能するア
ドレス変換装置に外ならないが、慣例として、マツピン
グ装置と呼ばれることの方が多いので、本説明文中でも
、マツピング装置という呼称を用いることにする。

上記のマツピング装置の機構においては、必ず論理ペー
ジと実ページとの対応がつかなければならないと重要な
規則がある。しかし、上記規則は、マツピングレジスタ
に記憶される実ページ番号の値を正しく保つことで守る
ことができる０通常この値は、システム内にあるシステ
ム管理プログラムの一部でちるメモリ管理プログラムが
プログラムを主記憶に格納する時に、その対応づけを行
ない、正しい値をマツピングレジスタに格納する。

したがって、使用者は、何らマツピングレジスタの値を
気にすることなく、プログラムを作成可能である。

上記論理ページと実ページとの対応が守られている限り
、プログラムの実記憶上での配置は、実記憶の内部にあ
る限りどこであっても良い。

これはプログラムを主記憶上で再配置可能であることを
示している。したがって、各プログラムは、自プログラ
ムが全輪環アドレス空間を占有できるかの様に考えて自
由に作成しても良いことになり、プログラムの作成上、
極めて好都合な環境を作り出す。

又、マツピングレジスタのビット長、すなわち実ページ
番号の値の範囲は、コンピュータ個有の論理アドレスの
ビット長とは独立に設定することができる。したがって
、これは実記憶の大きさを論理アドレス空間の大きさと
は独立に拡大可能であることを示している。すれにでは
あるが、このマツピング機構を実記憶空間の縮少に用い
る場合もある。

以上述べて来たように、マツピング装置は、タイムシェ
アリングシステムに要求される２つの重要な機能を同時
に満たすことのできる優れた機構であるが、その使用を
タイムシェアリングシステムのみに限定されるものでは
ないことは当然である。プログラムの再配置の目的にの
み使用することも可能であるし、又、実記憶空間を拡大
する目的でのみ使用しても良い、特に、アドレス空間の
小さなマイクロコンピュータシステムにとって、重要な
機構である。

しかしながら、このマツピング機構も、マイクロコンピ
ュータシステムに使用する場合にはいくつかの問題点が
発生する。

まず第１の問題点は、実際に実ページ番号を記憶するマ
ツピングレジスタが特殊なアドレス空間を形成すること
に起因するものである。

マツピングレジスタに値を記憶させることができなけれ
ばならないことから、上記マツピングレジスタも、コン
ピュータで扱い得るアドレス空間内に配置されていなけ
ればならない、しかも、マツピングレジスタは、マツピ
ングを行なわない実アドレスによって、直接参照するこ
とが可能でなければならない、さもなくば、マツピング
レジスタをマツピングするマツピング装置が必要になる
という再帰的な問題となり際限がなくなる。

ゆえに、マツピング機構を使用するためには、マツピン
グ装置を経由せずに直接参照可能な部分を作らねばなら
ないし、プログラムも、マツピングレジスタが配置され
ている論理アドレス部分は実アドレスとして扱わねばな
らないことになる。

したがって、この問題は、上記特殊な空間を作り出すだ
めのハードウェア機構を必要とし、又、ブログヲム上で
、あるアドレスの範囲だけは特別に扱うことが強いられ
る。

この種の機能を実現している、より大型のコンピュータ
においては、多少の八−ドウエア機構とマイクロプログ
ラム等を駆使して、実質的には上記の様な問題点がコン
ピュータ使用者の負担とならないよう巧妙に回避されて
いるが、その様な機能を最初から持たない、すでに世の
中に存在しているマイクロコンピュータにマツピング機
構を適用しようとした場合、具備すべきハードウェア機
構やプログラムの作成上の制限等、見すごすことのでき
ない問題である。

第２の問題点は、マツピングレジスタが必要とするアド
レス空間の大きさに起因する。

通常のマイクロコンピュータが有するアドレスである１
６ビツト長、すなわち６５．５３＠固の全アドレスｔ−
、２５６番地ごとの区切りを１ページとしてマツピング
する場合を考えて見よう、この場合、６５．５３６ｆｒ
、２５６で割った値、すなわち２５６個のマツピングレ
ジスタが必要になる。したがって、１００個のプログラ
ムを完壁にマツピングしようとすると、総計２５，６０
０個のマッピメングレジスタＯν゛必要ということにな
る。

マツピングレジスタも一種の記憶装置であることは前に
も述べたが、現在、この程度の大きさの記憶装置を作成
することは、極めて容易なことであるが、２５，６００
個のマツピングレジスタが占有スる２５，６００個のア
ドレスが問題となる。すなわち、マツピングレジスタが
占有するアドレス部分（ハ、システム管理プログラムの
一種のデータ領域といつ性質を持って、システム管理プ
ログラムの論理アドレス空間内に作り込壕れるが、シス
テム管理プログラムも１個のプログラムである以上、使
用するコンピュータに個有の論理アドレス空間の範囲を
超えることはできない、したがって、１６ビツト長のア
ドレスを持つマイクロコンピュータにおいては、　６５
，５３６個のアドレスが最大であり、そのウチの２５，
６００個のマツピングレジスタで占有されるということ
になると、重要なシステム管理プログラムをその残りの
領域に作り込まなければならないことになり、これは決
して無視し得ない問題となる。

上記１００個という数値は一例として述べたものであっ
て、本来、タイムシェアリングシステムにおいてはこの
種の制限がない方が望ましい、したがって、理想的には
管理できるプログラムの数は無制限であることが要求さ
れるので、問題はなおさら深刻になる。

そこで、本発明は、プログラムのアドレス空間を占有す
ることなくマツピングレジスタを配ｆｔｆることによっ
て、コンピュータによって提供され配置するための特殊
な空間を作り出すだめのハードウェア機構を極力排除す
ることによってハードウェアの使用量を減らして、製造
を容易にし、比較的、機能面において貧弱なマイクロコ
ンピュータ等のコンピュータの応用範囲を拡大すること
を目的としている。

本発明におけるマツピング装置は、入出力アドレス空間
に配置された記憶装置として実現される。

入出力アドレス空間とは、コンピュータが入出力動作を
行なうためのアドレス空間で、主記憶装置が配置される
アドレス空間とは分離された別のアドレス空間であって
、通常、入出力装置を制御するだめの入出力レジスタ等
が配置される。したがって、コンピュータは、入出力レ
ジスタに対してデータ転送命令を実行すれば、コンピュ
ータの外部とデータの入出力を行なうことが可能である
。

通常、入出力アドレス空間は主記憶アドレス空間と同じ
大きさを持つので、入出力アドレス空間を主記憶空間と
分離すると、コンピュータが物理的に参照可能なアドレ
ス空間が２倍になるという効果が発生する。ただし、入
出力アドレス空間内にプログラムを格納して実行するこ
とは通常は不可能である。

コンピュータの中には、入出力アドレス空間を分離して
持たない方式のものもあるが、本発明は入出力アドレス
空間を分離して持たない方式のコンピュータに適用する
ことはできない。

通常、コンピュータは入出力アドレス空間の全部を使用
することはなく、そのごく一部しか使用しないので、残
りのアドレス空間は何も配置されないままになっている
ことが多い、そこで本発明では、未使用の入出力アドレ
ス空間にマツピングレジスタを配置し、したがって、主
記憶アドレス空間を一切使用しないものである。

以下、第２図に従って、本発明による装置の構成と、そ
の機能する様子を説明する。第２図は本発明による装置
を模式的に表わしたものである。

マツピング装置用記憶装置（７）は主記憶装置と類似の
構成を有する記憶装置であり、ＣＰＵ　（中央処理装置
）から送出されるＣＰＵアドレスバス（８）とデータバ
ス（９）に接続される。ただし、読み出し動作を行なう
のか、書き込み動作を行なうのかを指示するし乍制御信
号線（ｌＯ）と転送タイミング制御線（ロ）とによって
制御を受けるのは主記憶装置と同様であるが、ＣＰＵが
入出力動作をＩＯＰ制御信号線Ｑ２によって指示し、か
つφ制御信号線（１０）によって書き込み動作を指定し
、かつ自アドレスが指定された時にのみ書き込み動作を
行ない、その他のいかなる条件においても、常に読み出
し動作を行なうよう構成される点で、主記憶装置と異な
る。　、ＩＯＰ制御信号は２つの状態を表わすことがで
きるが、１つの状態が入出力動作を指示し、その否定の
場合は主記憶の参照を指示するものとする。

ここで、マツピング装置内のマツピングレジスタに実ペ
ージ番号を書き込む場合を考えて見る。

ＣＰＵ　１ｆ−ｊ　、まス、マツピングレジスタの実ア
ドレスを示すアドレス情報をＣＰＵアドレスバス（８）
に送出し、同時に、入出力動作であることをＩＯＰ制御
信号線（１りで、又、書き込み動作であることを慢乍制
御信号線（１０）で示す０次に、データバス（９）に実
ページ番号の値を送出し、適当なタイミングで転送タイ
ミング制御線（１１）に信号を送出して、データバス（
９）上の情報をマツピングレジスタに書き込ませる。

アドレスを変更することによって、すべてのマツピング
レジスタに値を書き込むことができる。

次に、主記憶を参照する場合について考えて見る。　Ｃ
ＰＵは、まず、ＣＰＵアドレスバス（８）に参照すべき
主記憶に対する論理アドレスを送出する。上記アドレス
は、マツピング装置内のマツピングレジスタの１つを選
択するためのアドレスとして、マツピング装置に入力さ
れるとともに、　ＡＮＤゲート０湧に到達する。この時
、マツピング装置は、メモリ６照動作中であるので読み
出し状態になってお９、したがって、選択されたマツピ
ングレジスタの内容が読み出されて、　ＡＮＤグー）　
０４１に伝達される。グー）　Ｑａｌと０４は、　ＩＯ
Ｐ制御信号線Ｏｚによってその開閉を制御されているが
、今の場合、メモリ参照動作を示す信号、すなわち入出
力動作を示す信号の否定が出力されているので、結局、
ＩＯＰ信号の否定信号で選択される様構成されている。

ゲート０４１が開かれ、ゲートＱ→を通過した情報がＯ
Ｒゲート０５）を通ってアドレスバス（１１１に送出さ
れることになる。すなわち、ＣＰＵから送出された論理
アドレスがマツピングレジスタ内の値によって置き換え
られ、実アドレスを示すアドレス情報となったわけであ
る。

入出力アドレス空間を参照する場合は、上記とは逆に、
グー）（圃が開き、ゲート（１萄を通過した情報がゲー
トα員を通ってアドレスバスα匈に送出されるので、マ
ツピング装置がいかなる値を出力しようとも、それは無
視され、ＣＰＵが送出したアドレスが、そのまま入出力
装置に伝えられる。これは、通常、マツピングを行なわ
ない入出力アドレス空間に対する措置である。なお、入
出力アドレス空間に対してマツピングを行なわない場合
、入出力装置を、第２図中のＣＰＵアドレスバス（８）
の部分、すなわち物理的な位置で言い換えるならば、ア
ドレス情報がＣＰＵから送出されて、マツピング装置に
入力されるまでの間に接続すれば、グー）（１５α菊（
ｌのは省略することが可能である。

次に、第３図に示す、模式的な一実施回路例について述
べる。第３図はマツピング装置の部分だけを抜き出しで
ある。ただし、使用するコンピュータと使用する記憶素
子が異なると、信号名や信号の極性等が各々異なって来
るし、又、それらの組み合わせによって回路も異なって
来る。したがって、第３図中で使用している信号名は一
例であるし、又、信号の極性によっては否定回路を挿入
せねばならない部分もある。しかし、とてもその全部に
ついて述べることはできないので、共通する原理につい
てのみ説明する。

マツピングレジスタは１通常複数個の記憶素子によって
構成されるが、第３図中では簡単にするため、１個の記
憶素子（１８＋によってのみ表わしている。

まず、動作の様子を述べる。　ＣＰＵから送出されたＣ
ＰＵアドレスはＣＰＵアドレスバス（８）よりマツピン
グ装置に入力され、アドレス一致検出回路α傷と記憶素
子（１〜のアドレス入力端子（財）へ与えられる。

アドレス一致検出回路翰はマツピング装置が指定された
ことを検出するための回路で、もし、マツピング装置が
指定されたことを検出すると、一致検出信号（ａ）をＭ
■ダグ−（２１］−１送出する。アドレス入力端子（ホ
）へ入力されたアドレス情報は、紀憶素子霞内の１記憶
単位、すなわち１個のマツピングレジスタを選択するた
めに使用される。ＡＮＤゲーグー２カは入出力動作が指
定されかつ書き込み動作が指定された状態を検出すると
、ゲート彰＋）（財）（ロ）へ信号■を送出する。ＡＮ
Ｄゲーグー（２１＋は、信号Ｇｔ）（ｂ）によりマツピ
ング装置が指定され、かつ入出力動作が指定され、かつ
書き込み動作が指定された時に、記憶素子αねの慢乍端
子−に信号（ｃ）　ｔ−送出し、記憶素子（ｌを書き込
み可能状態にする。ゲート（至）は上記信号■と転送タ
イミング制御信号により、記憶素子ＯＳのデータ入出力
端子上に与えられたデータを記憶素子θ〜内に書き込む
タイミングを知らせる信号（ｄ）を作成し、ＯＲゲグー
翰を通じて記憶素子Ｑ鶴のタイミング制御端子Ｑηに与
える。ゲート（財）は信号■の否定信号を作成し、ゲー
ト（財）を通じて上記端子シηに信号を送出する。グー
）ｔ２８１翰−は、相方向のバスバッファゲート回路を
構成する。ゲート瞥は信号（Ｃ）によって制御され、ゲ
ート四は信号（ｃ）の否定信号を作成するゲート−の出
力によって制御されるので、ゲート（ハ）と翰はどちら
か一方しか開かれない。

次に、マツピングレジスタへの書き込み動作について述
べる。　ＣＰＵはマツピング装置内の１個のマツピング
レジスタを指定するアドレスをＣＰＵアドレスバス（８
）に送出する。上記アドレスは信号（ωを生成するとと
もに、アドレス入力端子（３）に入力すしてマツピング
レジスタの１つを選択する。同時に、　ＣＰＵは入出力
動作と書き込み動作をそれぞれ１０Ｐ制御信号線とφ制
御信号線によって指示するので、ゲート（転）は信号（
ｂ）を生成し、グー）　６１１１と（至）に送出する。

ゲート（２υは上記信号ωと■によ（Ｃ） って信号いを生成し、記憶素子（ＩねのＲ／Ｗ制御端子
に送出して、記憶素子Ｑ杓を書き込み状態にするととも
に、ゲート（財）を開状態にするので、次にＣＰＵがデ
ータバス（９）にマツピングレジスタに書き込むべき情
報を送出して来ると、上記情報はゲート□□□を通過し
て記憶素子−のデータ端子に与えられる。

データ送出のあと、ＣＰＵが送出して来る転送タイミン
グ制御信号はゲート（至）に与えられ、上記信号Ｔｏ）
とともに書き込み信号に）が生成され、ゲート（ハ）を
通過して記憶素子（ＩＱのタイミング制御端子（２ηに
与えられる。したがって、信号（ｄ）が与えられた時点
で、記憶素子α〜はデータ端末上の情報を内部に取り込
み記憶する。

次に、マツピング装置への書き込み動作以外の状態につ
いて述べる。　ＩＯＰ制御信号線θ２がメモリ参照を指
示するか、あるいはＲ／Ｗ制御信号線（１０）が読み出
し動作を指示するかのいずれかの状態になると、ゲート
υ２）の出力信号■は信号■の否定状態になる。したが
って、アドレス一致検出回路の出力信号０）は無視され
、グー）　＠１１の出力信号も信号（Ｃ）の否定状態と
なって、記憶素子Ｈは読み出し状態となり、又、ゲート
（ハ）も閉じられて、ゲート翰が開状態となる。更に、
ゲート（至）の出力信号■も信号＠の否定状態となるが
、今の場合、信号■の否定信号を生成するグー）Ｈの出
力信号がゲート（財）を通って記憶素子のタイミング制
御信号端子シηに与えられる。上記状態においては、記
憶素子（Ｉ８）は常に読み出し可能状態である。したが
って、アドレス入力端子（イ）に入力されるアドレス情
報によって選択されるマツピングレジスタの内容が、常
にグーＩｌｌを通じて出力され続ける。入力されるアド
レス情報が変化すると、やはり、上記アドレス空間応す
るマツピングレジスタの内容が読み出されて、ゲート翰
を通じて出力される。

本発明による装置により、アドレスが変換される様子を
説明して来たが、第３図からもわかるように、本発明に
必要な回路素子はいずれも通常の記憶素子を構成する場
合に必要とされるものと同じものであり、書き込みと読
み出しの条件が変更されている程度にすぎない、したが
って、その製甲 造は極めて容易なものである。なお、第３図、にはバス
バッファ回路が１回路分しか示されていないが、上記バ
スバッファ回路はコンピュータが一時に取り扱うデータ
のビット長分だけ用意される。

第３図中では簡単化ρため１゛ビツトＱ回路のみを示し
表。

以上本発明によるアドレス変換装置を用いれば、貴重な
プログラム用のアドレス空間を使用するこトナク、コン
ピュータの高度な応用に必要不可欠なマツピング機能を
実現することができ、しかも、何ら特殊な回路素子や回
路技術を用いることなく構成することができる。

したがって、プログラム作成上、得られる便宜は極めて
大きいし、又、製造も極めて容易である。

そコテ、本発明のコンピュータの応用の拡大に及ぼす効
果には多大なものがあり、工業的な価値は極めて犬なる
ものがある。

【図面の簡単な説明】

第１図はマツピングの原理を説明するための図、第２図
は本発明による装置の原理を説明するための模式的な構
成図、第３図は本発明による装置の回路的な原理を説明
するだめの模式的な回路図でおる。 （１）　（２）・・・プログラムａｂｂｔ（３）・・・
主記憶、１４）・・・マツピング装置％　１５Ｈｅｌ・
・・マツプＡ％Ｂ、（７１・・・マツピング装置用記憶
装置、（８）・・・ＣＰＵアドレスバス、（９）・・・
データバス、ｉｌｏ＋・・・Ｒ／Ｗ制御信号線、　（Ｉ
Ｉ）・・・転送タイミング制御線、（１り・・・ＩＯＰ
制御信号線、（Ｉ掲・・・記憶素子 代理人　　森　本　義　弘 第１図 第２図 ＣＰＵ １Ｐ’Ｌ１ハス　　　　子コツＩ−″χ　ｒａｐ外／９
＆１２　　　。 １４　　　　　　。 第３図 ２

Claims (1)

【特許請求の範囲】
1. Ｌ　入出力アドレス空間に配置される記憶装置からな５
   ．ＣＰＵから送出されるアドレスとデータバスに接続さ
   れ、かつＣＰＵから送出される主記憶アドレス空間と入
   出力アドレス空間の切り換え信号と、書き込み／読み出
   し切り換え信号とに接続されて制御を受け、　ＣＰＵが
   上記装置に配置されているアドレスを指定し、かつ入出
   力アドレス空間に対する書き込み動作を指示した場合に
   、データバス上の情報を取り込んで記憶し、上記以外の
   他の動作条件が指定された場合には、　ＣＰＵが送出す
   るアドレスに対応する装置内の情報を読み出すよう構成
   され、上記読み出された情報を新たに主記憶に対するア
   ドレスとして用いるようにしたアドレス変換装置。