JPS58201192A - 印字制御装置 - Google Patents
印字制御装置Info
- Publication number
- JPS58201192A JPS58201192A JP8521882A JP8521882A JPS58201192A JP S58201192 A JPS58201192 A JP S58201192A JP 8521882 A JP8521882 A JP 8521882A JP 8521882 A JP8521882 A JP 8521882A JP S58201192 A JPS58201192 A JP S58201192A
- Authority
- JP
- Japan
- Prior art keywords
- double
- data
- pixel
- printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/10—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はドツトインパクト式のシリアルプリンタに用い
られる印字制御装置に関する。
られる印字制御装置に関する。
ドツトインパクト式のシリアルプリンタにおいて、第１
図（、）に示すような全角文字パターンに対し、同図（
ｂ）乃至（ｄ）に示すような各種の倍角印字を行なう際
、従来では、ホスト側の機器にて、同図（ｂ）乃至（ｄ
）に示す文字パターンに相当する画素データを生成し、
この画素データを１行印字単位で印字制御部に送出して
、印字出力する方式を採っていた。この際の従来の印字
制御手段を第２図及び第３図を参照して説明する。
図（、）に示すような全角文字パターンに対し、同図（
ｂ）乃至（ｄ）に示すような各種の倍角印字を行なう際
、従来では、ホスト側の機器にて、同図（ｂ）乃至（ｄ
）に示す文字パターンに相当する画素データを生成し、
この画素データを１行印字単位で印字制御部に送出して
、印字出力する方式を採っていた。この際の従来の印字
制御手段を第２図及び第３図を参照して説明する。
第２図は印字制御部の構成要素を示すブロック図である
。図中、１０１はプリンタ制御７００グラム、及びホス
ト機器（Ｈ−ＣＰＵ）からの受信データのうち画素デー
タを除いたデータ等を保持する主メモリ、１０２は主メ
モリ１０ノ内の制御プログラムを実行する処理装置（以
下ＣＰＵと称す）であり、印字制御部全体の制御を司る
。
。図中、１０１はプリンタ制御７００グラム、及びホス
ト機器（Ｈ−ＣＰＵ）からの受信データのうち画素デー
タを除いたデータ等を保持する主メモリ、１０２は主メ
モリ１０ノ内の制御プログラムを実行する処理装置（以
下ＣＰＵと称す）であり、印字制御部全体の制御を司る
。
１０３はホスト機器（Ｈ−ＣＰＵ）との間のデータ送受
信を司るインタフェイス部である。１０４はホスト機器
（Ｈ−ＣＰＵ）よシ送信されてぐる行単位の画素データ
を保持する画素メモリである。
信を司るインタフェイス部である。１０４はホスト機器
（Ｈ−ＣＰＵ）よシ送信されてぐる行単位の画素データ
を保持する画素メモリである。
１０５はＣＰＵ １０２からの指令信号に基づきプリン
タ制御信号（ｐｃ）を発生したシ、プリンタからのステ
ータス情報（ＳＴＵ）をＣＰＵ １０２に伝えたシする
プリンタコントロール部である。ここでプリンタ制御信
号（ＰＣ）としては、プリンタの紙送シ、印字ヘッド移
動、印字のオーバードライブ等、各種機械的構成部分の
駆動信号があり、またプリンタからのステータス情報（
ＳＴＵ）としては、用紙切れ、印字異常等、各種機械的
構成部分の検出信号がある０１０６はプリンタ印字ヘッ
ドに送信するデータを保持するプリンタ印字データレジ
スタである。
タ制御信号（ｐｃ）を発生したシ、プリンタからのステ
ータス情報（ＳＴＵ）をＣＰＵ １０２に伝えたシする
プリンタコントロール部である。ここでプリンタ制御信
号（ＰＣ）としては、プリンタの紙送シ、印字ヘッド移
動、印字のオーバードライブ等、各種機械的構成部分の
駆動信号があり、またプリンタからのステータス情報（
ＳＴＵ）としては、用紙切れ、印字異常等、各種機械的
構成部分の検出信号がある０１０６はプリンタ印字ヘッ
ドに送信するデータを保持するプリンタ印字データレジ
スタである。
第３図は上記画素メモリ１０４の内容とプリンタ印字デ
ータレジスタ１０６との対応を示すもので、ＲＥＧ Ｏ
、ＲＥＧ １ 、 ＲＥＧ ２はプリンタ印字データレ
ジスタ１０６が、１バイト単位で３つに分かれている各
々のレジスタを示している。
ータレジスタ１０６との対応を示すもので、ＲＥＧ Ｏ
、ＲＥＧ １ 、 ＲＥＧ ２はプリンタ印字データレ
ジスタ１０６が、１バイト単位で３つに分かれている各
々のレジスタを示している。
このような構成において、第１図（Ｃ）に示すような縦
倍角の印字を行々う際、従来では以下のような印字制御
手段が採られている。第２図に示す印字制御部は、ホス
ト機器（Ｈ−ＣＰＵ）よシ１行単位で画素データを受信
し印字するもので、第１図（、）に示す全角文字パター
ンを同図（ｃ）に示す縦倍角にて印字する際は、ホスト
機器（Ｈ−ＣＰＵ）にて、第１図（ｃ）の倍角文字パタ
ーンに相当する画素データを発生し、これを上下に２分
して１行目に上半分の画素データを、２行目に下半分。
倍角の印字を行々う際、従来では以下のような印字制御
手段が採られている。第２図に示す印字制御部は、ホス
ト機器（Ｈ−ＣＰＵ）よシ１行単位で画素データを受信
し印字するもので、第１図（、）に示す全角文字パター
ンを同図（ｃ）に示す縦倍角にて印字する際は、ホスト
機器（Ｈ−ＣＰＵ）にて、第１図（ｃ）の倍角文字パタ
ーンに相当する画素データを発生し、これを上下に２分
して１行目に上半分の画素データを、２行目に下半分。
の画素データを送信する。この際１行目と２行目との間
の改行量はドツト間が連続するような値を指定する。こ
れらの動作を更に具体的に説明すると、まずホスト機器
（Ｈ−ＣＰＵ）は、第１図（ｃ）の上半分の文字パター
ンに相当する画素データを送信する。この画素データは
インタフェイス部１０３を介し、ＣＰＵ１θ２の制御の
下に画素メモリ１０４に保持される。この際、画素メモ
リ１０４に保持されるデータをここでは、全角１文字＝
２４Ｘ２４ドツト構成としているが、この場合、画素メ
モリ１０４のＮ、 Ｎ＋１． Ｎ＋２に縦１スライス分
の画素データ（８ｘ３＝２４ドツト）が保持される。同
様にしてＮ＋３．Ｎ＋４．・・・、 Ｎ＋ｎと画素デー
タが保持される。次に、ホスト機器（Ｈ−ＣＰＵ）は印
字開始指令を印字制御部に送信する。これによシ、印字
制御部では、プリンタコントロール部１０５の制御の下
にプリンタのプリンタ印字ヘッドを駆動しながら、画素
メモリ１０４よシ画素データを順次読み出し、第３図に
示すようにプリンタ印字データレジスタ１０６に印字デ
ータとして保持し、そのデータを印字してゆく。而して
１行の印字が終了すると、次にホスト機器（Ｈ−ＣＰＵ
）は、次行の印字に対し、縦方向ドツトが連続するよう
な量の改行指令を送信する。これによシ印字制御部のプ
リンタコントロール部１０５は指定改行量の改行制御を
行なう。次にホスト機器（Ｈ−ＣＰＵ）は上述した第１
図（ｃ）の上半分の倍角文字パターン印字処理と５− 同様にして、第１図（Ｃ）の下半分倍角文字パターンに
相当する画素データを送信し印字する。このようにして
、第１図（ｃ）のような縦倍角の印字が行なわれる。又
、第１図（ｂ）のような横倍角印字は同図（、）の画素
の縦スライスを２回ずつ一印字することで実現できるが
、同図（ｄ）のような縦横倍角印字は同図（ｃ）の印字
操作と同様にして、同図（ｂ）の縦スライスを２度ずつ
使うことで可能となる。
の改行量はドツト間が連続するような値を指定する。こ
れらの動作を更に具体的に説明すると、まずホスト機器
（Ｈ−ＣＰＵ）は、第１図（ｃ）の上半分の文字パター
ンに相当する画素データを送信する。この画素データは
インタフェイス部１０３を介し、ＣＰＵ１θ２の制御の
下に画素メモリ１０４に保持される。この際、画素メモ
リ１０４に保持されるデータをここでは、全角１文字＝
２４Ｘ２４ドツト構成としているが、この場合、画素メ
モリ１０４のＮ、 Ｎ＋１． Ｎ＋２に縦１スライス分
の画素データ（８ｘ３＝２４ドツト）が保持される。同
様にしてＮ＋３．Ｎ＋４．・・・、 Ｎ＋ｎと画素デー
タが保持される。次に、ホスト機器（Ｈ−ＣＰＵ）は印
字開始指令を印字制御部に送信する。これによシ、印字
制御部では、プリンタコントロール部１０５の制御の下
にプリンタのプリンタ印字ヘッドを駆動しながら、画素
メモリ１０４よシ画素データを順次読み出し、第３図に
示すようにプリンタ印字データレジスタ１０６に印字デ
ータとして保持し、そのデータを印字してゆく。而して
１行の印字が終了すると、次にホスト機器（Ｈ−ＣＰＵ
）は、次行の印字に対し、縦方向ドツトが連続するよう
な量の改行指令を送信する。これによシ印字制御部のプ
リンタコントロール部１０５は指定改行量の改行制御を
行なう。次にホスト機器（Ｈ−ＣＰＵ）は上述した第１
図（ｃ）の上半分の倍角文字パターン印字処理と５− 同様にして、第１図（Ｃ）の下半分倍角文字パターンに
相当する画素データを送信し印字する。このようにして
、第１図（ｃ）のような縦倍角の印字が行なわれる。又
、第１図（ｂ）のような横倍角印字は同図（、）の画素
の縦スライスを２回ずつ一印字することで実現できるが
、同図（ｄ）のような縦横倍角印字は同図（ｃ）の印字
操作と同様にして、同図（ｂ）の縦スライスを２度ずつ
使うことで可能となる。
以上のように従来では縦倍角の印字を行なう際、ホスト
機器（Ｈ−ＣＰＵ）側で縦倍角の画素ノＪ？ターンを発
生しなければならず、従ってソフトウェアまたはハード
ウェアの負担が非常に大きなものとなり、実用性の面で
問題を残していた。
機器（Ｈ−ＣＰＵ）側で縦倍角の画素ノＪ？ターンを発
生しなければならず、従ってソフトウェアまたはハード
ウェアの負担が非常に大きなものとなり、実用性の面で
問題を残していた。
そこで、第２図に示される画素メモリ１θ４を予め２ラ
イン分用意しておき、縦倍角指定を画素データ送信時に
指定することで、プリンタ側のソフトウェア処理にて２
ラインの画素メモリに第１図（Ｃ）のような倍角文字パ
ターンに相当する画素データを上下に分けて保持し、印
字す６− ることか考えられる。この際のデータ送信シーケンスを
第４図を参照して説明すると、通常印字の場合は「ＥＳ
Ｃ＋Ａ（通常印字指定コード）＋−〜ｎ４ Ｊなる制御
コードを送信し、続（ＤＡＴＡ部にて［ｎ１〜ｎ４ Ｊ
で定義したデータ量の画素データの送信を行なう。縦倍
角印字の場合は、ｒＥｓｃ＋ＡｊＯ代わりに［、Ｅｓｃ
−１−Ｂ（縦倍角印字指定コード）」を送信することで
、ＤＡＴ Ａ部で送信する画素を縦倍角印字すべきこと
を示すような方法にて実現が可能である。しかしながら
このような印字制御手段にあってはプリンタ側に画素メ
モリを２組（２ライン分）用意しておかなければならな
い。
イン分用意しておき、縦倍角指定を画素データ送信時に
指定することで、プリンタ側のソフトウェア処理にて２
ラインの画素メモリに第１図（Ｃ）のような倍角文字パ
ターンに相当する画素データを上下に分けて保持し、印
字す６− ることか考えられる。この際のデータ送信シーケンスを
第４図を参照して説明すると、通常印字の場合は「ＥＳ
Ｃ＋Ａ（通常印字指定コード）＋−〜ｎ４ Ｊなる制御
コードを送信し、続（ＤＡＴＡ部にて［ｎ１〜ｎ４ Ｊ
で定義したデータ量の画素データの送信を行なう。縦倍
角印字の場合は、ｒＥｓｃ＋ＡｊＯ代わりに［、Ｅｓｃ
−１−Ｂ（縦倍角印字指定コード）」を送信することで
、ＤＡＴ Ａ部で送信する画素を縦倍角印字すべきこと
を示すような方法にて実現が可能である。しかしながら
このような印字制御手段にあってはプリンタ側に画素メ
モリを２組（２ライン分）用意しておかなければならな
い。
以上述べた如く、従来の印字制御手段にあっては、何れ
もホスト機器（Ｈ−ＣＰＵ）側にて、縦倍角の画素パタ
ーンを発生しなければならないことから、ソフトウェア
、ハードウェアにかかる負担が太きいという欠点があっ
た。
もホスト機器（Ｈ−ＣＰＵ）側にて、縦倍角の画素パタ
ーンを発生しなければならないことから、ソフトウェア
、ハードウェアにかかる負担が太きいという欠点があっ
た。
本発明は上記実情に鑑み々されたもので、ホスト側機器
より画素データを行単位で受信し、所定ドツト列単位を
もって印字処理するドツトインパクト式シリアルプリン
タにおいて、縦倍角の印字処理を、簡単な構成で、しか
もホスト側機器にかかる処理負担を大幅に軽減せしめて
実行できる印字制御装置を提供することを目的とする。
より画素データを行単位で受信し、所定ドツト列単位を
もって印字処理するドツトインパクト式シリアルプリン
タにおいて、縦倍角の印字処理を、簡単な構成で、しか
もホスト側機器にかかる処理負担を大幅に軽減せしめて
実行できる印字制御装置を提供することを目的とする。
本発明は、縦倍角印字の際に、ホスト側機器にて縦倍角
の画素データを生成するのではなく、ホスト側機器よ多
受信した１行分の画素データを画素メモリよシ読出し、
所定縦ドツト列単位をもってプリンタ印字データレジス
タにセットする際に、縦倍角印字処理すべき画素データ
に対してのみ、その縦ドツト列の画素データを上下に２
分して各々倍角拡大処理し、上下２回に分けて上記プリ
ンタ印字データレジスタにセットし印字する構成とした
ものである。これによシ、ホスト側機器にて縦倍角の画
素データを生成する必要がｋいことから、ホスト側機器
の負荷を軽減でき、かつ画素メモリも１行分のみを用意
すればよいことから、構成上においても簡素化が計れ経
済的に有利となる。
の画素データを生成するのではなく、ホスト側機器よ多
受信した１行分の画素データを画素メモリよシ読出し、
所定縦ドツト列単位をもってプリンタ印字データレジス
タにセットする際に、縦倍角印字処理すべき画素データ
に対してのみ、その縦ドツト列の画素データを上下に２
分して各々倍角拡大処理し、上下２回に分けて上記プリ
ンタ印字データレジスタにセットし印字する構成とした
ものである。これによシ、ホスト側機器にて縦倍角の画
素データを生成する必要がｋいことから、ホスト側機器
の負荷を軽減でき、かつ画素メモリも１行分のみを用意
すればよいことから、構成上においても簡素化が計れ経
済的に有利となる。
以下、図面を参照して本発明の詳細な説明する。第５図
は本発明の一実施例を示すブロック図である。図中、２
０１乃至２０６は前記第２図に示す各構成要素１０１乃
至１０６に相当するもので、２０１は主メモリ、２０２
はＣＰＵ。
は本発明の一実施例を示すブロック図である。図中、２
０１乃至２０６は前記第２図に示す各構成要素１０１乃
至１０６に相当するもので、２０１は主メモリ、２０２
はＣＰＵ。
２０３はインタフェイス部、２０４は画素メモリ、２０
５はプリンタコントロール部、２０６はプリンタ印字デ
ータレジスタである。ここで、上記主メモリ２０１内に
は、画素メモリ２０４に貯えられた画素データのうち、
縦倍角印字すべき画素データ範囲を指定するだめの縦倍
角印字テーブル（ＶＭＴ）が設けられる。この主メモリ
２０１内の縦倍角印字テーブル（■Ｔ）による倍角画素
データ指定状態例を第６図に示す。又、画素メモリ２０
４とシリ゛ンタ印字データレジスタ２０６との間のデー
タ転送路、すなわち、９− ＣＰＵデータバス（Ｄ−ＢＵＳ）とプリンタ印字データ
レジスタ２０６との間には、画素メモリ２０４よシ読出
される画素データのうち、主メモリ２０１内の縦倍角印
字テーブル（ＶＭＴ）で指定された範囲内の画素データ
に対してのみ、読出された縦ドツト列の画素データを縦
倍角ドツトに拡大し、上下２つの倍角ドツト列に分けて
プリンタ印字データレジスタ２０６にセットするための
倍角印字データ発生回路２０７が介在される。この倍角
印字データ発生回路２０７の具体的な回路構成例を第７
図に示す。この第７図に示す倍角印字データ発生回路２
θ７は、通常印字の際に、選択制御信号５ＥＬ−Ａを受
け、縦倍角印字の際に選択制御信号５ＥＬ−Ｂ 、 ５
ＥＬ−Ｃを交互に受けるもので、上記各選択制御信号の
うち、ＳＦ：Ｌ−Ａがイネーブル状態（例えば“１″）
となった際は、入力端子Ａに供給されたトッドデータが
出力端子Ｙに出力される。従ってこの際は入力された１
バイト単位の画素データ（ｒＡＯ〜ＤＡＴＡ７）がその
ままのビット配列状態を保って印−宇出力１０− データ（Ｐ ＤＡＴＡ Ｏ−Ｐ ＤＡＴＡ ７ ）とし
て、プリンタ印字データレジスタ２０６を構成する１バ
イト幅の各レジスタ部（ｎＥａＯ，ＲＥＧ７． ＲＥＧ
？）に順次選択的に供給される。又、縦倍角印字時にお
いて選択制側信号５ＥＬ−Ｂ、 ５ＥＬ−Ｃが交互にイ
ネーブル状態となった際は、５ＥＬ−Ｂがイネーブル状
態となることによって、入力端子Ｂに供給されたドツト
データが出力端子Ｙに出力される。従ってこの際は、入
力された１バイト単位の画素データ（ＤＡＴＡ Ｏ−Ｉ
）ＡＴＡ ７ ）のうち、Ｉ）ＩｉＴＡ７のビット内容
がＰＤＡＴＡ７．６として出力され、ｒＭＡ ６０ビツ
ト内容がＰＤＡＴＡ５．４ として出力され、ＤＡＴ
Ａ ｓのビット内容がＰＤＡＴＡＪ。
５はプリンタコントロール部、２０６はプリンタ印字デ
ータレジスタである。ここで、上記主メモリ２０１内に
は、画素メモリ２０４に貯えられた画素データのうち、
縦倍角印字すべき画素データ範囲を指定するだめの縦倍
角印字テーブル（ＶＭＴ）が設けられる。この主メモリ
２０１内の縦倍角印字テーブル（■Ｔ）による倍角画素
データ指定状態例を第６図に示す。又、画素メモリ２０
４とシリ゛ンタ印字データレジスタ２０６との間のデー
タ転送路、すなわち、９− ＣＰＵデータバス（Ｄ−ＢＵＳ）とプリンタ印字データ
レジスタ２０６との間には、画素メモリ２０４よシ読出
される画素データのうち、主メモリ２０１内の縦倍角印
字テーブル（ＶＭＴ）で指定された範囲内の画素データ
に対してのみ、読出された縦ドツト列の画素データを縦
倍角ドツトに拡大し、上下２つの倍角ドツト列に分けて
プリンタ印字データレジスタ２０６にセットするための
倍角印字データ発生回路２０７が介在される。この倍角
印字データ発生回路２０７の具体的な回路構成例を第７
図に示す。この第７図に示す倍角印字データ発生回路２
θ７は、通常印字の際に、選択制御信号５ＥＬ−Ａを受
け、縦倍角印字の際に選択制御信号５ＥＬ−Ｂ 、 ５
ＥＬ−Ｃを交互に受けるもので、上記各選択制御信号の
うち、ＳＦ：Ｌ−Ａがイネーブル状態（例えば“１″）
となった際は、入力端子Ａに供給されたトッドデータが
出力端子Ｙに出力される。従ってこの際は入力された１
バイト単位の画素データ（ｒＡＯ〜ＤＡＴＡ７）がその
ままのビット配列状態を保って印−宇出力１０− データ（Ｐ ＤＡＴＡ Ｏ−Ｐ ＤＡＴＡ ７ ）とし
て、プリンタ印字データレジスタ２０６を構成する１バ
イト幅の各レジスタ部（ｎＥａＯ，ＲＥＧ７． ＲＥＧ
？）に順次選択的に供給される。又、縦倍角印字時にお
いて選択制側信号５ＥＬ−Ｂ、 ５ＥＬ−Ｃが交互にイ
ネーブル状態となった際は、５ＥＬ−Ｂがイネーブル状
態となることによって、入力端子Ｂに供給されたドツト
データが出力端子Ｙに出力される。従ってこの際は、入
力された１バイト単位の画素データ（ＤＡＴＡ Ｏ−Ｉ
）ＡＴＡ ７ ）のうち、Ｉ）ＩｉＴＡ７のビット内容
がＰＤＡＴＡ７．６として出力され、ｒＭＡ ６０ビツ
ト内容がＰＤＡＴＡ５．４ として出力され、ＤＡＴ
Ａ ｓのビット内容がＰＤＡＴＡＪ。
２として出力され、ＤＡＴＡ４のビットのビット内容が
ＰＤＡＴＡ １ 、０として出力される。更に、５ＥＬ
−Ｃがイネーブル状態となることによって、入力端子Ｃ
に供給されたドツトデータが出力端子Ｙに出力される。
ＰＤＡＴＡ １ 、０として出力される。更に、５ＥＬ
−Ｃがイネーブル状態となることによって、入力端子Ｃ
に供給されたドツトデータが出力端子Ｙに出力される。
従ってこの際は、入力された１バイト単位の画素データ
（ＤＡＴＡ Ｏ−ＤＡＴＡ ７ ）のうち、ＤｋＴＡ３
のビット内容がＰＤＡＴＡ７．６として出力され、ＤＡ
ＴＡ ２のビット内容がＰ ＤＫｒＡ ５ 。
（ＤＡＴＡ Ｏ−ＤＡＴＡ ７ ）のうち、ＤｋＴＡ３
のビット内容がＰＤＡＴＡ７．６として出力され、ＤＡ
ＴＡ ２のビット内容がＰ ＤＫｒＡ ５ 。
４として出力され、ＤＡＴＡＩのビット内容がＰＤＡＴ
Ａ ３ 、２として出力され、ＤＡＴＡ ｏのビット内
容がＰＤＡＴＡ １ 、０として出力される。このよう
に、倍角印字データ発生回路２０７は、通常印字時（Ｓ
ＥＬ−Ａのイネーブル状態時）において、入力された１
バイト単位の縦ドツト列画素データ（ＤＡＴＡ Ｏ−Ｄ
ＡＴＡ ７ ）をそのままスルーモードで印字用カデー
タ（ＰＤＡＴＡＯ〜ＰＤＡＴＡ７）としてプリンタ印字
データレジスタ１０６に送）、縦倍角印字時（５ＥＬ−
Ａ／５ＥＬ−Ｂのイネーブル状態時）において、入力さ
れた１バイト単位の縦ドツト列画素データ（ＤＡＴＡ［
〜ＤＡＴＡ ７ ）を上下に２分（ＤＡＴＡ７〜４ ／
ＤＡＴＡ ３〜０）し、それぞれ２倍に拡大して、２
回の異なるタイミング（５ＥＬ−Ｂ／５ＥＬ−Ｃ）でプ
リンタ印字データレジスタ１０６に送る。
Ａ ３ 、２として出力され、ＤＡＴＡ ｏのビット内
容がＰＤＡＴＡ １ 、０として出力される。このよう
に、倍角印字データ発生回路２０７は、通常印字時（Ｓ
ＥＬ−Ａのイネーブル状態時）において、入力された１
バイト単位の縦ドツト列画素データ（ＤＡＴＡ Ｏ−Ｄ
ＡＴＡ ７ ）をそのままスルーモードで印字用カデー
タ（ＰＤＡＴＡＯ〜ＰＤＡＴＡ７）としてプリンタ印字
データレジスタ１０６に送）、縦倍角印字時（５ＥＬ−
Ａ／５ＥＬ−Ｂのイネーブル状態時）において、入力さ
れた１バイト単位の縦ドツト列画素データ（ＤＡＴＡ［
〜ＤＡＴＡ ７ ）を上下に２分（ＤＡＴＡ７〜４ ／
ＤＡＴＡ ３〜０）し、それぞれ２倍に拡大して、２
回の異なるタイミング（５ＥＬ−Ｂ／５ＥＬ−Ｃ）でプ
リンタ印字データレジスタ１０６に送る。
ここで一実施例の動作を説明する。ホスト機器（Ｈ−Ｃ
ＰＵ）よシ、第４図に示されるようなｒＥＳＣ＋Ａ十ｎ
ｔ十・・・＋ｎ４１の匍」御コードがプリンタに送信さ
れると、そのコードによシ、次の送信データが普通サイ
ズ印字（通常印字）の画素データであシ、「ｎ！＋・・
・＋ｎ４Ｊに示されるデータ量が送信されることが示さ
れる。次にこの指定のデータ量をもって通常印字の画素
データが送信される。引き続き同一行に印字したい画素
データを送信したいときは同じシーケンスにて送信が行
なわれる。
ＰＵ）よシ、第４図に示されるようなｒＥＳＣ＋Ａ十ｎ
ｔ十・・・＋ｎ４１の匍」御コードがプリンタに送信さ
れると、そのコードによシ、次の送信データが普通サイ
ズ印字（通常印字）の画素データであシ、「ｎ！＋・・
・＋ｎ４Ｊに示されるデータ量が送信されることが示さ
れる。次にこの指定のデータ量をもって通常印字の画素
データが送信される。引き続き同一行に印字したい画素
データを送信したいときは同じシーケンスにて送信が行
なわれる。
又、ホスト機器（Ｈ−ＣＰＵ）は、印字すべく送信した
画素データを縦倍角にて印字させたい場合、ｒＥｓｃ＋
ＡＪの代わシに［Ｅｓｃ＋ＢＪを用い、以下同様のシー
ケンスにて画素データを送信する。第５図に示す印字制
御部ではホスト機器（Ｈ−ＣＰＵ）よシ送信された画素
データを受信すると、この画素データを画素メ％ ＩＪ
２０４に保持しておくとともに、上記各指定コードｒ
ＥＳＣ十ＡＪ、 ｒＥｓｃ＋ＢＪによって判別される画
素データ中の縦倍角印字指定範囲を第６図に示したよう
に、主メモリ２０１内の縦倍角印字テーブル（ＶＭＴ
）に記憶しておく。
画素データを縦倍角にて印字させたい場合、ｒＥｓｃ＋
ＡＪの代わシに［Ｅｓｃ＋ＢＪを用い、以下同様のシー
ケンスにて画素データを送信する。第５図に示す印字制
御部ではホスト機器（Ｈ−ＣＰＵ）よシ送信された画素
データを受信すると、この画素データを画素メ％ ＩＪ
２０４に保持しておくとともに、上記各指定コードｒ
ＥＳＣ十ＡＪ、 ｒＥｓｃ＋ＢＪによって判別される画
素データ中の縦倍角印字指定範囲を第６図に示したよう
に、主メモリ２０１内の縦倍角印字テーブル（ＶＭＴ
）に記憶しておく。
次に、ホスト機器（Ｈ−ＣＰＵ）からは画素データを印
字させるための印字開始命令（第４図の例＝１３− ではＣＲコード）が送信される。印字制御部ではこの印
字開始命令を受けると、プリンタコントロール部２０５
の制御の下に受信した画素データの印字を開始する。
字させるための印字開始命令（第４図の例＝１３− ではＣＲコード）が送信される。印字制御部ではこの印
字開始命令を受けると、プリンタコントロール部２０５
の制御の下に受信した画素データの印字を開始する。
この印字動作を以下に説明する。先ず、縦倍角印字指定
のないときは、画素メモリ２０４の内容をそのままプリ
ンタ印字データレジスタ２０６にセットし印字する。従
ってこの際は倍角印字データ発生回路２０７が八人力を
セレクトすることになる。
のないときは、画素メモリ２０４の内容をそのままプリ
ンタ印字データレジスタ２０６にセットし印字する。従
ってこの際は倍角印字データ発生回路２０７が八人力を
セレクトすることになる。
次に、縦倍角指定のあるときは次のような印字処理が行
なわれる。主メモリ２０１内の縦倍角印字テーブル（Ｖ
ＭＴ）を参照し、縦倍角印字が指定されていない箇所に
対しては前述の縦倍角指定なしと同様の印字を行ない、
縦倍角印字が指定された箇所に対しては、上半分と下牛
分を２回に分けて印字する。上半分を印字する時は、縦
２４ドツトの印字パターンであれば上部１２ドツトを２
倍拡大してまず印字する。２倍拡大の処理は、まず画素
メ七り２０４の上１バイト１４− 分のドツト列データ（第３図を例にとるとＮ番目の１バ
イトに相当）を読み出し、倍角印字データ発生回路２０
７０Ｂ入力をセレクトして、その出力データ（ＰＤＡＴ
Ａ７〜ＰＤＡＴＡ［）をプリンタ印字データレジスタ２
０６のＲＥＧ Ｏにデータセットし、次にＣ入力をセレ
クトして、その出力データ（ＰＤＡＴＡ７〜ＰＤＡＴＡ
Ｏ）を同じくプリンタ印字データレジスタ２０６０ＲＥ
Ｇ １にセットする。
なわれる。主メモリ２０１内の縦倍角印字テーブル（Ｖ
ＭＴ）を参照し、縦倍角印字が指定されていない箇所に
対しては前述の縦倍角指定なしと同様の印字を行ない、
縦倍角印字が指定された箇所に対しては、上半分と下牛
分を２回に分けて印字する。上半分を印字する時は、縦
２４ドツトの印字パターンであれば上部１２ドツトを２
倍拡大してまず印字する。２倍拡大の処理は、まず画素
メ七り２０４の上１バイト１４− 分のドツト列データ（第３図を例にとるとＮ番目の１バ
イトに相当）を読み出し、倍角印字データ発生回路２０
７０Ｂ入力をセレクトして、その出力データ（ＰＤＡＴ
Ａ７〜ＰＤＡＴＡ［）をプリンタ印字データレジスタ２
０６のＲＥＧ Ｏにデータセットし、次にＣ入力をセレ
クトして、その出力データ（ＰＤＡＴＡ７〜ＰＤＡＴＡ
Ｏ）を同じくプリンタ印字データレジスタ２０６０ＲＥ
Ｇ １にセットする。
続いて画素メモＩ７２０４よシ、次の１バイト分のドツ
ト列データ、すなわち、縦２４ドツトのうちの中央部分
の１バイトデータ（第３図を例にとるとＮ＋１番目の１
バイト）を醜み出し、倍角印字データ発生回路２０７０
Ｂ入力をセレクトして、その出力データ（Ｐ ＤＡＴＡ
７〜ＰＤＡＴＡＯ）をプリンタ印字データレジスタ２
０６のＲＥＧ ２にセットする。このプリンタ印字デー
タレジスタ２０６ （ＲＥＧＯ，ＲＥＧ １ 、 ＲＥ
Ｇ２）に貯えられた画素データを印字すれば上半分拡大
したものとなる。この操作をくり返すことで縦倍角印字
の上半分の印字が行なえる。続いて下半分の印字処理を
実行するが、その前に上半分と下半分とが連続するよう
に改行後、下半分の印字処理を開始する。下半分印字の
場合、上側のＮ−Ｎ＋２の縦スライスの下半分を例にと
ると、画素メモリ２０４よｊｐ Ｎ＋１の１バイトデー
タを読み出し、倍角印字データ発生回路２０７のＣ入力
をセレクトして、その出力データ（ＰＤＡｆｆ’Ａ７〜
Ｐ ＤＡＴＡ ｏ ’；をプリンタ印字データレジスタ
２０６のＲＥＧ Ｏにセットする。続いて画素メモリ２
０４よりＮ＋２の１バイトデータを読み出し、倍角印字
データ発生回路２０７０Ｂ入力をセレクトしてその出力
データ（ＰＤＡＴＡ７〜ＰＤＡＴＡＯ）をプリンタ印字
データレジスタ２０６のＲＥＧ １にセットし、更にＣ
入力をセレクトして、ＲＥ（、’に出力データ（ＰＤＡ
ＴＡ７〜ＰＤＡＴＡθ）をセットする。このプリンタ印
字データレジスタ（ＲＥＧＯ，ＲＥＧＪ、 ＲＥＧ２
）に貯えられた画素データを印字すれば下半分が拡大印
字される。
ト列データ、すなわち、縦２４ドツトのうちの中央部分
の１バイトデータ（第３図を例にとるとＮ＋１番目の１
バイト）を醜み出し、倍角印字データ発生回路２０７０
Ｂ入力をセレクトして、その出力データ（Ｐ ＤＡＴＡ
７〜ＰＤＡＴＡＯ）をプリンタ印字データレジスタ２
０６のＲＥＧ ２にセットする。このプリンタ印字デー
タレジスタ２０６ （ＲＥＧＯ，ＲＥＧ １ 、 ＲＥ
Ｇ２）に貯えられた画素データを印字すれば上半分拡大
したものとなる。この操作をくり返すことで縦倍角印字
の上半分の印字が行なえる。続いて下半分の印字処理を
実行するが、その前に上半分と下半分とが連続するよう
に改行後、下半分の印字処理を開始する。下半分印字の
場合、上側のＮ−Ｎ＋２の縦スライスの下半分を例にと
ると、画素メモリ２０４よｊｐ Ｎ＋１の１バイトデー
タを読み出し、倍角印字データ発生回路２０７のＣ入力
をセレクトして、その出力データ（ＰＤＡｆｆ’Ａ７〜
Ｐ ＤＡＴＡ ｏ ’；をプリンタ印字データレジスタ
２０６のＲＥＧ Ｏにセットする。続いて画素メモリ２
０４よりＮ＋２の１バイトデータを読み出し、倍角印字
データ発生回路２０７０Ｂ入力をセレクトしてその出力
データ（ＰＤＡＴＡ７〜ＰＤＡＴＡＯ）をプリンタ印字
データレジスタ２０６のＲＥＧ １にセットし、更にＣ
入力をセレクトして、ＲＥ（、’に出力データ（ＰＤＡ
ＴＡ７〜ＰＤＡＴＡθ）をセットする。このプリンタ印
字データレジスタ（ＲＥＧＯ，ＲＥＧＪ、 ＲＥＧ２
）に貯えられた画素データを印字すれば下半分が拡大印
字される。
以上の上半分印字と下半分印字の順序は何れが先であっ
ても良い。また、上半分と下半分との印字の間の改行は
フォフードフィード、パックフィードの何れでも良い。
ても良い。また、上半分と下半分との印字の間の改行は
フォフードフィード、パックフィードの何れでも良い。
何れの改行手段を採るかによシ、第８図（ａ）、（ｂ）
に示すように、倍角文字の上下片半分が通常文字の上に
出るか下に出るかが決まる。また、横方向に２回ずつ同
一スライス画素データを印字すれば第１図（ｄ）のよう
な縦横２倍印字も可能である。
に示すように、倍角文字の上下片半分が通常文字の上に
出るか下に出るかが決まる。また、横方向に２回ずつ同
一スライス画素データを印字すれば第１図（ｄ）のよう
な縦横２倍印字も可能である。
以上、画素の拡大操作を第７図に示すような構成のハー
ドウェア（倍角印字データ発生回路２０７）にて行なう
手段を説明したが、上記一実施例と同様の処理手順を主
メモリ２０１内に予めプロー°グラムしておき、ＣＰＵ
２０２内の所定レジスタの操作にて実現することも可能
である。
ドウェア（倍角印字データ発生回路２０７）にて行なう
手段を説明したが、上記一実施例と同様の処理手順を主
メモリ２０１内に予めプロー°グラムしておき、ＣＰＵ
２０２内の所定レジスタの操作にて実現することも可能
である。
その場合の処理フローは第９図に示す如くとなる。動作
としては上記一実施例の倍角印字データ発生回路２０７
にてデータを切シ換える処理をＣＰＵ ２０２内の所定
レジスタ操作にて行ないその処理データをＣＰＵ ２０
２からプリンタ印字データレジスタ２０６にセットする
ことになる。
としては上記一実施例の倍角印字データ発生回路２０７
にてデータを切シ換える処理をＣＰＵ ２０２内の所定
レジスタ操作にて行ないその処理データをＣＰＵ ２０
２からプリンタ印字データレジスタ２０６にセットする
ことになる。
尚、上記実施例においては全角文字パターン１７−
の縦ドツト列を２４ドツトとして説明したが、これに限
るものではなく、上記同様の手段にて縦１６ドツト、縦
３２ドツト等のドツト列ノ臂ターンについても上述した
ような縦倍角制御が可能である。
るものではなく、上記同様の手段にて縦１６ドツト、縦
３２ドツト等のドツト列ノ臂ターンについても上述した
ような縦倍角制御が可能である。
以上詳記したように、本発明によれば、ホスト機器よシ
画素データを行単位で受信し、所定ドツト列単位をもっ
て印字処理するドツトインｉ４クト式シリアルプリンタ
において、縦倍角印字の際に、ホスト機器側にて縦倍角
画素データを生成する必要がなく、又、プリンタ側に２
行分の画素メモリを持つ必要がないことから、ハードウ
ェアの増加量を少なくした簡単な構成にて、しかもホス
ト機器側にががる処理負担を大幅に軽減できる極めて有
利な構成をなす印字制御装置が提供できる。
画素データを行単位で受信し、所定ドツト列単位をもっ
て印字処理するドツトインｉ４クト式シリアルプリンタ
において、縦倍角印字の際に、ホスト機器側にて縦倍角
画素データを生成する必要がなく、又、プリンタ側に２
行分の画素メモリを持つ必要がないことから、ハードウ
ェアの増加量を少なくした簡単な構成にて、しかもホス
ト機器側にががる処理負担を大幅に軽減できる極めて有
利な構成をなす印字制御装置が提供できる。
第１図（＝）乃至（ｄ）はそれぞれ印字ドツトパターン
を示す図、第２図は従来の印字制御装置の構１８− 成を示すブロック図、第３図は上記第２図における画素
メモリの内容とプリンタ印字データレジスタとの対応を
示す図、第４図は画素データの送信シーケンスを示す図
、第５図は本発明の一実施例を示すブロック図、第６図
は上記一実施例における縦倍角印字テーブル（ＶＭＴ）
による倍角画素データ指定状態例を示す図、第７図は上
記一実施例における倍角印字データ発生回路の構成を示
す回路ブロック図、第８図（ａ） 、 （ｂ）はそれぞ
れ上記一実施例における倍角文字とを全角文字との印字
対応関係を示す図、第９図は本発明の他の壺施例におけ
る側割プログラムの処理手順を示す図である。 ２０１・・・主メモリ、２０２・・・ＣＰＵ、２０３・
・―インタフエクス部、２０４・・・画素メモリ、２ｏ
５・・・プリンタコントロール部、２０６・・・プリン
タ印字データレジスタ、２０７・・・倍角印字データ発
生回路、ＶＭＴ・・・縦倍角印字テーブル、Ｈ−ＣＰＵ
・・・ホスト機器。 ・〒１９− フ ｌ ？ 工 ５８４−
を示す図、第２図は従来の印字制御装置の構１８− 成を示すブロック図、第３図は上記第２図における画素
メモリの内容とプリンタ印字データレジスタとの対応を
示す図、第４図は画素データの送信シーケンスを示す図
、第５図は本発明の一実施例を示すブロック図、第６図
は上記一実施例における縦倍角印字テーブル（ＶＭＴ）
による倍角画素データ指定状態例を示す図、第７図は上
記一実施例における倍角印字データ発生回路の構成を示
す回路ブロック図、第８図（ａ） 、 （ｂ）はそれぞ
れ上記一実施例における倍角文字とを全角文字との印字
対応関係を示す図、第９図は本発明の他の壺施例におけ
る側割プログラムの処理手順を示す図である。 ２０１・・・主メモリ、２０２・・・ＣＰＵ、２０３・
・―インタフエクス部、２０４・・・画素メモリ、２ｏ
５・・・プリンタコントロール部、２０６・・・プリン
タ印字データレジスタ、２０７・・・倍角印字データ発
生回路、ＶＭＴ・・・縦倍角印字テーブル、Ｈ−ＣＰＵ
・・・ホスト機器。 ・〒１９− フ ｌ ？ 工 ５８４−
Claims (1)
- 印字すべき画素データを行単位で貯える画素メモリと、
この画素メモリに貯えられた画素データを所定ビット幅
の縦ドツト列単位をもって読出す手段、及びこの読出さ
れた縦ドツト列単位のデータを１印字ドツト列単位をも
って貯える印字データレジスタと、前記画素メモリに貯
えられた画素データの縦倍角印字範囲を指定する縦倍角
指定手段と、前記画素メモリよシ読出された前記倍角印
字範囲内の縦ドツト列単位のデータを２分し、それぞれ
倍角印字ドツトデータに拡大して、前記印字データレジ
スタにそれぞれ異なる所定のタイミングをもって記憶せ
しめる倍角ドツトデータの発生及び記憶制御手段とを具
備してなることを特徴とする印字制御装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8521882A JPS58201192A (ja) | 1982-05-20 | 1982-05-20 | 印字制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8521882A JPS58201192A (ja) | 1982-05-20 | 1982-05-20 | 印字制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58201192A true JPS58201192A (ja) | 1983-11-22 |
Family
ID=13852427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8521882A Pending JPS58201192A (ja) | 1982-05-20 | 1982-05-20 | 印字制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201192A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61173951A (ja) * | 1985-01-29 | 1986-08-05 | Ricoh Co Ltd | 印字制御装置 |
| JPS61258767A (ja) * | 1985-05-14 | 1986-11-17 | Ishida Scales Mfg Co Ltd | ラベルプリンタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023725A (ja) * | 1973-06-30 | 1975-03-14 | ||
| JPS51118324A (en) * | 1975-04-10 | 1976-10-18 | Toshiba Corp | Printing device |
| JPS52155017A (en) * | 1976-06-18 | 1977-12-23 | Nippon Telegr & Teleph Corp <Ntt> | Picture element type recording system |
-
1982
- 1982-05-20 JP JP8521882A patent/JPS58201192A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023725A (ja) * | 1973-06-30 | 1975-03-14 | ||
| JPS51118324A (en) * | 1975-04-10 | 1976-10-18 | Toshiba Corp | Printing device |
| JPS52155017A (en) * | 1976-06-18 | 1977-12-23 | Nippon Telegr & Teleph Corp <Ntt> | Picture element type recording system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61173951A (ja) * | 1985-01-29 | 1986-08-05 | Ricoh Co Ltd | 印字制御装置 |
| JPS61258767A (ja) * | 1985-05-14 | 1986-11-17 | Ishida Scales Mfg Co Ltd | ラベルプリンタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3936016B2 (ja) | ドキュメント画像を印刷する方法 | |
| JPS58117036A (ja) | 印字制御装置 | |
| JPS59119440A (ja) | 印字制御方式 | |
| JP2861586B2 (ja) | 印刷制御装置 | |
| JPS59171256A (ja) | プリンタ回路 | |
| JPH0616764Y2 (ja) | ドットマトリクスプリンタ | |
| JP2922676B2 (ja) | 画像形成装置 | |
| JP3184544B2 (ja) | 画像処理装置 | |
| JP2636312B2 (ja) | プリンタのインターフェイス装置 | |
| JPS63200670A (ja) | フアクシミリインタ−フエ−ス装置 | |
| JP2884876B2 (ja) | 印刷制御装置 | |
| JPS63200671A (ja) | 出力インタフエ−ス装置 | |
| JP3412138B2 (ja) | ファクシミリ通信装置 | |
| JPS6189861A (ja) | 印字制御装置 | |
| JPH041068A (ja) | プリンタ装置 | |
| JPS60178528A (ja) | バッフア制御方式 | |
| JP2564521B2 (ja) | 計算機端末装置 | |
| JPH01316060A (ja) | 文書作成装置 | |
| JPS62241063A (ja) | 文章作成装置 | |
| JPH01229664A (ja) | プリンタの文字パターンデータ転送方式 | |
| JP2008097142A (ja) | プリンタおよびプリンタシステム | |
| JPS63135257A (ja) | プリンタ装置の印字デ−タ処理方式 | |
| JPH02178826A (ja) | ページプリンタ | |
| JPH04371864A (ja) | ページプリンタ | |
| JPS61193864A (ja) | ドツトプリンタ制御方式 |