JPS58201335A - 厚膜集積回路 - Google Patents
厚膜集積回路Info
- Publication number
- JPS58201335A JPS58201335A JP57084341A JP8434182A JPS58201335A JP S58201335 A JPS58201335 A JP S58201335A JP 57084341 A JP57084341 A JP 57084341A JP 8434182 A JP8434182 A JP 8434182A JP S58201335 A JPS58201335 A JP S58201335A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- wire
- bonding pad
- integrated circuit
- film integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は厚膜集積回路に係り、特にセラミック基板上に
形成された厚膜回路に半導体ペレットがＭ；叡され、上
記厚膜回路の導体部と半導体ペレットがワイヤーで接続
される厚膜集積回路においてワイヤーと上記厚膜回路の
導体部との接着強度を向上させる技術に関する。
形成された厚膜回路に半導体ペレットがＭ；叡され、上
記厚膜回路の導体部と半導体ペレットがワイヤーで接続
される厚膜集積回路においてワイヤーと上記厚膜回路の
導体部との接着強度を向上させる技術に関する。
通常、スクリーン印刷方式により、セラ攬ツク基板上に
厚膜によってワイヤーのポンディングパッドが形成され
る。しかし厚膜によって形成された上記ポンディングパ
ッドは表間が平滑でないという欠点がある。このことは
、ワイヤーボンディングの際キャピラリが片当り等によ
りワイヤーに十分圧力が加らず、上記ワイヤーの接着強
度が劣化する原因となる。特に、キャピラリの形状から
上記ポンディングパッドが凸状になるほど前記ワイヤー
の接着強度の劣化は顕著となる。
厚膜によってワイヤーのポンディングパッドが形成され
る。しかし厚膜によって形成された上記ポンディングパ
ッドは表間が平滑でないという欠点がある。このことは
、ワイヤーボンディングの際キャピラリが片当り等によ
りワイヤーに十分圧力が加らず、上記ワイヤーの接着強
度が劣化する原因となる。特に、キャピラリの形状から
上記ポンディングパッドが凸状になるほど前記ワイヤー
の接着強度の劣化は顕著となる。
本発明の目的は、このような欠点のない厚膜集積回路を
提供することにある。
提供することにある。
本発明の特徴は、セラミック基板上に形成された厚膜回
路に半導体ペレットが搭載され、上記厚膜回路の導体部
と半導体ペレットがワイヤーで接続される厚膜集積回路
において、上記ワイヤーが接続される厚膜上のポンディ
ングパッドをスルーホール上に形成することにより、上
記ボンディングパッドが凹状に形成されている厚膜集積
回路にある。
路に半導体ペレットが搭載され、上記厚膜回路の導体部
と半導体ペレットがワイヤーで接続される厚膜集積回路
において、上記ワイヤーが接続される厚膜上のポンディ
ングパッドをスルーホール上に形成することにより、上
記ボンディングパッドが凹状に形成されている厚膜集積
回路にある。
本発明によれば、七う肴ツク基板上に形成されるポンデ
ィングパッドを上記方法によって凹状に形成することに
より、キャピラリの片当りをなくし、ワイヤーに十分圧
力が加わり、前記ワイヤーとポンディングパッドとの接
着強度の劣化を防ぐことができる。
ィングパッドを上記方法によって凹状に形成することに
より、キャピラリの片当りをなくし、ワイヤーに十分圧
力が加わり、前記ワイヤーとポンディングパッドとの接
着強度の劣化を防ぐことができる。
次に本発明の実施例について説明する。第１図は本実施
例の厚膜集積回路の部分平面図、第２図は第１図のＸ−
Ｙにおける断面図である。先ず、図のように、セラミッ
ク基板１上に下層の配線層２を形成する。次に、ポンデ
ィングパッド５が形成される位置に絶縁層３によってス
ルーホール４を形成する。この工程は、他の導体パター
ン間を接続するスルーホールと同時に形成できるので有
効な方法である。この後、スルーホール４上にポンディ
ングパッド５を形成する。
例の厚膜集積回路の部分平面図、第２図は第１図のＸ−
Ｙにおける断面図である。先ず、図のように、セラミッ
ク基板１上に下層の配線層２を形成する。次に、ポンデ
ィングパッド５が形成される位置に絶縁層３によってス
ルーホール４を形成する。この工程は、他の導体パター
ン間を接続するスルーホールと同時に形成できるので有
効な方法である。この後、スルーホール４上にポンディ
ングパッド５を形成する。
以上のように製造された厚膜集積回路は、ワイヤーボン
ディングの際、ワイヤーに十分圧力が加わり１ワイヤー
の接着強度の劣化を防ぐことができる。
ディングの際、ワイヤーに十分圧力が加わり１ワイヤー
の接着強度の劣化を防ぐことができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す部分平面図で、第２図
は、そのＸ−Ｙにおける断面図である。 なお図において、１・・・・・・セラミック基板、２・
・・・・・下層の配線層、３・・・・・・絶縁層、４・
・・・・・スルーホール、５・・・・・・ボンディング
パット、６・・・・・・マウントランド、である。
は、そのＸ−Ｙにおける断面図である。 なお図において、１・・・・・・セラミック基板、２・
・・・・・下層の配線層、３・・・・・・絶縁層、４・
・・・・・スルーホール、５・・・・・・ボンディング
パット、６・・・・・・マウントランド、である。
Claims (1)
- セラミック基板上に形成された厚膜ば路に半導体ペレッ
トが搭載され、前記厚膜回路の導体部と前記半導体ペレ
ットがワイヤーで接続される厚膜集積回路において、前
記ワイヤーが接線される厚膜上のポンディングパッドを
スルーホール上に形成することにより、前記ボンディン
グパラ３ドが凹状に形成されていることを特徴とする厚
膜集積回路０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084341A JPS58201335A (ja) | 1982-05-19 | 1982-05-19 | 厚膜集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084341A JPS58201335A (ja) | 1982-05-19 | 1982-05-19 | 厚膜集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58201335A true JPS58201335A (ja) | 1983-11-24 |
Family
ID=13827800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57084341A Pending JPS58201335A (ja) | 1982-05-19 | 1982-05-19 | 厚膜集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201335A (ja) |
-
1982
- 1982-05-19 JP JP57084341A patent/JPS58201335A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| JP3638771B2 (ja) | 半導体装置 | |
| JP2002368390A (ja) | 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法 | |
| JPS6139741B2 (ja) | ||
| US20020096750A1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| US6612024B1 (en) | Method of mounting a device to a mounting substrate | |
| KR20000053570A (ko) | 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치 | |
| JPS58201335A (ja) | 厚膜集積回路 | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| KR100771674B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3646056B2 (ja) | フリップチップ実装方法 | |
| JPH04242942A (ja) | 半導体装置 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP3272889B2 (ja) | 半導体装置の製造方法 | |
| JP2001291729A (ja) | 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ | |
| JP2000243871A (ja) | 回路基板 | |
| JPH05145002A (ja) | 半導体装置 | |
| KR0169818B1 (ko) | 반도체 소자의 마이크로 범프 제조방법 | |
| JP3339808B2 (ja) | 半導体装置の製造方法及び半導体装置製造用マスク | |
| JPH033292A (ja) | 回路基板及びそれを用いたイメージセンサ | |
| JP2001358252A (ja) | 半導体装置 | |
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
| JP2003309353A (ja) | 電子回路ユニット |