JPS58201443A

JPS58201443A - 同期網ル−プ接続方式

Info

Publication number: JPS58201443A
Application number: JP57084633A
Authority: JP
Inventors: Tsunehisa Sukai; 須貝　恒久
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1982-05-19
Filing date: 1982-05-19
Publication date: 1983-11-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の対象本発明は、同期網ループ接続方式に関し、特に通信網を
広域に接続した場合に、誤同期をなくシ１伝送能率の低
下を極小にして練り１１正を可能にし、信頼性を向上さ
せる同期網ループ接続方式に関す６・従来技術ディジタル伝送方式で公衆通信網あるいＦｉ栴円内通信
網構成する場合、伝送チャネルを伝送フレームのスロッ
トによって与える方法と、呼の先着順によって与える方
法とがある。また、ディジタル伝送方式により通信網を
＃Ｉ成する場合、何等かの方法で符号同期を行う必要が
ある・従来は、符号同期をとるため、符号系列に規則部
分を付加することにより行っていた。しかし、これらの
規則性は、伝送される情報シンボルには無関係に行われ
るものであって、これらの規則性による符号系列と情報
シンボルとの間に符号距離をもた姥る必要があるため、
冗長性が大きくなるという欠点がある。　また、このよ
うな符号化法は、情報シンボルのｍｓ位置を示すことか
知られているが（Ｃ１０符号等）、これによって・訂正
を行うに祉伝送能率を手分以下に下げる必要がある。

さらに、通信可能な領域を拡大するには、上記の回線網
の接続を行う必臀が、あるが従来のデイジタル伝送方式
では、１線網を接続することによ抄伝送品質の低下を生
ずることになる。

そこで、本発明者は、本願に先立ち、送信側で代数的な
符号化の一方法である自己訂正符号化の法則で割算を行
い、受信される符号が同じ法則にしたがって作成されて
いることを上記ｔ’ＪＩＪ　ｈ法で確認する方法と、そ
れを用いて同期化を行う方法岬を提穿した（特Ｉｔ（Ｉ
Ｔｆｊ　５７−４６０１８号ｒ　ｙ　Ｌ、　−ムｌｌＪ
期方式」特願昭５７−４６０１９号「ループ伝送方式」
。

特願昭５７−５４４−３４号「非同期接続方式」等を参
照）。

発明の目的本発明の目的は、従来の欠点を改善するため、通ｈ’ｌ
網の広域、な接続を行う際に、験同期をなくし、伝送能
率の低下を極小にして誤り訂正を行うことにより、信頼
度を上げることができる同期網ループ接続方式を提供ぐ
ることにある。

弁明の総括的なｄ）ヱ明上記目的を速成するため、本発明の同期Ｉ１４ループ接
続方式は、各々一定長の伝送７レームを共有し、複数個
の伝送リンクによって閉回路を形成する２つの回線網を
１点で結合し、かつこの点で各伝送フレーム系列を同期
させ、上記各回線網上の端局においで、送ｆゴ側で代数
的な法則にしたがい情報シンボルに操作を加えて伝送フ
レームを構成し、受信働１で上記代数的法則に合虻して
いることｔ検出するレジスタの出力によって受信側のク
ロック位相を設定し、情報シンボルの−りを訂正するこ
とを特徴とする。

発明の実施例仔）同期方法第１図は送信側における生成多項式による割算Ｖ路の論
理図である。

符号１ＳＶｉ、その生成多項式ｇ　ｆＸ）によって、任
意の情報シンボルを係数に龜ち、度数が（Ｋ−１）、な
いしそれ以下の多項式をＷｌｌＩ算することにより作成
される。　いま、符号語を構成する各ビットの論［錬を
成分とするベクトルを考えて、これを符号ペタトルと呼
ぶ。　一般に、符号ベクトルは与克られたに個の情報シ
ンボルと、それにｈ＜　ｎ−Ｋ（ｌのチェック・シンボ
ルからなるようにｍｓされる。このチェック・シンボル
が自己訂正符号に該当するものである。

上記のような符号化法の中に巡回符号と呼ばれるものを
得る方法があり、次のような手順で算出する。

イマ、ｆ（１００ヲ、Ｘ”　”、　Ｘ”　ｓ、　−−−
Ｘ″−１を含むＫ個の％Ｍが任意の情報ビットであって
、かつ迫−により小さい度数の係数が０であるような多
項式であるとする。これは、最初のｈ・−に個の成分が
０で、これに続くに個の成分が任意の情報ビットからな
るベクトルに対応する。このような多項式ｆｏ（イ）を
生成多項式ｇ（Ｘ）で割算すると、次の関係式が成立す
る。

ｆｏＯＯ−ｇ（Ｘ）ｑ（Ｘ）十ｒｃＯ１０，α）上記（
１）式においてｒ　ＯＯけｇｏＯの度数であるｎ　−ｇ
より小さい度数をもっている。

したがって、上記α）式から次式が導かｔｌる。

ｆ（，００−ｒｃＸ）　−ｇ（Ｘｉ　ｑｃｌＮ　　　　
　　　　−・・Ｏ上記ｅ）式でｆ。（Ｘ）−ｒ（Ｘ）を
代表とする剰余類（ｆ、（イ）−ｒ（Ｘ））は、符号ベ
クトルである。ｒ（イ）Ｆｉｎ−ｉｃより小さい者数を
もつから、ｎ　−Ｋあるいはそれ以上の度数のすべての
項は０である。しかし、ｔｏ（１）のｎ−により小さい
ｔｔ　ｍのすべての項は０であるから、ｆ、（、Ｘｌ　
−ｒ　（Ｘ）の高い度数の項は与えられた情報ビットで
あり、低いｌ＃数の項は情報ビットで定まるチェック・
ピントの−ｒ（Ｘ）である。このような結合された符号
ベクトルは、第１図に示す回路により作ることができる
。ｆｆｊｘＪの生成多項式ｇｏｏによる割体が、第１図
に示されている。

Ｋ個の市度数係数である情報ビットと、ｎ　　Ｋ個Ｊ）
低度数係数として０をもつ多項式ｆ、［有］は、最後の
係数がシフト・レジスタの低度数の位置にジアドされる
まで高度数係数から先にシフト大刀される。情報シンボ
ルに対してに個および低度数のＯに対してｎ　−Ｋ個の
金相゛Ω（１ｔのシフトを行う必要がある０第１図では
ｆ。Ｄｏ　−ｑｏ＋ｑ１＋　ｑ、Ｘ”＋　−−−ｑｎＸ
″　を　ｇｏｏ−ｇｏ＋ｇ、Ｘ＋　ｇ２Ｘ”−＋−−−
−ｇｒｌ　、Ｘ”で割算する動作が示されており、出力
は最初の入力シンボルがシフト・レジスタの最後の段に
到着する最初のｎシフトに対してＯである。次に、最初
のＯでない出力が現われる。これは、’ｉｌｌ’ｎ−１
で、商の最初の係数である。割る式の各係数ｇｉに対し
多項式ｑｉｇ（Ｘ）が被除数から差し！［かれなければ
ならないのでこれを第１図のフィードバック１１路によ
り行う。全部でｎ回シフ）を行った後、完成した商が出
力に現われる。そして、残◆ｒＯＯがシフト・レジスタ
に含まれる。　残余ｒＱＱは、チェツタ・ビットに負号
を付加したものであるから、これらチェック・ビットは
（ｒｏｏｏ）ノミ度１１位置の０に代入され、符号ベク
トルが形成されるものである。

送信は、次のようにして行われる。すなわち、先ずに個
の情報シンボルを第１図のデバイスにシフト入力すると
ともに、これと並行して通信チャネルに送信する。　Ｋ
ｌｌの情報シンボルがシフト・レジスタに入力され終る
と同時に、レジスタのｎ−に個のビットＶ！残余を保持
することになる。

これは、チェック・シンボルに負号を付加した１のであ
る。　次に、シフト・レジスタのフィードバッタ回路を
切替−路（ロ）で切断して、シフト・レジスタの内容ｔ
シフト出力する。このと自シフト・レジスタを出力する
ビットを転極しながら、切替回路ピ）の１および２の接
点のうあ２を通って通信チャネルに送信する。これらの
ｎ−に個のチェック・シンボルは、ＫＭのｍ報シンボル
とともに符号ベクトルを完成する。　なお、回路３は１
始め符号と軽り符号の送口−艷である。

第２図は、本発明の実施例を示す受信側１路のブロック
図である。

受信側において、第１図に示した方法で送信された符号
ベクトルが入力すると、この符号は生成多項式ｇ（Ｘ］
で割り切れることになる。復号器は、９！倍した１号を
蓄えておくバッファ・レジスタ７と、受イ」符号を１！
（Ａで１１１　Ｊｌするシフト・レジスタ番を具備する
。そして、割算の残余の各ビットがすべてＯになれば、
誤りなく符号ペクシルを受信で自たことになり、これを
検出することによに伝送フレームの受ｆｄ同期をとるこ
とができる。

第２図において、シフト・レジスタ４は第１図のメモリ
・デバイスｒ　−’　ｒ　　　　および係数デバ０　　
　　！１−鳳−ｌイス−ｇ０〜ｇ−１等を有しており、受（ｄ端子に）か
ら入力される符号を割算する。同時に、受信符号はバッ
ファ・レジスタ７に入力され、一時蓄積される。　検ａ
ｉ回路５は、シフト・レジスタ本の各ビットがすべてＯ
になることを検出してクロツタ発生器６に信号を送出す
る。多相クロック発生器６は、受ｒＪ　８　＊、ｉ理回
トの多相クロックを作るため、ビット・クロック端子け
）力・らクロックが供給されることにより動作する。　
１子（ト）からのクロツタは、第２図のその他のブロッ
クにも供給され、これにより各１作を行う。　検出回路
５の出力６Ｆ−）は、シフト・レジスタ４の各ビットか
Ｏとなフたと禽に発生し、これにより多相り；】ツク発
生器６をりセットする。　多相クロック発生器６がリセ
ットされることにより、バッファ・レジスタ７の各シン
ボルｔ・ら−ａＷす回路（’Ｊ）　を介して出力きれる
タイ主ングを適正にするように、多相タロツクの位相が
設定さ１しる。そして、出力蝙子レノには、伝送フレー
ムの各スロット・タイムにおいて、それに対応するフレ
ームの構成ビットの内容が読出される・リセット・パル
スは、受信符号のフレームごとに発生することになるが
、もし談りが発生すれば当然リセット・パルスも発生し
ない。しかし、多相クロック発生器６に供給されるクロ
ックは、このリセット・パルスには無関係であるとする
と、直、（Ｉの伝送フレームを受信したときのリセット
・パルスで多相クコツクの位相が合っていれば、現在の
７レームでリセットが打われなくても、正しい位相の多
相りｐツタが得られる。　リセット・パルスがなくても
多相夕四ツクは発生するが決してリセット・パルスが不
要というわけではなく、このリセット・パルスがなけれ
ば当然受信符号の７レームに同期できなくなるため、や
け沙伝送フレームが正しく受信されたときには多相クロ
ック発生器６をリセットする必要がある。

伝送フレ・−ムを構成している符号は、生成多項式ｇ（
Ｘ）でｌＰ］り切れる。　伝送フレームは、このような
符号によって満たされ２）フィールドで占められている
０符号が釣り切れた時点で、第２図のすセット線（イ）
により受信側の多相クロック発生器６をリセットし、受
信側で正常な動作位相を保持する。　ところで、伝送７
レームは伝送休止時間をおかずに連続して伝送されてく
る。このよう′ｌｋ杖態にむいてｌビットが発生し、シ
フト・レジスタ４で作られた割算の残余が正常のタイミ
ングにおいてＯにならなかった場合においては、次の伝
送フレームが正しく伝送されてきてもやけ抄割算の残余
が０にはならない。し念がって、このようなことが起ら
ないようにするには、伝送フレームの符号ベクトル以外
のフィールドに伝送フレームの始め、および終りを示す
特定符号構成のファンクション・フィールドを設ける必
要がある。すなわち、第１図の送信側に、切替回路（ハ
）および始め終り符号送出回路５を設け、切替回路ピ）
（ロ）が復旧して入力端子に次の情報ビットが出現する
前に、切替回路（ハ）を１から２に転Ｗ°シて、送出回
路３から終り符号に続いて始め符号を送信した後、元の
状態に復帰する。　受信側では、この紅り、および始め
符号が抄出された直径゛から生成多項式ｇ００に符号を
検出する回路を設ける必要があり、第２図のシフト・レ
ジスタ８がこの役目を果している。

シフト・レジスタ８は、受信端子（３）から入力した符
号をシフトしながら受信し、各ビットの論理値で作られ
る符号構成が上記の終りと始めの７アンタシ曹ン符号構
成であるときリセット出力をシフト・レジスタ４に送）
割算回路の残余レジスタを９−にツトする。　始め、終
り符号を設けてこれを受信側で検出する方法は従来から
行われて−るが、本発明では、これにより直ちに多相タ
田ツタ回路６をリセットすることなく、さらに符号ベタ
トルの検出を行った上で多相りｐツク回路６をリセット
するのである。

なお、第２図のシフト・レジスタ８を用いずに、残余レ
ジスタをリセットするには、伝送７レーム長に等しいス
ペース時間を設けることが必要であるが、辷れは伝送能
率の損失が大きいので望ましくない、すなわち、ある伝
送フレームの終りと次の伝送７レームの始め符号の間に
は、長いスペースの休止時間を置かないようにすべきで
ある。

（ｎ訂正方法第３図は、本発明に用いられる談）訂ｉＥ回路のプリッ
タ図であり、第４図は本発明の実施例を示す同期および
岨ビット訂正・並列実行回路のブロック図である。

いま、符号ベクトル（ｆ（Ｘｉ）が送信されたとする。

　このとき課りが発生し、受信側では符号ベクトルより
もｙ（１だけ興なる符号が受信されたものとすると、ｌ
ｌ（Ｘｉが鯨抄パターンである。　そして受信符号をｇ
ｏｏでｍ算することによってｌＩやパターンも割算され
るが、この割算をパリティ・チェックと呼ぶことにする
。　パリティ・チェックの結果が残余Ｒ（Ｘ）であると
すれば、次式が成立するＯＥＯＯ−ｇ（Ｘ）Ｓ（Ｘ）十Ｒ（Ｘ）　　　　　　　　
・・−６）残余Ｒ（Ｘ）にＸ　を乗じてｇ（Ｘ）で割算
すると次のように表すことがで自る。

Ｘ’Ｒ（Ｘ）　−ｇｏｏ　８□ＣＯ＋　Ｒ１（Ｘ）　　
　　　　　−・−４）上記Ｏ）式と（イ））式から次式
が導かれる。

Ｘ　１（Ｘ）−Ｒ，Ｄｏ−Ｘ　ｇ（Ｘ）　８（Ｘ）＋　
ｔ（Ａ　８．００　−・−５）上記の）式け（ｘ、ｍ（
１）−Ｒ１（１））が符号ベクトルであることｔ、ｖ＜
Ｌ、カッ（ＸｉｌＣＸ））　ト（Ｒ１（ＸＩ）カ同り剰
余額に含まれるはずである。

＃ｌ＃）の訂正は、上記の）式の左辺を実行するもので
あり、幀３図に示す回路を用いて実施される。

第３図において、９は第１図に示すメモリ・デバイス（
ｒ−ｒ）およびその周辺デバイス・　　　　　ｎ−に−
１かもなる回路を有するシフト・レジスタであり、その内
容はＲ１（Ｘ）である。

に）は、通信チャネルの受信端子で、符号受信中は、切
替回路（ロ）を閉じ、切替回路に）を開放する。

パリティ・チェックは、受信符号ベクトル全体にわたっ
て符号化のときに用いたＳ算回路９により計算される。

　　同時に、受信ＩＶ号ベタトルはバッファｌＯに記録
される。

パリティ・チふツクに受信符号ベクトルの受信完了と同
時に経了し、次に、上記ｂ）式による訂正を行うために
切替回路（嗜を開放し、切替回路（→を閉じる。

シフト・レジスタ９け、順次ジアドされて、１つのシン
ボルが続出きれると同時に、バッファ１０からも１つの
シンボルが続出され６゜この過程は繰り返見されて、１抄があるステップでは、
バッファ１０の出力シンビルからシフト・レジスタ９の
出力シンボルを演算器１１で引置算することにより腔り
が訂正される。　　（へ）は、この訂正出力を得る端子
である。

腔りパターンの最も起りおい形としては、バースト詐り
がある。

このバースト誤りのパターンは（Ｘ’ＢＯＯ）のように
表される。　　したがって、このときの受信符号１ｔ（
ｆ（Ｘ）＋ＸｊＢＯＯ）トナル。

ｆ（Ｘ）＋ＸｊＢ（Ｘ）をｇ（Ｘ）で割算することによ
り受信側のパリティ・チェックが行われ、その残金が保
持される。

残余がＯであれば符号飴が正しく受信されているか、０
でなければ枦り情報を含んでいることになる〇ここで、（ｆｏｏ）ｔ−ｊ符号ベクトルであるから、ｆ
ｏｏＦｉ厘（１）で割り切れる。　したがって、パリテ
ィ・チェックの残余は、ＸｊＢ（Ｘ）をｚｃ）Ｏで割っ
たものに等しい。

いま、ＸｊＢ■が次式で表されるものとするＯＸｊｌ１
００＝ｇｌＸ）８（Ｘ）＋Ｒ（Ｘｉ　　　　　　　・・
・６）ここで、Ｒｏｏは菖■の度数ｎ−により小さい度
数をもっている。

前記（３〜（６で説明した練り訂正方法と第３図の回路
は、上記ＸｊＢ　ｃ）Ｏを決定するものである。

前記ら）式において、（Ｅ（ＸＩ）−（ＸｊＢ（Ｘ））
とし、またｉ　−ｎ　−ｊであるとすると、次式が導か
れる。

Ｘ’ＲＣＸ）　−Ｘ’“ｊＢ閃−ｘ　ｉ　、■Ｓｍ−（
Ｘ”−１）ｊ３ｔＸ）−Ｘ　ｇ（イ）ｓｏｏ＋ｎｃｘ　
　　・・・σ）ここで、Ｘ”−１はｇｏｏで割り切れる
ものであり、Ｂ（Ｘｌがｇ（Ｎの度数ｎ−によりも小さ
い度数をもつ場合には、Ｂ（Ｘ）はＸｌ）ｔ（Ｘ）をｇ
（Ｘ）で割算したと真の残余でなければならない。この
ことから、上記（→。

（５）式の操作は、Ｂ（Ｘｉを削除することに外ならな
いＯなお、Ｂ（Ｘ）の度数がｎ−によりも大きくなった
場合には、誤り訂正能力の限界を越えるので、他の手段
によって訂正を行うことになる。

第２図は受信側で７レ一ム同期を行う回路であり、ｆｇ
３図は受信側で枳り訂正を行う回路である。

これらを用いて同期と誤り訂正が可能な回路を作るため
には、第２図の回路を改良する必要がある。

第２図のシフト・レジスタ養は、第３図のシフト・レジ
スタ９に対応し、第２図のバッファ・レジスタ７は、第
３図のバッファ・レジスタ１０に対応する。したがって
、嬉２しＱを訂正可能な回路に改良するには、バッファ
　レジスタ７の出力側で第３図に示す回路方式を採用す
る必要がある◎しかし、このままの状紬では、復号中に
第２図の受信端子に）から引１■受信することが不可能
となる。そこで、第２ｖのシフト・レジスタ４を２（一
般けて、一方は第２図の状態を保持するが、他方は第３
図の目的にしたがって、誤り訂正を行えばよい。すなわ
ち、第２図の多相クロツタ発生回路６からの多相クロッ
クによりバッファ・レジスタ７に符号をセット完了する
タイミンダでシフト・レジスタ牛の内容を、他方のシフ
ト・レジスタ９に転写シ５、以後、第３図に示す読り訂
正を行えばよい。

同期と腔ビットの訂正を同時に行う回路を、第４図に示
す。この回路は同順用シフト・レジスタ１４と、その出
力が０になったことを検出する同期検出回路ｉ１３と、
同期検出回路１３の出力によってリセットされる多相タ
ロツク発生回路１６と、製り訂正用シフト・レジスタ１
１と、受信符号を入力するバッファ・レジスタ１２と、
多相クロツタによりシフトされるシフト・レジスタ１７
と、リセット回路１６とから構成さねている。

受信端子に）に入力された１フレームの符号が同期用シ
フト・レジスタ１４およびバッファ・レジスタ１２に入
力されると、シフト・レジスタ１４は入力符号をｇ（Ｘ
）でｍｌして残余を出力する。シフ）・レジスタ１４の
出力が０になったことを同期検出回路１３により検出す
ると、その出力で多相クロック発生回路１６をリセット
する。多相タロツク発生回路１６から１フレームの符号
が終了する時刻を円くすクロックが出されると、同期用
シフト・レジスタ１４の内容をこれと同−一理構成のシ
フト・レジスタ１１に転写し、以後、バッファーレジス
タ１２から出力される受信符号を訂正して次段のバッフ
ァ・レジスタ１７にｂａする。

引続いて受１暮される伝送フレームの割算を実行するに
は、シフト・レジスタ１４．の残余はクリアされている
必要があるので、リセット回路１５の出カイｄ＠をリセ
ット線を介してシフト・レジスタ１４に送出する。

伝送フレームの５「望のタイム・スロットにおける情報
の抽出、および１１ｉ！端末への送信は、訂正後のデー
タ、つまりバッファ・レジスタ１７の出力−で多相クロ
ックの指示により行われる。第４図のＲは支１η載置で
あり、′８は送信装置である。

バッファ・レジスタ１７カ、ら受４１装ｆ［ＩＲへの転
送は、−環ゲート１．２．３に通し、多相タロツク出力
とのアンドをとって送出する。また、送信装置ｇからバ
ッファ・レジスタ１７の次に位置する伝送系への送信は
、論理ゲー）４，５．６を通し、多相クリック出力との
アンドをとってバッファ・レジスタ１７に出力し、そこ
に一時紀憧した後、ソノ内容を１ビツトずつシフトさせ
、伝送系（イ）に１ビツトずつ転送する。なお、論理ゲ
ー）１，２゜３に加えられるクロックは、これに対応す
る論理ゲート牛、５．６に加えられるタロツクよりも、
ｌステップだけ先に出現されるように、多相タロツタ発
生回路１６を物成する必要がある。

以上の説明では、フレーム伝送における験りビットの自
己訂正を行う場合であったが、情報処理システム等で用
いられる外部記憶製置への書込み。

続出しにも適用することができ、書込みと読出［に符号
化と訂正をそれぞれ対応させることにより、外部記憶１
曾の信頼度を向上きせることか可能である。

第５図、第０図および第７図は、いずれも本発明の一］
算回路の動作原理を説明する図であり、第６図は任意の
多項式を特宙多項式により割算する回路、第６図は２元
からなるフィールド上での割算回路の具体例、ｔｓ７図
は第６図の割算を罎算で行う場合をそれぞれ示す。

いｔ、ｇ（Ｘ）−ｇｏ十ｇ１Ｘ＋　　−−−＋ｇｒＸｒ
テＬ（Ｘ）−〜土岐、Ｘ十・・・＋ｄＸ″　を割る回路
を作ると、第６図に示すようになる。

高度１項から順に入力して、レジスタ２９にｘｒ項、順
次ｘｒ１項・・・レジスタ２２にＸ項、レジスタ２１に
０項を格納する。記録デバイスは、最初Ｏにしなければ
ならない。最初の入力シンピルがシフト・レジスタの最
後の段に到着する＃Ｉ初のｒシフトに対して出力け０で
ある。その次に、最初の０でない出力が現れる。これは
、ａ！１ｇｒ　　であって商の最初の４ｆＬ数である。

　割る式の各係数ｇ１に対し多項式ｑ１ｇ（Ｘ）がり除
数から差し引かれなければならない。　これは、Ｉｓ５
図の帰遭結線により行われる。全８１５でｎ１シフトを
打つ先後、完成した商が出力に現れ、残余がシフ）・レ
ジスタに残る。

第６図は、２元からなるフィールドの上でｇ（１）−１
＋Ｘ”＋　Ｘ”＋　Ｘ’＋　Ｘ＠　　によって入力多項
式を割算する回路である−ここで、Ｘ’＋　Ｘ’＋　Ｘ
’＋Ｘ”＋　１−ｃ　ｘ’＋　ｘ”＋−ｘｌｏ＋Ｘ’＋
　Ｘ’−１−Ｘ”＋　Ｘ　＋　１を割るときにけ、第７
図に示すような輪算を行って商を求めるが、この方法と
第６図の動作とを比較すれば、説明し易い。ただ、算７
図の筆算の場合には、高度１瑣が左他にあるのに対し、
ｐ、６図のシフト・レジスタ３トづ６では高度１項が右
側にある。

第６図において、最初の６１のシフトは、第７図との対
応紙分がない。６シフトの後のシフ）・レジスタ３１〜
３６の内容ＬＬ　’１第°７ｖのＡの部分と一蚊する。

　最初の係裔／は、最初の商シンボルであり、かつ７シ
７トの後の出力でもある。フィードバックは、Ｂとマー
クされた多項式と次段に下げられたＣに対応する入力に
一致する。７番目のシフトの後、シフト・レジスタの内
容はＤとマークされた多項式に一致する。フィードバッ
クは、次段に下げられたＦに一致し、ｙは入力と同じで
慶）る。そして８番目のシフトの後、シフト・レジスタ
の内容はＧに一致する。この処理は１４回シフトまで続
けられ、そのとき被除数の各係数に対しシフト・レジス
タは商を保持してお秒、商係数が出力される。

（ハ）伝送系第８図は、本発明を用いる伝送系の榊成因である。　本
発明が適用される伝送系では、第８図に示すような閉回
路の伝送リンクを流れる符号形式が一宗長の伝送７レー
ムの繰り返しからなり、各フレームは前述したように代
数的な法則にしたが、つた符号１１ｆｔにより構成され
る。　伝送系の７−ドである各端局またはシステムのう
ち、局４１は交換機能を有し、端末局装置４２〜４４Ｆ
ｉ端末デバイスを接続し、処理装置４５は情報処理また
は検案処理をも′い、交換局牛６ｔｉ伝送網のサブシス
テムとなるループ状伝送絹βと上記伝送網αとの間σ）
交換機能を有する。ループ状伝送路αに接続される各７
−ドは、伝送フレームを共有し、伝送網αを巡ＩＩｄす
る。なお、発着呼処理機４ｏは、交換局４１に直接交換
情報を転送する。伝送フレームの情報シンボル部分け３
部力４ら構成され、第１部は一般情報、＠２部は通話情
報、さらに第３部は発着呼情報である。α網の交換８４
１および発着呼処理ｌｌＡ４０以外のノード局に対して
は、時分割スロットが配分されており、＠１部と第２部
はそれぞれ交換局４１により処理され、第３部は発着呼
処理機４０で処理される。

ループ網におψてに、一般に交換局４１と発着呼処理機
４０以外のノード燭−１−一の伝送処理機能を備える必
要がある。

第９図は、第８図の各ノード局の伝送処理機能のブロッ
ク図である。

第９図に４５いて、受信部５２は上位局からの信号を受
信Ｊる回線終端器５９の受信部分であり、マスク・クロ
ック源５０は電圧制御によって基本周波数の自動ｌｌ！
飯が可能である。サンプル値データ系５１は、受イｄ部
５２で受信されるスクランプリンダされたベースバンド
信号よりよく知られた信ｅｍｍ方法によってビット・ク
ロックのタイミング情報を検出するもので、そのビット
・クロックにより動作して、タイミング情報が０になる
方向に制御する電圧をマスタ・クロックに、６０の発振
周波数制御端子に加える。ベクトル回路６番は、マスク
・クロック源５０からのビット・りはツタにより動作し
、第４図の誤り訂正シフＦ・レジスタ１１、バッファ・
レジスタ１２、同期検出回路１３および同期用シフト・
レジスタ１４から構成されて−る。　受信部５２の出力
は、回路５３によってデスクランプリングされてベクト
ル回路５４に入力され、前述したように代数的な符号化
の法則にしたがった符号語であるか否かを検査し、その
結果を第４図の鋏り訂正シフト・レジスタ１１に保存す
る。　第９図のベクトル回路５４の出力Ｈ１ｌＩ４図の
バッファ・レジスタ１７の内容により誤り訂正された符
号語であって、これは次段の送受信回路５５に人力され
る。送受信回路６５は、伝送系と装置間の符号のバッフ
ァを行うもので、第４図のバッファ・レジスタ１７とそ
の内容を制御するクロック回路１６によって構成されて
いる。

送受信＠路６５の出力は、下位局へ送信される伝送７レ
ームの情報シンボル部分を形成するもので、この伝送７
レームは割算回路６６により作成される◎　割算回路５
６は、第１図の構成と同一である・ｊ１１図の割算回Ｍ
５６の入力端子には、送受信μ路５６からの出力が接続
され、情報シンボルが転送されてくる以前のクロックを
、第４図のりｐツタ回路１６から受けて情報送信が行わ
れる。

すなわち、始め終り送信回ｗＩ３から終し゛符号に続い
て始め符号が第１図の切替回路（ハ）のメイク接点２か
も出力側に転送され、ブレーク接点１に戻ると、次に切
替回路ビ）のブレーク接点１を通って入力端子から情報
シンボルが出力側に転送もれ、伝送路に送信されると同
時に、レジスタｒ、〜”ｎ−に−１で上記符号西作成の
ための処理を行う・情報シンメル蔽了のクロックを、第
４図のクロック回路１６から受けることにより、切１ｔ
１ｇ回路←）はメーク接点２に接続され、同時に切点（
ロ）が切１１Ｔすれることによってレジスタｒ０〜ｒｎ
−に−１から符号―とするためのチェツタ・シンボルが
送信される。

ループ網に接続さ１する端末、すなわち第８図の端末４
３において、第４図のクロック回路１６から自己のタイ
ムスロットのタイミングが示されることにより、伝送フ
レームの１１．算２および第３部における端末４３の情
報シンボルが第９ｗＪの受信レジスタ６３，６４．６５
に対して送受信回路５５から転送されると同時に、送受
信回路６ろのこのタイムスロットに相当する部分を端末
４３の送信情報シンボルによって更新する。端末４３の
送信情報シンボルは、第４図のクロック回路１６により
第９図の送信レジスタ６０．６１．６２から送受信回路
６５に転送される。１組をなす送信レジスタと受信レジ
スタ６０と６３．６１と６４、および６２と６６は、そ
れぞれ伝送フレームの第１、第２および第３部の端末４
３用スロツトにおいて、転送を行う。

ループ網αが構内網として南いもれる場合には、他の伝
送網と接続された他の伝送チャネルがこの構内網に接続
される。　　　゛第８図では、端末４２にお１ρて他の伝送網４丁と接続
されている。端末４２を介してＤ　Ｄ　Ｘ　Ｉｆ！！　
４７と接続される場合には、端末４２におけるノード伝
送機能からＤＤＸ網のアダプタに接続されるＯ第１０図
は、第６図の端末とＤＤＸ網の接続状態を示す図である
。

第１０図のＤＯＥ７０ＦｉＤＤＸ網＠線の終端器であり
、ＤＤＸ７１はＤＤＸｍ回線と構内網端末との間の論理
的なインタフェース機能をもつアダプタである。　アダ
プタ７１への入出力線は、端末４２のノード伝送機能回
路に接続されてお抄、第９図のマスタ・クロックｆｉ５
０と送１、受信レジスタ６０〜５０にそれぞれ論理的に
接続される。

この場合、受（Ｕレジスタ６４は、通常、通話情報のみ
を扱うが、構内回線網において、受信レジスタ６４を他
の目的に使用する場合には、アダプタ７１に接続された
受信レジスタ６４で対応した情報の授受を行うことかで
奮る。すなわち、ＤＤＸ網は電動を取り扱わないため、
第２部の通話情報を取９扱う受信レジスタ６牛との結合
関係が問題となる。　構内回線網に外部からの回線を接
続しない場合には、第８図の端末４２は独自のクロック
源によって動作し、クロック主局となる。構内回線網を
ディジタルな通信回線、例えばＤＤＸ網の回線と接続す
る場合には、構内回線網とＤＤＸ回線を非同期の形で接
続する必望けない。しかし、構内回線網はＤＤＸ回鞄に
同期する必要がある。

第１０図において、ＤＤＸの人出力線のうちのタイミン
グ・クロック信号線は、構内回線網をＤＤＸ回線に同期
させるためのクロックを供給するもので、この信号Ｖｉ
端末４２においてクロック源として使用され、ざらに他
の端局４３．４４は端末４２にタイミングを合わせる。

１末４２を含めた各ノードの伝送処理機能は、第９図に
示されているが、あるノードがクロック同期の上でどの
位置にあるかによ＃）詳ｍけ異なってくる。

構内回線網の各ノードの伝送処理機能におけるクロック
同期方法は、次の３檀類である。第１は、タイミング！
ｌｉ’Ｈの上でクロック主局に対し、木の枝の形で接続
される場合で、第９図にお−でマスク・クロック源５０
に電圧制御発振器を含み、サンプル値データ系５１の出
力線は遅延調部ｉＤ（［１終端器５９内）への接続でな
く、電圧制御発振ＩＩ（マスタ・クロック［５０内）に
！ｉ！紋をとる。　第２は、タイミング接続の上で、ク
ロック主局において外部から回線が接続されな一場合で
あり、したがってマスク・クロック［５０は独立となっ
て、１１９図に示すように、］’）ＤＸ網からの接続お
よびサンプル値データ系５１から電圧制御発振器への接
続に、いずれも行われない。ただ、ループ＃？続の最Ｖ
ノード４４からの伝送符号の受信タイミングを自動１０
るために、サンプル値データ系６１で行われる受信ベー
ス・バンド信号に信号処理を行い、タイミング情報を抽
出した出力によって遅延回路Ｄ（回線終端器６９内）の
遅延量を自ＩＩＩ］１１１整する等の方法をとる必要が
ある。

次に、第８は、タイミング接続の上で、クロック主局に
おいて外部網とディジタル的に接続される場合である。

このともには、第９図において、マスク・クロックｉｌ
ｌ！５０に対してＤＤＸ網からクロックが供給されるが
、サンプル値データ系５１から電圧制御発振器への接続
は行われず、遅延回路Ｄ（回線終端器５９内）への接続
のみが行われる。したがって、マスク・クロック源５０
は、ＤＤＸ網からのクロックにより動作するクロック発
生器となる。　本発明では、第１と第３の場合が利用さ
れる。

なお、第９図の遅延回路りの遅延量を自動調整する方法
は、接続リンク数が少ない場合は簡略化できる。すなわ
ち、第９図のサンプル値データ系５１から遅延回路りへ
の接続は行わずに、遅延量′ＰＪＤの遅延量をあらかじ
め固定的にＡ盤しておくことができる。

第８図において、ループ状の回線網を接続する場合、回
線網αとβの関係は交換局４６において行う。　この場
合σ）タイミング情報の流れは、ＤＤＸｍ４７からαの
各リンク、ノードＯｌ’換１ｍ４６）およびβの各リン
クからなる木の技の関係にある要素によって伝達さｔＬ
る。先ず、第８図のノードＯにおける機能について述べ
る。伝送ループαを流れる伝送フレームにおいては、ル
ープＣ上に接続されたノードに与えられるスロット止、
ノードＣに結合された他の伝送ループβ上に接続される
ノードに与えられたスロットからなるフィールドがある
。

第１１図は、回線網の結合点ノードにおける内部構成を
示す図である。

マスク・クロック源８０、サンプル値データ系７０１回
線終端器８７、および受信部７１け、いずれへ第９図の
ものと同一＠能を有し、マスタ・タロツク源８０からの
２つの出力線１．２はそれぞれベクトル回路７δ、送受
信回路７６、割算回路７’ｌよびベクトル回路７２、送
受信回路７３、割′ｈ１路７４に対し動作クロックを供
給する。これらのタロツクの１波数比は、αおよびβル
ープの伝送フレームの各々糺ビット数の比に略し−。

この場合、両伝送フレームの時間長を皓しくする。

受信レジスタ８１．　、６２　、８３および送信レジス
タ８４．８ｅ’ｌ、８６は、αループおよびβループに
より共用されるものであるが、βループの送゛受倍回路
７６＆−とっては、受信レジスタ８１，８２゜８３が第
９図のｆＳ受信回路５５に対する送信レジスタ６０，６
１．６３の役割をもっことになり、送信レジスタ８４．
８５．８６が受信レジスタ６３゜６４．６５の役桐をも
っことになる。送受信回路７６と７３ｔ−ｊ、第４図の
バッファ・レジスタ１７をもつが、その容欺けそれぞれ
βループとαループの伝送７レームのビット数に等しく
なる。そして、送受信回路７６の容置は、送信レジスタ
８４゜８５、および受信レジスタ８１．８２のビット数
に等しくなるが、αループ側の送受信η１１路７３の容
ｋＦｉ送信レジスタ８４，８５．８６および受信レジス
タ８１，８２．８３のビット数よりもかなり大きくなる
。送受信回路７６に関する（送と、送受信回路７３に関
する転送のタイミングが一致しないようにするには、各
々に備えている多相クロック回路１６（第４図）の動作
位相を調整する。

このためには、βループ側の送受信回路７６において、
第４目の多相クロック回路１６のリセット線を同期検出
回路１３の出方からでなく、αループ側の送受信回配７
３における多相クロック回路１６の特定相出力に接続す
る。

ループ状の同−網でｔｌ、一般にループ上に麹ｒ個の端
末が接読されるが、第８図のβルーズの場合、ノードＣ
の他にたな１つの端局のみ接続される場合もある。これ
は、βループを＋＊ｔする２つの伝送リンクによりとり
方向と下り方向の伝送を行う双方同伝送回−にもなる場
合であり、この双方向伝送回−を専＃１′ｒ１話回線で
構成することにょ染檎内綱を同一企業の異なる地域の事
業所との通信等に利用できる。この事業所においても、
同じようにループ網を有し、これと連結する場合には、
第１１図におけるαループとβループの接続に似慶！！
！続開−が起ることになるか、この場合にもこの事業所
の網αループのクロックを専用電話回線の受信側からタ
イミング情報を受信して同期させることとなる。

１１１１２図は、専、用電話回線とループ網との結合点
の端傘における％能物成凶であり、第１３図は、専用電
話回線を介して２つのループ網が結合される場合の系統
トである。

繭１３図において、専用電話回線で構成されたβループ
とα′ループとの接続点をノードＩとすると、ノードＥ
の伝送処理機能は、第１２図に示すようになし、縁続点
Ｃの機能が鮪１１図に示すよようになる。

第１２図では、マスク・クロック源８９、サンプル値デ
ータ系７９、同一終端器８８および受信部７８は、軛９
図のマスタ・タロツタ源６０、サンプル値データ系５１
、同一終端器５９および受信部５２にそれぞれ相当する
機能を有している。

α、β、ａの各ループにおけるフレックの同期関係は、
αに主局があり、そのタイミング情報が７−ドＣにおい
て、つまり第１１図のすンブル値データ糸７０、マスタ
・クロック源８０等によやβループに中継され、１ｇｌ
酬終端器８８、サンプル髄データ、１％７９で同期がと
られる。しかし、この機能は変＆に器（モデム）で行わ
れ０こととなり、そして自動調整の必要′はない。βル
ープのりｐツタ・タイミングは、第１３図のノードＥで
中継される。すなわち、第１２図のβループ側のタイミ
ング機能のマスタ・り、ロック＃８９、すンプル値デー
タ系７９によりα′ループが駆動され、サンプル値デー
タ系７０によって回線終端１１８７の伝送遅延がｉｍ製
されて同期がとられる。αループには、αループのよう
に交換局を置くことが可能であり、はソ独自の伝送フレ
ーム榊成が可能であるが、この伝送７レームの一部スロ
ットはβループ用であり、’ループにおける伝送フレー
ムでもβループ側のスロットがある。これらスロットの
使用についてＦｉ）交換情報のあり方と交換局での扱い
方をＷ＆走することにより方法が明確にされる０次に、
フレーム同期の伝達については、粕１３図のノード０１
つまり第１１図の線（イ）が＃１４にの多相ターツク回
路１６のリセットｍにＩＮＬ、αループとβループのフ
レームの位相関係を設宇する亀のであ抄、また糖１３図
のノード１１つまり第１２図のＷａＳ＞が同じ方法でβ
ループとαループの７レームの位相関係ｔｔｖ宏するも
のである・発明の詳細な説明したように、本発明によれば、２以上のａ線間を
それぞれ１点で結合して、通信網の広竣な綻統を行う場
合、を同期をなくシ、伝送能事の低下を極小にして験り
訂正を行うことにより、信頼度を向上することが可能で
ある。

【図面の簡単な説明】

第１図は送信観におけるｍ算１跡Ｖ島理ダ、館２図は本
発明に用いるフレーム同ｖ！ａ路のブロック図、第３図
は本発明に用いるｌ！！り訂正回路のブロック図、鮎４
図は本発明の実ＩＩ５飼を示す自己訂正回路のブロック
図、給５図、＠６図および第〒１はいずれも本発明の１
ｌｉｌｙ回路の創作説明図、館、８図は本発明を適用す
るループ伝送系の榊成図、第９図Ｖｉ第８図の各端末の
ブロック図、ｐ１０図は第８図のＤＤＩＩ！との挾続状
態同、＃！１１図は回線網相互の結合点の端末にｊＪけ
る伝送機能ブロック図、第１２図は専用電話回線とルー
プ網との結合点の端末における伝送機能ブロック図、第
１ｓ図は専用電話回線を介して２つのループ網を結合す
ると食の系統図である。３二始め終り符号送出回路、４．８，９ニジ７ト・レジ
スタ、５：検出回！、６．１６Ｆ多相タロツク発生回路
、７．１０，１２，１７：バツ７ア・レジスタ、１１１
ＷＩ４委訂正シフト・レジスタ、１３：同期検出ηｄ路
、１４二同期用シフト・レジスタ、１５：リセット囲動
、２１〜３６：シフト・レジスタをなすレジスタ、４２
〜４４＋端末、４７　ｒ　ＤＤＸ網、５０，８０．８９
：　Ｙス＃　・りｏ７り源、５１，７０．７９：タイミ
ング情報検出回路、５２．７１．７８：受信部、５３：
デスタランプリンメ回路、５４　、７２　、７７　；ヘ
クトル回路、δ５　、７３　。７６８髪受信回路、５６，７４，７５：割算回路、５７
冨スタランブリング１１路、５８，５９，８７，８８；
終端Ｖ路、４０：発着粁処理機、！１，４６：交換屑、
６０〜６２．８４〜８６：送信レジスタ、６３〜６５゜
８１〜８３：受信レジスタ、７０：ＤＤＸ回線終端器、
７１：アダプタ。第ａ　ｔｚ：Ｊ４７第９図

Claims

【特許請求の範囲】

各々あらかじめ宗めた長さの伝送フレームを共有し、複
数個の伝送リンクにより閉回路を形成する２つの回線網
を１点で結合し、かつ上記１点で各伝送フレーム系列を
同期させ、上記各回線網上の端局においては、送信側で
代数的な法則にしたがい情報シンボルに操作を加えて伝
送フレームを構成し、受信側で上記代数的法則に合致し
ていることを検出するレジスタの出力により受信側のり
四ツク位相を設定し、かつ情報シンボルの誤りを訂正す
ることを特徴とする同期網ループ接続方式〇