JPS58204531A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58204531A JPS58204531A JP57088552A JP8855282A JPS58204531A JP S58204531 A JPS58204531 A JP S58204531A JP 57088552 A JP57088552 A JP 57088552A JP 8855282 A JP8855282 A JP 8855282A JP S58204531 A JPS58204531 A JP S58204531A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- silicon
- substrate
- layer
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に関し、特に高融点金
属であるモリブデン(Mo ) 、タングステン(W)
、またはバナジウム(V)等の硅化物とシリコン半導体
基板(以下単にシリコン基板という)とのオーミック接
触を実現する方法の改良に関する。
属であるモリブデン(Mo ) 、タングステン(W)
、またはバナジウム(V)等の硅化物とシリコン半導体
基板(以下単にシリコン基板という)とのオーミック接
触を実現する方法の改良に関する。
〔発明の技術的背景およびその問題点〕近年、多結晶シ
リコンのゲート電極を有する半導体装置に代わって高融
点金属であるモリブデン、タングステン、あるいはバナ
ジウム等の硅化物をゲート電極とした半導体装量が台頭
しつつある。
リコンのゲート電極を有する半導体装置に代わって高融
点金属であるモリブデン、タングステン、あるいはバナ
ジウム等の硅化物をゲート電極とした半導体装量が台頭
しつつある。
これは、上記高融点金属の硅化物が多結晶シリコンと比
べて約1桁以上抵抗が低く、かつ硅化物であることから
後の酸化その他の熱処理工程においても安定であるため
である。
べて約1桁以上抵抗が低く、かつ硅化物であることから
後の酸化その他の熱処理工程においても安定であるため
である。
ところで、例えばフリップフロップのように1つのMO
S−FETのゲートと他のMOS−FETのソースまた
はドレインとを電気的に結合する場合にもこの配線材料
として良導電性材料である上記モリブデン硅化物やタン
グステン硅化物を用いることが好ましいが、これには通
常法のような不都合が生じる。すなわち、これらモリブ
デン硅化物やタングステン硅化物を上記各電極間の配線
材料として用いると、900℃〜1000°Cの高温で
熱処理を施した場合に、予め砒素、燐、あるいは硼素等
の不純物がイオン注入されたシリコン基板のシリコン表
面層からモリブデン硅化物やタングステン硅化物中へ上
記砒素、燐、あるいは硼素が拡散してシリコン表面層の
電気的活性な不純物の濃度が低下したり、またモリブデ
ン硅化物やタングステン硅化物とシリコンとの間に酸素
などが析出してこの界面に絶縁性障壁が形成されたりす
ることにより、これら硅化物とシリコン基板との接触部
でオーミック接触抵抗が増大して不導通状態になり易く
なる。
S−FETのゲートと他のMOS−FETのソースまた
はドレインとを電気的に結合する場合にもこの配線材料
として良導電性材料である上記モリブデン硅化物やタン
グステン硅化物を用いることが好ましいが、これには通
常法のような不都合が生じる。すなわち、これらモリブ
デン硅化物やタングステン硅化物を上記各電極間の配線
材料として用いると、900℃〜1000°Cの高温で
熱処理を施した場合に、予め砒素、燐、あるいは硼素等
の不純物がイオン注入されたシリコン基板のシリコン表
面層からモリブデン硅化物やタングステン硅化物中へ上
記砒素、燐、あるいは硼素が拡散してシリコン表面層の
電気的活性な不純物の濃度が低下したり、またモリブデ
ン硅化物やタングステン硅化物とシリコンとの間に酸素
などが析出してこの界面に絶縁性障壁が形成されたりす
ることにより、これら硅化物とシリコン基板との接触部
でオーミック接触抵抗が増大して不導通状態になり易く
なる。
そこで従来に、例えば燐がイオン注入されたシリコン基
板にモリブデン−7937合金膜を被着する際、更に燐
を混入して一旦熱処理を施すことにより界面近傍のシリ
コン層の燐濃度を高め、この後上述した高温による熱処
理を施しても上記シリコン層の電気的活性が維持できる
ようにするなどして前記不都合に対処していた。ただし
この方法は、上記モリブデン−シリコン合金膜の被着時
にホスフィン(PH3)という有毒ガスを用いるため危
険性が高く、また燐を混入したモリブデン−シリコン合
金膜は含有燐濃度が高いため熱処理工程後にモリブデン
硅化物層の機械的強度が劣化してしまう等々の不都合を
も併せもつ。
板にモリブデン−7937合金膜を被着する際、更に燐
を混入して一旦熱処理を施すことにより界面近傍のシリ
コン層の燐濃度を高め、この後上述した高温による熱処
理を施しても上記シリコン層の電気的活性が維持できる
ようにするなどして前記不都合に対処していた。ただし
この方法は、上記モリブデン−シリコン合金膜の被着時
にホスフィン(PH3)という有毒ガスを用いるため危
険性が高く、また燐を混入したモリブデン−シリコン合
金膜は含有燐濃度が高いため熱処理工程後にモリブデン
硅化物層の機械的強度が劣化してしまう等々の不都合を
も併せもつ。
この発明は上記実情に鑑みてなされたものであり、モリ
ブデン、タングステン、あるいu バナジウム等の高融
点金属の硅化物とシリコン基板との良好なオーミック接
触を、危険性あるいは機械的強度の劣化を伴わずに実現
し得る半導体装置の製遣方法を提供することを目的とす
る。
ブデン、タングステン、あるいu バナジウム等の高融
点金属の硅化物とシリコン基板との良好なオーミック接
触を、危険性あるいは機械的強度の劣化を伴わずに実現
し得る半導体装置の製遣方法を提供することを目的とす
る。
すなわちこの発明は、基本的に
1)、シリコン基板への砒素、燐、あるいは硼素等の不
純物の導入。
純物の導入。
2)、シリコン成分の多いモリブデン−シリコン合金膜
、タングステン−シリコン合金膜、あるいはバナジウム
−シリコン合金膜等の合金膜の上記シリコン基板への被
着。
、タングステン−シリコン合金膜、あるいはバナジウム
−シリコン合金膜等の合金膜の上記シリコン基板への被
着。
3)、加湿雰囲気中での熱処理。
という3段階の工程によって、シリコン基板の不純物注
入層の電気的活性化、高融点金属硅化物層とシリコン基
板との安定な低抵抗接触−1上記高融点金属硅化物自体
の低抵抗化、並びに上記高融点金属硅化物上での安定な
絶縁性酸化膜の形成を行なうものである。これによって
危険性は回避され、また上記高融点金属硅化物層の熱処
理後の機械的強度も保障される。
入層の電気的活性化、高融点金属硅化物層とシリコン基
板との安定な低抵抗接触−1上記高融点金属硅化物自体
の低抵抗化、並びに上記高融点金属硅化物上での安定な
絶縁性酸化膜の形成を行なうものである。これによって
危険性は回避され、また上記高融点金属硅化物層の熱処
理後の機械的強度も保障される。
はじめにこの発明の原理について説明する。
予め砒素、燐、あるいは硼素等の不純物がイオン注入さ
れたシリコン基板にモリブデン−シリコン合金、タング
ステン−シリコン合金、あるいはバナジウム−シリコン
合金等の合金膜を被着して高温加熱処理を施した場合に
、シリコン表面層から高融点金属硅化物中へ砒素、燐、
あるいは硼素等が拡散してシリコン表面層の電気的活性
な不純物の濃度が低下することは前述した通りであるが
、実際にこの濃度低下の原動力となるのは接触界面での
不純物濃度勾配の大きさである。すなわち、濃度勾配が
大きい程界面近傍のシリコン層の不純物濃度低下は大き
い。
れたシリコン基板にモリブデン−シリコン合金、タング
ステン−シリコン合金、あるいはバナジウム−シリコン
合金等の合金膜を被着して高温加熱処理を施した場合に
、シリコン表面層から高融点金属硅化物中へ砒素、燐、
あるいは硼素等が拡散してシリコン表面層の電気的活性
な不純物の濃度が低下することは前述した通りであるが
、実際にこの濃度低下の原動力となるのは接触界面での
不純物濃度勾配の大きさである。すなわち、濃度勾配が
大きい程界面近傍のシリコン層の不純物濃度低下は大き
い。
ところで、上述した従来の半導体装置における不純物濃
度の低下は、上記高融点金属硅化物中での拡散係数が大
きい砒素、燐、あるいは硼素等の不純物が該高融点金属
硅化物上から蒸発していくことによって起こるものであ
り、前記熱処理に伴って上記不純物がシリコン中から高
融点金属硅化物中に拡散し、さらに該硅化物上から蒸発
する。
度の低下は、上記高融点金属硅化物中での拡散係数が大
きい砒素、燐、あるいは硼素等の不純物が該高融点金属
硅化物上から蒸発していくことによって起こるものであ
り、前記熱処理に伴って上記不純物がシリコン中から高
融点金属硅化物中に拡散し、さらに該硅化物上から蒸発
する。
したがって、上記高融点金属硅化物上に適宜に酸化膜を
形成すればこのような不純物の蒸発を阻止することがで
き、ひいては高融点金属硅化物中の不純物濃度を高めて
駅硅化物とシリコンとの界面での不純物濃度勾配を小さ
くすることができる。
形成すればこのような不純物の蒸発を阻止することがで
き、ひいては高融点金属硅化物中の不純物濃度を高めて
駅硅化物とシリコンとの界面での不純物濃度勾配を小さ
くすることができる。
また、シリコン基板の上記不純物注入直後におけるシリ
コン層は表面が非晶質層であり、合金膜の被着後は熱処
理により界面で容易に反応が起こる、しかも上記不純物
注入直後の不純物分布はその最大濃度も太きい。したが
って、不純物注入直後のシリコン基板に前述した合金膜
を被着して加湿雰囲気の中で熱処理を施せば、高融点金
属硅化物表面に上述した酸化膜が形成されるとと本に、
該酸化された硅化物とシリコンとの界面が該硅化物自体
の組成比を保持しながらシリコン基板側へ移動するもの
であり、この移動速度すなわち酸化速度をシリコン中圧
おける不純物の拡散速度より速めることによりこの不純
物を上記界面からシリコン基板側へ掃き出し、上記界面
付近のシリコン層中の不純物濃度を低抵抗接触(2X
IO−’Ωd以下)の得られる濃度(10”cm−”以
上、)に保つことかで111 きる、 なお、モリブデン硅化物、タングステン硅化物、あるい
はバナジウム硅化物等の高融点金属硅化物は加湿雰囲気
中においても十分に結晶粒成長が起こることからこれら
硅化物自体も低抵抗化が図られる。またシリコン基板に
被着する合金膜の平均組成をシリコン過剰としておくこ
とにより、具体的には高融点金属−シリコン合金膜の平
均組成比をM(、Six 、 W Six 、あるいは
VSixとして2く、x<2.3程度にしておくことに
より、この硅化物表面に形成される前記熱酸化膜をより
安定なものとすることができる。しかもこの酸化Mn、
前記不純物の外部への蒸発を阻止するだけでなく、電極
間絶縁膜としても利用される。
コン層は表面が非晶質層であり、合金膜の被着後は熱処
理により界面で容易に反応が起こる、しかも上記不純物
注入直後の不純物分布はその最大濃度も太きい。したが
って、不純物注入直後のシリコン基板に前述した合金膜
を被着して加湿雰囲気の中で熱処理を施せば、高融点金
属硅化物表面に上述した酸化膜が形成されるとと本に、
該酸化された硅化物とシリコンとの界面が該硅化物自体
の組成比を保持しながらシリコン基板側へ移動するもの
であり、この移動速度すなわち酸化速度をシリコン中圧
おける不純物の拡散速度より速めることによりこの不純
物を上記界面からシリコン基板側へ掃き出し、上記界面
付近のシリコン層中の不純物濃度を低抵抗接触(2X
IO−’Ωd以下)の得られる濃度(10”cm−”以
上、)に保つことかで111 きる、 なお、モリブデン硅化物、タングステン硅化物、あるい
はバナジウム硅化物等の高融点金属硅化物は加湿雰囲気
中においても十分に結晶粒成長が起こることからこれら
硅化物自体も低抵抗化が図られる。またシリコン基板に
被着する合金膜の平均組成をシリコン過剰としておくこ
とにより、具体的には高融点金属−シリコン合金膜の平
均組成比をM(、Six 、 W Six 、あるいは
VSixとして2く、x<2.3程度にしておくことに
より、この硅化物表面に形成される前記熱酸化膜をより
安定なものとすることができる。しかもこの酸化Mn、
前記不純物の外部への蒸発を阻止するだけでなく、電極
間絶縁膜としても利用される。
以下、上述した原理に基づくこの発明にかかる半導体装
置の製造方法を添附図面に示す実施例にしたがって詳細
に説明する。
置の製造方法を添附図面に示す実施例にしたがって詳細
に説明する。
第1図および第2図はこの発明にかかる製造方法により
製造される半導体装置の一部断面を模式的に示すもので
あり、特に第1図は熱処理を施す1ゝ11 以前の段階における半導:□□体装置の構造、また第2
図は熱処理を施した後の上記半導体装置の構造をそれぞ
れ示す。これら第1図および第2図を参照してこの発明
にかかる半導体装置の製造方法の一実施例を説明する。
製造される半導体装置の一部断面を模式的に示すもので
あり、特に第1図は熱処理を施す1ゝ11 以前の段階における半導:□□体装置の構造、また第2
図は熱処理を施した後の上記半導体装置の構造をそれぞ
れ示す。これら第1図および第2図を参照してこの発明
にかかる半導体装置の製造方法の一実施例を説明する。
、ただし下記の1)〜4)、はこの製造方法の施行順番
に対応する。
に対応する。
l)、シリコン基板1上の配線所望部を除く部位に選択
的にシリコン酸化膜2を形成する(第1図参照)。
的にシリコン酸化膜2を形成する(第1図参照)。
2)1次に、シリコン基板1の露出部(上記配線所望部
)にイオン注入法を用いてN型不純物である砒素、燐、
あるいはP型不純物である硼素等の不純物を適宜導入し
、不純物注入層3を形成する(第1図参照)。
)にイオン注入法を用いてN型不純物である砒素、燐、
あるいはP型不純物である硼素等の不純物を適宜導入し
、不純物注入層3を形成する(第1図参照)。
3)、これら形成したシリコン酸化M2および不純物注
入層3の表面にスパッタ法または2元蒸着法を用いてモ
リブデン−シリコン合金、タングステ7一シ17コン合
金、;bるいはバナジウム−シリコン合金等の高融点金
属′−シリコン合金膜4を被着する(第1図参照)。た
だしこれら高融点金属−シリコン合金の平均組成比を、
先の原理で説明したようにM。Six 、 W Six
、あるいi′1Vsixとして2 < x < 2.3
程度ニシリコン過剰にしておく。
入層3の表面にスパッタ法または2元蒸着法を用いてモ
リブデン−シリコン合金、タングステ7一シ17コン合
金、;bるいはバナジウム−シリコン合金等の高融点金
属′−シリコン合金膜4を被着する(第1図参照)。た
だしこれら高融点金属−シリコン合金の平均組成比を、
先の原理で説明したようにM。Six 、 W Six
、あるいi′1Vsixとして2 < x < 2.3
程度ニシリコン過剰にしておく。
4)、上記1)、〜3ルにて形成した半導体装置を加湿
雰囲気の中で熱処理する。ただしこの際、先の原理で説
明したように該熱処理による酸化速度をシリコン中の不
純物注入層3(熱処理により第2図に示す不純物拡散層
5となる)における前記不純物の拡散速度よp速めるよ
う制御する。これにより、第2図に示すようにモリブデ
ン硅化物、タングステン硅化物、あるいはバナジウム硅
化物等の高融点金属硅化物層6が形成されるとともにこ
の表面に熱酸化膜7が形成され、さ−らに上記高融点金
属硅化物層6と不純物拡散層5との界面がシリコン基板
1側に移動する。なお、この界面の移動量すなわちこの
界面の上記熱酸化M7表面からの深さは熱処理時間によ
ジ制御される。
雰囲気の中で熱処理する。ただしこの際、先の原理で説
明したように該熱処理による酸化速度をシリコン中の不
純物注入層3(熱処理により第2図に示す不純物拡散層
5となる)における前記不純物の拡散速度よp速めるよ
う制御する。これにより、第2図に示すようにモリブデ
ン硅化物、タングステン硅化物、あるいはバナジウム硅
化物等の高融点金属硅化物層6が形成されるとともにこ
の表面に熱酸化膜7が形成され、さ−らに上記高融点金
属硅化物層6と不純物拡散層5との界面がシリコン基板
1側に移動する。なお、この界面の移動量すなわちこの
界面の上記熱酸化M7表面からの深さは熱処理時間によ
ジ制御される。
以上1)、〜4)、の工程を経て製造された半導体装t
Vi、前述したように不純物の蒸発を有効に防止すると
ともに該不純物をシリコン基板1側に掃き出すことがで
きることから上記高融点金属硅化物層6とシリコン基板
1との界面近傍における不鈍物濃度勾配が小さくなると
ともに上記界面近くのシリコン層近傍に不純物の高濃度
層が形成され、したがってこれら高融点金属硅化物層6
とシリコン基板1との間で電気的に非常に安定した低抵
抗接触が得られる。また、上記高融点金属硅化物層6が
加湿雰囲気中においても十分に結晶粒成長を遂けること
がら該硅化物層6自体が低抵抗化されること本前述した
通りであり、さらにこの硅化物層6には過分な不純物が
含まれないことからこの硅化物層6の機械的強度が劣化
することもない。
Vi、前述したように不純物の蒸発を有効に防止すると
ともに該不純物をシリコン基板1側に掃き出すことがで
きることから上記高融点金属硅化物層6とシリコン基板
1との界面近傍における不鈍物濃度勾配が小さくなると
ともに上記界面近くのシリコン層近傍に不純物の高濃度
層が形成され、したがってこれら高融点金属硅化物層6
とシリコン基板1との間で電気的に非常に安定した低抵
抗接触が得られる。また、上記高融点金属硅化物層6が
加湿雰囲気中においても十分に結晶粒成長を遂けること
がら該硅化物層6自体が低抵抗化されること本前述した
通りであり、さらにこの硅化物層6には過分な不純物が
含まれないことからこの硅化物層6の機械的強度が劣化
することもない。
なお、上記実施例ではシリコン基板1に不純物を導入す
る際にイオン注入法を用いるとしたが、他に例えば熱拡
散法を用いても上述同様の効果が得られるものである。
る際にイオン注入法を用いるとしたが、他に例えば熱拡
散法を用いても上述同様の効果が得られるものである。
〔発明の効果〕 □
1:
以上説明したように、この発明にかかる半導体装置の製
造方法によれば、何ら危険性あるいは機械的強度の劣化
を伴うことなく高融点金属硅化物とシリコン基板との良
好なオーミック接触を実現することができる。これによ
り、良導電性材料である上記高融点金属硅化物を種々配
線材料として安易に用いることができ、半導体装置の大
幅な品質向上を図ることができる、
造方法によれば、何ら危険性あるいは機械的強度の劣化
を伴うことなく高融点金属硅化物とシリコン基板との良
好なオーミック接触を実現することができる。これによ
り、良導電性材料である上記高融点金属硅化物を種々配
線材料として安易に用いることができ、半導体装置の大
幅な品質向上を図ることができる、
第1図および第2図はこの発明にかかる製造方法により
製造される半導体装置の一部断面を示す模式図であって
第1図は熱処理を施す以前の構造を示す因、第2図は熱
処理を施した後の構造を示す図である。 1・−シリコン基板、2,7・・シリコン酸化膜、3・
・不純物導入層、4・・高融点金属−シリコン合金膜、
5−不純物拡散層、6・・高融点金属硅化物層 代理人弁−士 木 村 高 久
製造される半導体装置の一部断面を示す模式図であって
第1図は熱処理を施す以前の構造を示す因、第2図は熱
処理を施した後の構造を示す図である。 1・−シリコン基板、2,7・・シリコン酸化膜、3・
・不純物導入層、4・・高融点金属−シリコン合金膜、
5−不純物拡散層、6・・高融点金属硅化物層 代理人弁−士 木 村 高 久
Claims (3)
- (1) シリコン半導体基板にイオン注入法または熱
拡散法を用いて不純物を導入した後この上面に高融点金
属−シリコン合金を被着し、これを前記不純物の拡散速
度を超える酸化速度で酸化する半導体装置の製造方法8 - (2)前記高融点金属−シリコ/合金は、モリプデ”
’) コア 合金’E * uタングステン−シリコン
合金またはバナジウム−シリコン合金である特許請求の
範囲第(1)項記載の半導体装置の製造方法。 - (3)前記高融点金属−シリコン合金は、シリコン成分
の過剰なモリブデン−シリコン合金またはタングステン
ーンリコン合金またはバナジウムーンリコン合金である
特許請求の範囲第(1)項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088552A JPS58204531A (ja) | 1982-05-25 | 1982-05-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088552A JPS58204531A (ja) | 1982-05-25 | 1982-05-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58204531A true JPS58204531A (ja) | 1983-11-29 |
Family
ID=13946022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57088552A Pending JPS58204531A (ja) | 1982-05-25 | 1982-05-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204531A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437012A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor integrated circuit |
| JP2012089807A (ja) * | 2010-10-22 | 2012-05-10 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
-
1982
- 1982-05-25 JP JP57088552A patent/JPS58204531A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437012A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor integrated circuit |
| JP2012089807A (ja) * | 2010-10-22 | 2012-05-10 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0470779B2 (ja) | ||
| JPH0523055B2 (ja) | ||
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| JP3953696B2 (ja) | 半導体装置の製造方法 | |
| JP2841386B2 (ja) | 半導体装置およびその製造方法 | |
| KR100478680B1 (ko) | 반도체장치의 제조방법 | |
| JPH06112146A (ja) | 拡散型シリコン素子基板の製造方法 | |
| JPS58204531A (ja) | 半導体装置の製造方法 | |
| JP3360945B2 (ja) | 電極構造及びその製造方法 | |
| JP2004039946A (ja) | 半導体装置の製造方法 | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JPH0230573B2 (ja) | ||
| JPS60198814A (ja) | 半導体装置の製造方法 | |
| KR0179100B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59110115A (ja) | 半導体装置の製造方法 | |
| JPS5935475A (ja) | 半導体装置の製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JP3958345B2 (ja) | 半導体装置の製造方法 | |
| JPH088205A (ja) | 半導体素子の製造方法 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JPS6241429B2 (ja) | ||
| JPH0349230A (ja) | 半導体装置とその製造方法 |