JPS58204790A - モ−タ制御方式 - Google Patents
モ−タ制御方式Info
- Publication number
- JPS58204790A JPS58204790A JP57088332A JP8833282A JPS58204790A JP S58204790 A JPS58204790 A JP S58204790A JP 57088332 A JP57088332 A JP 57088332A JP 8833282 A JP8833282 A JP 8833282A JP S58204790 A JPS58204790 A JP S58204790A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- motor
- speed
- motors
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P5/00—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors
- H02P5/46—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors for speed regulation of two or more dynamo-electric motors in relation to one another
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Motor And Converter Starters (AREA)
- Control Of Multiple Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電子計算機の入出力装置などに使用される複
数台の直流モータに共通の電源から駆動電流を効率的に
給′ｗＬ″ｆる七−夕制御方式に関する。
数台の直流モータに共通の電源から駆動電流を効率的に
給′ｗＬ″ｆる七−夕制御方式に関する。
第１図は磁気ティスフ装置を駆動するシステム構成の概
要を示−１１，第２図は磁気ティスフ装置の似Ｉｉ＆を
示す図、第３図は従来のモータ制御方式における速度と
モータの電流と各ｔｉｉ偽号の波形を示ｊ図、第４図は
２台のモータを運転する従来のモータ制御方式における
各モータの電流と電源からの１′流の波形を示す図であ
る。図において、】は磁気ディスク装置の電源装置、２
は磁気ディスク装置、３は磁気ディスク、４はモータ、
５はリード／ライト・ヘッドを示す。
要を示−１１，第２図は磁気ティスフ装置の似Ｉｉ＆を
示す図、第３図は従来のモータ制御方式における速度と
モータの電流と各ｔｉｉ偽号の波形を示ｊ図、第４図は
２台のモータを運転する従来のモータ制御方式における
各モータの電流と電源からの１′流の波形を示す図であ
る。図において、】は磁気ディスク装置の電源装置、２
は磁気ディスク装置、３は磁気ディスク、４はモータ、
５はリード／ライト・ヘッドを示す。
磁気ディスク装置は、ひとつの計算機システムに複数台
設置されるのが普通である。この場合。
設置されるのが普通である。この場合。
磁気ディスク装置のそれぞれに対して電源装置を用意し
てもよいが、何台かの磁気ディスク装置をまとめ、これ
らの磁気ディスク装置に対して１台の電源装置により給
電する方が電源装置の設置台数も少くなり経済上有利で
ある。
てもよいが、何台かの磁気ディスク装置をまとめ、これ
らの磁気ディスク装置に対して１台の電源装置により給
電する方が電源装置の設置台数も少くなり経済上有利で
ある。
第１図は１台の磁気ディスクｉｔ用電源装置】から２台
の磁気ディスク装置２へ給電する例を示すものである。
の磁気ディスク装置２へ給電する例を示すものである。
この場合の磁気ディスク装置用電源装置１は、２台のモ
ータ４に駆ｉ電流を供給しなければならないから、夫々
の磁気ディスク装置２に対して個別に′−電源装置設け
て１台のモータ４をＶ１動丁れはよい場合と比べると、
その容量は２倍のものか必要になる。磁気ディスク装置
２は第２図に示すように、磁性体を塗布し次何枚かの磁
気ディスク３をモータ４により回転させ、リート／ライ
ト・ヘッド５を用いてこの磁気ディスク３の表面に情報
を記録したり、読出したりしている。このモータ４け、
磁気ディスク３０回転数が所望の許容範ｄ内に保次れる
ように制御される。
ータ４に駆ｉ電流を供給しなければならないから、夫々
の磁気ディスク装置２に対して個別に′−電源装置設け
て１台のモータ４をＶ１動丁れはよい場合と比べると、
その容量は２倍のものか必要になる。磁気ディスク装置
２は第２図に示すように、磁性体を塗布し次何枚かの磁
気ディスク３をモータ４により回転させ、リート／ライ
ト・ヘッド５を用いてこの磁気ディスク３の表面に情報
を記録したり、読出したりしている。このモータ４け、
磁気ディスク３０回転数が所望の許容範ｄ内に保次れる
ように制御される。
モータ４の従来の制御方式を第３図を参照しつつ貌明す
る。モータ２を制御するために用いられる信号には、モ
ータの回転速度が足格速農に近い速度に達し友ことを知
らせる速度確立信号Ｓ Ｐ ＯＫ。
る。モータ２を制御するために用いられる信号には、モ
ータの回転速度が足格速農に近い速度に達し友ことを知
らせる速度確立信号Ｓ Ｐ ＯＫ。
所足角簾回転する毎に発生する速度検出パルスＩＬＰＬ
Ｙ、速度制御信号５ＯＴＬがある。まず１時点Ｔｏにお
いて電源が投入され石と速度制御イぎ−Ｈ５ＯＴＬが生
成されてモータに躯動亀流が供給され、モータか起動し
加速される。モータの回転速度が除々に上昇し１時点Ｔ
１において足格速度に近い速ｊｉＫ違すると速度確立信
号５ＰＯＫが生成ばれる。
Ｙ、速度制御信号５ＯＴＬがある。まず１時点Ｔｏにお
いて電源が投入され石と速度制御イぎ−Ｈ５ＯＴＬが生
成されてモータに躯動亀流が供給され、モータか起動し
加速される。モータの回転速度が除々に上昇し１時点Ｔ
１において足格速度に近い速ｊｉＫ違すると速度確立信
号５ＰＯＫが生成ばれる。
速度確立（ｉ−ｊｉｉ’５ＰＯＫが生成されるまでは、
連続し友達［ｆｂｌＪ御信号５ＯＴＬを生成して連続的
にモータに一流を供給し、速度確立ｍち一８ＰＯＫが生
成された彼は、速度検出パルスＲＰＬＳに基いて速度制
御ｆｆｆ号５ＯＴＬを生成し１間欠的にモータに一流を
供給する。したがってモータの回転速度は、実際には第
３図（ａｌの１点鎖線で示すように。
連続し友達［ｆｂｌＪ御信号５ＯＴＬを生成して連続的
にモータに一流を供給し、速度確立ｍち一８ＰＯＫが生
成された彼は、速度検出パルスＲＰＬＳに基いて速度制
御ｆｆｆ号５ＯＴＬを生成し１間欠的にモータに一流を
供給する。したがってモータの回転速度は、実際には第
３図（ａｌの１点鎖線で示すように。
速度制御値Ｍ Ｓ ＯＴ Ｌがハイレベルの時にけモー
タに電流が供給されるので加速されて上昇し、速度制御
イ′ｇ号５ＯＴＬかローレベルの時にはモータの電流が
しゃ断されるので減速されて低下し、第３図ｆａｔの爽
線を平均速度として上下に脈動する。
タに電流が供給されるので加速されて上昇し、速度制御
イ′ｇ号５ＯＴＬかローレベルの時にはモータの電流が
しゃ断されるので減速されて低下し、第３図ｆａｔの爽
線を平均速度として上下に脈動する。
このモータの（ロ）転速度の脈動幅は、磁気ディスク装
置にとって許容できる程度の幅になるように抑えられる
。このような制御方式を第１図のシステムに適用し九場
合の各モータ４の電流ＩＭｌ＃ ＩＭ２と磁気ディス
ク装置用篭源装激】から供給される電流ＩＭ８とを示し
たのか第４図である。この第４図から明らかなように＊
ｋｘｉ気ティスク装置用篭源装ｗ、】には、２台θ）七
−夕のいずれにも電流を供給しない期間１０．２台のモ
ータのいずれが一方〇モータに一流を供給−ｆる期間ｔ
、と２台のモータに′−流を供給するルｊ ｊｔｊ］
ｔｔがある。期ｉｉ４ ｔ、の電流値ＴＭ８Ｆｉ２台分
のモータのＮ ｆｆＬ １ｔｉＬ （ＩＭ１＋ＬＭ２Ｊ
ｒｃ ｔｘ ！／ 、 Ｌの電流を供給できる容量の
磁気ディスク４！置用電源装置１を用意しなけれはなら
ない。しかしながら、第４図（ｃｌから明らかなように
１期間ｔ、が全期間（ｔ・＋２ ｔｔ ＋ｔｖ ）に占
める割合は比較的小さく。
置にとって許容できる程度の幅になるように抑えられる
。このような制御方式を第１図のシステムに適用し九場
合の各モータ４の電流ＩＭｌ＃ ＩＭ２と磁気ディス
ク装置用篭源装激】から供給される電流ＩＭ８とを示し
たのか第４図である。この第４図から明らかなように＊
ｋｘｉ気ティスク装置用篭源装ｗ、】には、２台θ）七
−夕のいずれにも電流を供給しない期間１０．２台のモ
ータのいずれが一方〇モータに一流を供給−ｆる期間ｔ
、と２台のモータに′−流を供給するルｊ ｊｔｊ］
ｔｔがある。期ｉｉ４ ｔ、の電流値ＴＭ８Ｆｉ２台分
のモータのＮ ｆｆＬ １ｔｉＬ （ＩＭ１＋ＬＭ２Ｊ
ｒｃ ｔｘ ！／ 、 Ｌの電流を供給できる容量の
磁気ディスク４！置用電源装置１を用意しなけれはなら
ない。しかしながら、第４図（ｃｌから明らかなように
１期間ｔ、が全期間（ｔ・＋２ ｔｔ ＋ｔｖ ）に占
める割合は比較的小さく。
しかも電流を全く供給しない期間１．があることも考え
ると、磁気ディスク装置用電源装置は効率の悪い状態で
使用されることになる。
ると、磁気ディスク装置用電源装置は効率の悪い状態で
使用されることになる。
〔発明の目的〕
本発明は、上記の点に鑑み、複数台のモータを１台の１
に源装置により給電する場合において、電源Ｖｃｇｔの
オリ用効率を高めるモータの制御方式を提供することを
目的とするものである。
に源装置により給電する場合において、電源Ｖｃｇｔの
オリ用効率を高めるモータの制御方式を提供することを
目的とするものである。
そのために本発明のモータの制御方式は、複数（１５の
モータと、鈑七−夕の祁動電０１１；をオン・オフする
複数個のモータ・ドライブ回路と、該モータ・ドライブ
回路に制御イぎ号を供給する制御回路と。
モータと、鈑七−夕の祁動電０１１；をオン・オフする
複数個のモータ・ドライブ回路と、該モータ・ドライブ
回路に制御イぎ号を供給する制御回路と。
該制御回路の夫々に同期信号を供給する１個の同期信号
供給−路と、上記モータか一定角度回転する毎にパルス
を発生する複数個の速度検出回路とを備え、上記制御回
路は、上記速度検出回路からの上記パルスに基いて速度
制御ノ（ルスを生成し。
供給−路と、上記モータか一定角度回転する毎にパルス
を発生する複数個の速度検出回路とを備え、上記制御回
路は、上記速度検出回路からの上記パルスに基いて速度
制御ノ（ルスを生成し。
上記モータの起動時には上記同期信号供給回路から供給
される同期信号により割当てられ九時間だけ制御信号を
上記モータ・ドライブ回路に送り。
される同期信号により割当てられ九時間だけ制御信号を
上記モータ・ドライブ回路に送り。
上記モータの定常運転時には上記同期信号供給回路から
供給される同期信号により割当てられた時ｆｕｌｌのう
ち上記速度制御パルスの発生時のみ制御信号を上記モー
タ・ドライブ回路に送るように構成され、上配同期信ぢ
供給回路゛は、上記モータの定常運転時に生成される速
度制御パルスの周期と同じ周期で１絢期を上記複数個の
モータに対して吟分の時間を割当て且つ相互に時間的に
重ならない複数個の同期信号を生成し、該同期信号を上
記制御回路に分配するように構成されたことを特徴とす
るものである。
供給される同期信号により割当てられた時ｆｕｌｌのう
ち上記速度制御パルスの発生時のみ制御信号を上記モー
タ・ドライブ回路に送るように構成され、上配同期信ぢ
供給回路゛は、上記モータの定常運転時に生成される速
度制御パルスの周期と同じ周期で１絢期を上記複数個の
モータに対して吟分の時間を割当て且つ相互に時間的に
重ならない複数個の同期信号を生成し、該同期信号を上
記制御回路に分配するように構成されたことを特徴とす
るものである。
以下１本発明を図面を参照しつつ説明する。
第５図は本発ψ」に用いられるモータの制御系を示すブ
ロック図、第６図は本発明の１実施例を説明する回路図
、嬉７図は第６図の回路の動作を説明するための波形図
、第８図は第６図の回路を用いて２台のモータを運転す
る例を説明する回路図。
ロック図、第６図は本発明の１実施例を説明する回路図
、嬉７図は第６図の回路の動作を説明するための波形図
、第８図は第６図の回路を用いて２台のモータを運転す
る例を説明する回路図。
第９図及び第１０図は第８図の回路の動作を説明するた
めの波形図である１図において、６は回転位置検出手段
、７は波形成形回路、８は制御回路。
めの波形図である１図において、６は回転位置検出手段
、７は波形成形回路、８は制御回路。
９はモータ・ドライブ回路、１０は０８０ （発振回路
）、１１と１２はＦＦ（フリラグ・フロ、ノブ）。
）、１１と１２はＦＦ（フリラグ・フロ、ノブ）。
】３ｉｌｔｔｔ′＃ｘ回路、１４と１５Ｕ７ｙド−ゲー
ト。
ト。
１６と１７はオア・ゲート、１８と１９はインバータ、
ＴＢは端子台、８Ｗは切換スイッチ、５ＹＮ（Ｊは同期
信号、５ＰＯＫは速度確立イぎ甥、ＲＰＬＳは速度検出
パルス、５ＵＴＬ］は第１速度制御信号、 ５ＯＴＬ２
Ｆｉ第２速度制御（ｆ号を示す。
ＴＢは端子台、８Ｗは切換スイッチ、５ＹＮ（Ｊは同期
信号、５ＰＯＫは速度確立イぎ甥、ＲＰＬＳは速度検出
パルス、５ＵＴＬ］は第１速度制御信号、 ５ＯＴＬ２
Ｆｉ第２速度制御（ｆ号を示す。
第５図において１回□転位置検出手段６は回転部のＰｊ
′ｒ足位置か通過する１毎に検出１６号を出力するもの
で、出力された検出信号は波形整形回路７に送られて波
形整形され、速度検出パルス凡ＰＩ、８が生成される。
′ｒ足位置か通過する１毎に検出１６号を出力するもの
で、出力された検出信号は波形整形回路７に送られて波
形整形され、速度検出パルス凡ＰＩ、８が生成される。
生成された速度検出パルスＲ）’ＬＳけ波形整形回路７
から制御回路８に送られる。制御回路８では送られてき
た速度検出パルスＲＰＬＳに基いて第２速度制御信号８
０ＴＬ２を生成し。
から制御回路８に送られる。制御回路８では送られてき
た速度検出パルスＲＰＬＳに基いて第２速度制御信号８
０ＴＬ２を生成し。
モータ・ドライブ回路９を制御する。
第２速度制御信号５ＯＴＬ２を生成する具体的な本発明
の１実施例を第６図に示す。０８０１０の出力端子ＨＦ
ＦＩＩの入力端子に接続される。
の１実施例を第６図に示す。０８０１０の出力端子ＨＦ
ＦＩＩの入力端子に接続される。
ＦＦｌ０の前足出力端子Ｑは端子台ＴＢの端子人に接続
され、その否定出力端子Ｑは切換スイッチＳＷの可動接
点のａ側に接続される。切換スイッチ３Ｗの可動接点ｂ
Ｏ１！Ｉは端子台ＴＢの端子Ｂに接続され、固定接点は
アンド・ゲート１４の一方の入力端子とアンド・ゲー）
１５の一方の入力端子に接続される。速度確立信号５Ｐ
ＯＫはインバータ１８と１９の入力端子及びアンド・ゲ
ート】５の他方の入力端子に接続される。インバータ１
９の出力端子はアント・ゲー）１４の他方の入力端子に
接続される。インバータ１８の出力端子はオア・ゲート
１６の磁力の入力端子に接続される。
され、その否定出力端子Ｑは切換スイッチＳＷの可動接
点のａ側に接続される。切換スイッチ３Ｗの可動接点ｂ
Ｏ１！Ｉは端子台ＴＢの端子Ｂに接続され、固定接点は
アンド・ゲート１４の一方の入力端子とアンド・ゲー）
１５の一方の入力端子に接続される。速度確立信号５Ｐ
ＯＫはインバータ１８と１９の入力端子及びアンド・ゲ
ート】５の他方の入力端子に接続される。インバータ１
９の出力端子はアント・ゲー）１４の他方の入力端子に
接続される。インバータ１８の出力端子はオア・ゲート
１６の磁力の入力端子に接続される。
波形成形回路７によって生成され友達度検出パルス１−
ＬＰＬＳはＦＦ１２のセット端子と計数回路１３０入力
噌子に接続される。計数回路１３の出力端子ＦｉＦＦ１
２のリセット端子に接続される。ＦＦ】２の出力端子は
オア・ゲート１６の他方の入力端子に接続される。オア
・ゲート１６の出力端子はアンド・ゲート１５の第３の
入力端子に接続される。オア・ゲート１７の一方の入力
端子はアンド・ゲート１４の出力端子に接続され、他方
の入力端子はアンド・ゲート１５の出力端子に接続され
る。オア・ゲー）１７の出力は第２速度制御１８号８０
ＴＬ２としてモータ・ドライブ回路９に送られる。ＦＦ
ＩＩは０８（ＪＩＯの発振出力信号を分周して出力する
ものであり、その否定出力端子Ｑのイに号か同期信号８
ＹＮＯとして用いられる。
ＬＰＬＳはＦＦ１２のセット端子と計数回路１３０入力
噌子に接続される。計数回路１３の出力端子ＦｉＦＦ１
２のリセット端子に接続される。ＦＦ】２の出力端子は
オア・ゲート１６の他方の入力端子に接続される。オア
・ゲート１６の出力端子はアンド・ゲート１５の第３の
入力端子に接続される。オア・ゲート１７の一方の入力
端子はアンド・ゲート１４の出力端子に接続され、他方
の入力端子はアンド・ゲート１５の出力端子に接続され
る。オア・ゲー）１７の出力は第２速度制御１８号８０
ＴＬ２としてモータ・ドライブ回路９に送られる。ＦＦ
ＩＩは０８（ＪＩＯの発振出力信号を分周して出力する
ものであり、その否定出力端子Ｑのイに号か同期信号８
ＹＮＯとして用いられる。
ここでｌＷＩ期ＩＭ号８ＹＮＯの周波数は、モータが定
常の回転速度で運転されているときに生成される速度検
出パルスＲＰ Ｌ Ｓの周波数と同じ周波数になるよう
に選はれる。切換スイッチＳＷは、自己のＦ Ｆ ］
１の出力を同期信号とするときＫは５ｆ動接点ａ１４１
１に切り換えられ、りを部からの信号を同期信号とする
ときには可動接点す側に切り換えられる。速度確立信号
５ＰＯＫは、アンド・ゲート】４ヘインバ一ター９’ｌ
ｒ通して与えられ、アンド・ゲート１５にはダイレクト
に与えられているから。
常の回転速度で運転されているときに生成される速度検
出パルスＲＰ Ｌ Ｓの周波数と同じ周波数になるよう
に選はれる。切換スイッチＳＷは、自己のＦ Ｆ ］
１の出力を同期信号とするときＫは５ｆ動接点ａ１４１
１に切り換えられ、りを部からの信号を同期信号とする
ときには可動接点す側に切り換えられる。速度確立信号
５ＰＯＫは、アンド・ゲート】４ヘインバ一ター９’ｌ
ｒ通して与えられ、アンド・ゲート１５にはダイレクト
に与えられているから。
モータの速度が確立せず、速度確立信号８ＰＯＫが論理
「０」の間は、同期信号５ＹＮＯが論理「１」のときア
ンド・ゲート１４のアンド条件か成立し。
「０」の間は、同期信号５ＹＮＯが論理「１」のときア
ンド・ゲート１４のアンド条件か成立し。
モータの速度が確立して速度確立信号５ＰＯＫが論理「
】」になると、同期信号５ＹＮＯが論理「１」で且つ第
１速度制御信号５ＯＴＬＩが論理ｒｌＪのときアンド・
ゲート１５のアンド条件が成立する。アンド・ゲート１
４と１５のうち、いずれかの出力がオア・ゲート】７を
通して第２速度制御１ゴぢ５ＯＴＩ、２として出力され
る。第１速度匍ｊ御イｄ％５ｃＴＬ］は、速度確立信号
５ＰＯＫか論理１０」の間は連続（、ｇ−Ｓでおるが、
モータの速度が一立して速度確立Ｉｅ１号Ｓ Ｐ ＯＫ
、が論理「１」になるとＦＦ１２のパルス出力が用いら
れる。ＦＦ１２（、ｔ、速度検出パルスｌＬ Ｐ ｉヨ
８によりセットされ。
】」になると、同期信号５ＹＮＯが論理「１」で且つ第
１速度制御信号５ＯＴＬＩが論理ｒｌＪのときアンド・
ゲート１５のアンド条件が成立する。アンド・ゲート１
４と１５のうち、いずれかの出力がオア・ゲート】７を
通して第２速度制御１ゴぢ５ＯＴＩ、２として出力され
る。第１速度匍ｊ御イｄ％５ｃＴＬ］は、速度確立信号
５ＰＯＫか論理１０」の間は連続（、ｇ−Ｓでおるが、
モータの速度が一立して速度確立Ｉｅ１号Ｓ Ｐ ＯＫ
、が論理「１」になるとＦＦ１２のパルス出力が用いら
れる。ＦＦ１２（、ｔ、速度検出パルスｌＬ Ｐ ｉヨ
８によりセットされ。
計数回路］２の出力によりリセットされる。それらの信
号の波形図を第７図に示している。モータの速度か確立
して速度確立信号５ＰＯＫが論理「１」になってからは
、速度検出パルスＩｔ Ｐ Ｌ Ｓがｆｉｌ Ｕ＠月５
ＹＮＯと同期していないと、第７図（５）の点線に示す
ようにモータの駆動電流が流れないため。
号の波形図を第７図に示している。モータの速度か確立
して速度確立信号５ＰＯＫが論理「１」になってからは
、速度検出パルスＩｔ Ｐ Ｌ Ｓがｆｉｌ Ｕ＠月５
ＹＮＯと同期していないと、第７図（５）の点線に示す
ようにモータの駆動電流が流れないため。
回転数かおちてくる。つ壕り速度検出パルスの間隔が大
きくなってきて、ついには同期信号５ＹＮＯが論理「１
」の時点に出会いここからモータへの駆動電流か流れだ
す。つまり、モータの回転周期と０８０１０により決め
られる周期との同期がとれるようになる。モータへの駆
動電流は、第７図（５）の第２速１制御信号５ＯＴＬ２
の波形から明らかなように、同期信号５ＹＮＯのパルス
幅Ｔ、の範囲内で制御される。
きくなってきて、ついには同期信号５ＹＮＯが論理「１
」の時点に出会いここからモータへの駆動電流か流れだ
す。つまり、モータの回転周期と０８０１０により決め
られる周期との同期がとれるようになる。モータへの駆
動電流は、第７図（５）の第２速１制御信号５ＯＴＬ２
の波形から明らかなように、同期信号５ＹＮＯのパルス
幅Ｔ、の範囲内で制御される。
第６図に示す回路を第１図に示すシステムに用い九個を
第８図に示す。第８図において第６図と同じものには同
一の記号を付し、且つその後に＃１の回路にはｒ−ＩＪ
、＄２の回路には「−２」を付し、波形整形回路７．Ｆ
ＦＩ ２．計数回路１３゜オア・ゲート１６とインバー
タ】８を省いて第１速贋制御信号５ＯＴＬ】から示して
いる。＃１の回路と＃２の回路との間では、端子台’１
” Ｂ−１の端子Ａ−１と端子台Ｔ １３−２の端子Ｂ
−２の間が接続され、そして切換スイッチＳＷ−】は可
動接点のａ側に切００られ、９ノ換スイッチ５Ｗ−２は
可動接点のｂ側に切り換えられて、同期信号を発生する
回路としては＃ｌの回路の０８０１０−１とＦＦ１１−
１か用いられる。したがって、＃】の回路の同期信号５
ＹＮＯ−１はＦＦｌｌ−１の否定出力端子Ｑの出力が用
いられ、＃２の回路の同期信号５ＹＮ（じ−２はＦＦ’
１ｌ−１の肯定出力端子Ｑの出力が用いられるので、夫
々の第２速度制御信号Ｓ （ｊ ’ｌ’ Ｌ −１とＳ
ＯＴ’Ｌ−２とは必らず時間的にズレが生じるβ・ら、
これらの４Ａ号により制御されるモータの駆動−流は同
時に供給されることが、ケい。各イぎ号波形と一流波形
を第９図と第１０図に示している。第８図にボ丁回路に
よると、モータの尾常回転時に生成される遠足検出パル
ス几ＰしＳの周期と同じ周期をもつ同期信号５ＹＮＯを
１台の）’ ｋ’ ｌ １−１から得ることに工つて、
２台のモータに流れる一流は、相互に時間的に全く本な
抄合わないよう釦制御される。したがって、モータ起動
時には、モータの速度か所定の値になるまでに２台のモ
ータへの電流が吟しい時間間隔で交互に切り換えられ、
定常運転時には、モータに流れる電流の時間が全体の時
間の１／２以下になり。
第８図に示す。第８図において第６図と同じものには同
一の記号を付し、且つその後に＃１の回路にはｒ−ＩＪ
、＄２の回路には「−２」を付し、波形整形回路７．Ｆ
ＦＩ ２．計数回路１３゜オア・ゲート１６とインバー
タ】８を省いて第１速贋制御信号５ＯＴＬ】から示して
いる。＃１の回路と＃２の回路との間では、端子台’１
” Ｂ−１の端子Ａ−１と端子台Ｔ １３−２の端子Ｂ
−２の間が接続され、そして切換スイッチＳＷ−】は可
動接点のａ側に切００られ、９ノ換スイッチ５Ｗ−２は
可動接点のｂ側に切り換えられて、同期信号を発生する
回路としては＃ｌの回路の０８０１０−１とＦＦ１１−
１か用いられる。したがって、＃】の回路の同期信号５
ＹＮＯ−１はＦＦｌｌ−１の否定出力端子Ｑの出力が用
いられ、＃２の回路の同期信号５ＹＮ（じ−２はＦＦ’
１ｌ−１の肯定出力端子Ｑの出力が用いられるので、夫
々の第２速度制御信号Ｓ （ｊ ’ｌ’ Ｌ −１とＳ
ＯＴ’Ｌ−２とは必らず時間的にズレが生じるβ・ら、
これらの４Ａ号により制御されるモータの駆動−流は同
時に供給されることが、ケい。各イぎ号波形と一流波形
を第９図と第１０図に示している。第８図にボ丁回路に
よると、モータの尾常回転時に生成される遠足検出パル
ス几ＰしＳの周期と同じ周期をもつ同期信号５ＹＮＯを
１台の）’ ｋ’ ｌ １−１から得ることに工つて、
２台のモータに流れる一流は、相互に時間的に全く本な
抄合わないよう釦制御される。したがって、モータ起動
時には、モータの速度か所定の値になるまでに２台のモ
ータへの電流が吟しい時間間隔で交互に切り換えられ、
定常運転時には、モータに流れる電流の時間が全体の時
間の１／２以下になり。
電源か供給する最大電流？ｄｔは、１台のモータを運転
する場合と同じにすることができる。
する場合と同じにすることができる。
なお、これまでの睨明では、ＦＦのに定出力Ｑと否定出
力Ｑを用いて２台のモータを運転する場合の例について
示したか、一般にｎ台のモータを運転する場合にＦｉ、
速度検出パルスの周期と則し１周期の時間幅に対してｎ
等分の時間幅を１台のモータに割当て、相互に時間的＆
Ｃｍならないようなｎ個の同期信号を生成し、これをｎ
台のモータの運転に分配することに↓シ、ｎ台のモータ
についても、上述と同様に運転することかできる。この
ような同期信号は、１個の０８０（発振器）と複数個の
ＦＦ（フリラグ・フロップ）の組合わせ。
力Ｑを用いて２台のモータを運転する場合の例について
示したか、一般にｎ台のモータを運転する場合にＦｉ、
速度検出パルスの周期と則し１周期の時間幅に対してｎ
等分の時間幅を１台のモータに割当て、相互に時間的＆
Ｃｍならないようなｎ個の同期信号を生成し、これをｎ
台のモータの運転に分配することに↓シ、ｎ台のモータ
についても、上述と同様に運転することかできる。この
ような同期信号は、１個の０８０（発振器）と複数個の
ＦＦ（フリラグ・フロップ）の組合わせ。
その他の回路を用いることにより生成することができる
。また速度確立信号５ＰＯＫについては。
。また速度確立信号５ＰＯＫについては。
速度検出パルスＲＰ Ｌ Ｓを計数するなどにより生成
することができる。
することができる。
以上の説明から明らかなように１本発明によれば、１台
のモータを運転する場合と同じ最大電流容ｔの電源装置
で複数台のモータを運転することができ、＊源装置のオ
リ用効率の高いモータの制御方式を提供することができ
る。
のモータを運転する場合と同じ最大電流容ｔの電源装置
で複数台のモータを運転することができ、＊源装置のオ
リ用効率の高いモータの制御方式を提供することができ
る。
第１図は磁気ディスク装置を駆動するシステム構成の概
要を示す図、第２図は磁気ティスフ装置の概要な示す図
、第３図は従来のモータ制御方式における速贋、モータ
の電流と各種信号の波形を示す図、第４図は２台のモー
タを運転する従来のモータ制御方式における各モータの
電流と電源からの電流の波形を示す図、第５図は本発明
に用いられるモータの制御系を示すブロック図、第６図
は本発明のｌ笑施例を説明する回路図、第７図は第６図
の回路の動作を説明する几めの波形図、第８図は第６図
の回路を用いて２台のモータを運転する例を説明する回
路図、第９図及び第１０図は第８図の回路の動作を説明
するための波形図である。 ｌ・・・磁気ディスク装置の電源装置、２・・・磁気テ
ィスフ装’Ｉｔ、 ３・・・磁気ディスク、４・・・モ
ータ。 ５・・・リード／ライト・ヘッド、６・・・回転位置検
出手段、７−・・波形成形回路、８・・・制御回路、９
・・・モータ・ドライブ回路、１０・・・０８Ｏ（発振
回路）１１と１２・・・ＦＦ（フリソゲ・フロップ）。 １３・・・計数回路、１４と１５・・・アンド・ゲート
。 】６と１７・・・オア・ゲート、１８と１９・・・イン
バータ、ＴＢ・・・端子台、ＳＷ・・・切換スイッチ。 ５ＹＮＯ・・・同期値ち、５ＰＯＫ・・・速度確立信ち
。 ＲＰＬＳ、・・速度検出パルス、５ＯＴＬ１・・・第１
速度制御信号、５ＯＴＬ２・・・第２速度制御イｇ号。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 、′２ δ 図 尤 ｃ！Ｅ’−２ 永ｆｆ１−１ −一一一一一」Ｌ−Ｌ−）Ｘ Ｉ
ＯｕＱ
要を示す図、第２図は磁気ティスフ装置の概要な示す図
、第３図は従来のモータ制御方式における速贋、モータ
の電流と各種信号の波形を示す図、第４図は２台のモー
タを運転する従来のモータ制御方式における各モータの
電流と電源からの電流の波形を示す図、第５図は本発明
に用いられるモータの制御系を示すブロック図、第６図
は本発明のｌ笑施例を説明する回路図、第７図は第６図
の回路の動作を説明する几めの波形図、第８図は第６図
の回路を用いて２台のモータを運転する例を説明する回
路図、第９図及び第１０図は第８図の回路の動作を説明
するための波形図である。 ｌ・・・磁気ディスク装置の電源装置、２・・・磁気テ
ィスフ装’Ｉｔ、 ３・・・磁気ディスク、４・・・モ
ータ。 ５・・・リード／ライト・ヘッド、６・・・回転位置検
出手段、７−・・波形成形回路、８・・・制御回路、９
・・・モータ・ドライブ回路、１０・・・０８Ｏ（発振
回路）１１と１２・・・ＦＦ（フリソゲ・フロップ）。 １３・・・計数回路、１４と１５・・・アンド・ゲート
。 】６と１７・・・オア・ゲート、１８と１９・・・イン
バータ、ＴＢ・・・端子台、ＳＷ・・・切換スイッチ。 ５ＹＮＯ・・・同期値ち、５ＰＯＫ・・・速度確立信ち
。 ＲＰＬＳ、・・速度検出パルス、５ＯＴＬ１・・・第１
速度制御信号、５ＯＴＬ２・・・第２速度制御イｇ号。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 、′２ δ 図 尤 ｃ！Ｅ’−２ 永ｆｆ１−１ −一一一一一」Ｌ−Ｌ−）Ｘ Ｉ
ＯｕＱ
Claims (1)
- 複数個のモータと、該モータの駆動電流をオン・オフす
る複数個のモータ・ドライブ回路と、該モータ・ドライ
ブ回路に制御信号を供給する制御回路と、核制御回路の
夫々に同期信号を供給する１個の同期信号供給回路と、
上記モータが一定角度回転する毎にパルスを発生する複
数個の速度検出Ｎ路とを備え、上記制御回路は、上記速
度検出回路からの上記パルスに基いて速度制御パルスを
生成し、上記モータの起動時忙は上記同期信号供給回路
から供貼される同期信号により割当てられた時間だけ制
御１ぎ号を上記モータ・ドライブ回路に込り、上記モー
タの定常運転時には上記同期ｆｉ刊供給回路から供給さ
れる同期信号により割当てられた時間のうち上記速度制
御パルスの発生時のみ制御信号を上記モータ・ドライブ
回路に込るように構成され、上記同期信号供給回路は、
上記モータの定常運転時に生成される速度制御パルスの
周期と則し周期で＋Ｊ÷４１周期を上記複数個の′モー
タに対して勢分の時間を割当て且つ相互に時間的に１な
らない複数個の同期信号を生成し、該同期信号を上記制
御回路に分配するように構成されたことを特徴とするモ
ータ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088332A JPS58204790A (ja) | 1982-05-25 | 1982-05-25 | モ−タ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088332A JPS58204790A (ja) | 1982-05-25 | 1982-05-25 | モ−タ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58204790A true JPS58204790A (ja) | 1983-11-29 |
Family
ID=13939915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57088332A Pending JPS58204790A (ja) | 1982-05-25 | 1982-05-25 | モ−タ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204790A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6172095U (ja) * | 1984-10-18 | 1986-05-16 | ||
| JPH03117393U (ja) * | 1990-03-14 | 1991-12-04 |
-
1982
- 1982-05-25 JP JP57088332A patent/JPS58204790A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6172095U (ja) * | 1984-10-18 | 1986-05-16 | ||
| JPH03117393U (ja) * | 1990-03-14 | 1991-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0536991B1 (en) | Method and apparatus for resynchronizing a moving rotor of a polyphase DC motor | |
| CN105162457B (zh) | 高速分频器及使用高速分频器的锁相环路 | |
| KR100762020B1 (ko) | Ｄｃ 모터에 대한 ｐｗｍ 사인파 드라이브를 동기화시키기위한 방법 및 장치 | |
| US4494052A (en) | DC Motor servo system | |
| US4774479A (en) | Phase locked loop circuit | |
| JP3957326B2 (ja) | 多相直流電動機用駆動信号発生装置、ロック検出器、駆動装置及びディスク駆動 | |
| JPS58204790A (ja) | モ−タ制御方式 | |
| US5990656A (en) | Frequency detector | |
| EP0210529A2 (en) | Floppy disk drive interface circuit | |
| JPH0343680B2 (ja) | ||
| JPH03183379A (ja) | 超音波モータ駆動回路 | |
| US5512805A (en) | Method and apparatus for determining reverse rotation of a polyphase DC motor | |
| JPH0783262B2 (ja) | シンセサイザ装置 | |
| JPH01227686A (ja) | スピンドルモータ制御回路 | |
| JP4130051B2 (ja) | センサレスモータの駆動回路 | |
| JPH0218033B2 (ja) | ||
| JPH0731171A (ja) | 速度制御回路 | |
| JPS583330A (ja) | デジタル位相同期回路 | |
| RU2040114C1 (ru) | Устройство фазовой автоподстройки частоты | |
| JPS6365962B2 (ja) | ||
| JPH01270785A (ja) | モータの速度制御装置 | |
| JPH033166A (ja) | 位相同期方法、位相同期回路、データ速度検出方式および位相同期回路の自走発振周期制御手段 | |
| JPS63152216A (ja) | 遅延回路 | |
| JPS6271472A (ja) | マイクロコンピユ−タ | |
| JPH01221019A (ja) | 分周回路 |