JPS58209214A - 遅延補償方法及びその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は第１及び第２信号路間の遅延時間の差を補償す
る遅延補償方法及びその装置に関する。

背景技術とその問題点 例えば波形メモリからのデジタル・データを再生して表
示する場合、このデジタル・データをアナログ信号に変
換している。なお、このアナログ信号は任意の表示用ク
ロック比率（周期）による各時点における信号振巾の瞬
時値となる。しばしばフィルタ又はベクトル発生器を用
いて、アナログ値であるデータ点間を補関し、連結して
いる。

この方法は、Ｘ（水平）対Ｙ（垂直）表示システム、又
はＹ（振巾）対Ｔ（時間）表示システムにおいては適当
である。直線ベクトルを発生して、陰椿線管又は図形プ
ロッタの如き表示器においてデータ虚聞に直線を描くた
めには、水平及び垂直偏向発生器に水平及び垂直駆動信
号を同時に供給しなければならない。よって、偏向発生
器において水平及び匝直駆ｒ信号間に時シ」的不一致か
あると、ベク；ルが曲がり、非直６性の割合はこの時間
的不一致の時間差に応じて決まる。

時間的不一致は、水平及び垂直信号処理回路内の種々の
遅延発生要因により発生するし、またオシロスコープの
遅延線の作用、伝搬遅延、信号路の長さの差、デジタル
・アナログ信号再生回路又は表示システム内の部品のバ
ラツキによる遅延によっても発生する。わずかな時間的
不一致でさえベクトルの非６−　ｍ性の原因となるので
あるから、表示する各データ点の変化するスピードが速
くなるに従がって、上述の遅延による影響が顕著となる
のは勿論である。

発明の目的 従って、不発明の目的の１つは、信号が異なる信号路を
介して表示発生手段に達する際の時間を一致させる遅延
補償方法及びその装置の提供にある。

不発明の他の目的は、デジタル信号をアナログ信号に変
換する以前に、デジタル信号のタイミング（時間関係）
を調整して各信号チャンネル（信号路）の遅延を補償す
ることにより、独立した信号チャンネルのアナログ信号
を時間的に一致させることである。

本発明の更に他の目的は、差動クロック発生器を用いて
デジタル信号間の位相差を調整する、即ちデジタル信号
の位相を偏移させることである。

本発明のその他の目的、機能及び効果は、以下の説明か
ら当業者には明らかであろう。

発明の概要 本発明に係る遅延補償方法及びその装置によれば、再生
した水平及び垂直信号が表示器の偏向発生器に到達する
時間が正確に一致するので、表示したデータ点間を石線
ベクトルで結ぶことができる。水平及び垂直信号処理チ
ャンネル（第１及び第２信号路）を流れる各デジタル・
データ乞、各チャンネル間の遅延時間差だけ相対的にシ
フトする。ｔ：（７）−７７）は、同期手段により各チ
ャンネル間１［Ｊ）しクロック比↓（絢勘）で差動的（
位相差ケ持たせ）Ｋクロックする（クロック信号に同期
させろ）ことＫより行なう。クロック発生手段である差
動クロック発生器は関連した第１及び第２クロツク信号
を発生゛する。ここで、第２クロツク信号の発寸時点は
必要な時間だけ第１クロツク信号の前又は稜に選択的に
可変でき、即ち、第１及び第２クロツクの時間関係を可
変で含遅延時間の補償を行なう。第１及び第２クロツク
信号を同期手段である各チャンネルのラッチ装ＭＫ供給
し、これらラッチ装置を通過するデジタル・データのタ
イミングを制御する。よって、デジタル・アナ−ログ変
換器に供給して偏向信号とするデジタル・データ・ワー
ドのタイミングを制御できる。

本発明はデジタル・オシロスコープ又ハｘ−ｙモニタの
如き高速システムや、Ｘ−Ｙプロッタ又は他のハード・
コピー装置の如き低速システムの両方に好適である。

実施例 以下、添付図を参照して本発明の好適な実施例を説明す
る。。第１図には映ず隼か表示されるしｊ形表示手段Ｇ
、すを南するＸ−Ｙ表示システムｑαが示されている。

Ｘ及びＹ偏向信号の時間関係を理解するため、表示手段
ｕｚ上の点Ａ及び点８間に巾＃Ｈ１４１を表示したと仮
定する。この場合、Ｘ及びＹ＠向倍信号共に時点Ｔｓで
開始し、時やＴＦで終了する心線状傾斜Ｕでなければな
らない。これら偏向信号を表示システム０αのＹ及びＸ
入力端子に供給している。しかし、これら信号路の一万
に、例えばＹ入力信号路にブロック（１６１として表わ
せる遅延時間ＴＤが住じると、表示システム（Ｉｎ・の
Ｙス刀端子においては、Ｙ偏向信号が開始時Ａ　ＴＳ及
び終了時点１１間に唐組で示すｉｐ　＜時間的にシフト
する。

よって表示手段（１２１の表示は、廃線（１８１に示す
如く点Ａ及び８間の線が曲がる。この曲がりの量、即ち
非直線性の割合は２つの偏向信号の時間シフト’Ｉ”Ｄ
Ｋより決まる。

第２図は本発明を用いたデジタル・−アナログ変換表示
システムのブロック図である。Ｙデータ及び信号処理チ
ャンネル（第１信号路）は、データ・メモ１月２（１、
データ・ラッチに、デジタル・アナログ変換器（ＤＡＣ
）　（２４＋及びベクトル発生器ｔ２６）により構成す
る。同様に、Ｘデータ及び信号処理チャンネル（第２信
号路）は、データ・メモリσ１１１データ・ラッチｃ３
り、■）ＡＣ３４Ｉ及びベクトル発生器（３６１により
構成する。ここでデータ・メモリ（２０１及び田はデジ
タル・データ発生手段として作用し、ラッチの及び３ｚ
は同期手段として作用する。システム・クロック発生器
００；はクロック信号を発生し、アドレス発生器（４２
を駆動する。このアドレス発生器Ｌ４２１はアドレス信
号を発生し、データ・メモリ翰及び■のメモリ位置をア
クセスする。データ・メモリ＠及び＜３ｆｉ１の各メモ
リ位置をアドレスすると、これらメモリ位置に記憶され
たデータが読出され、対応するデータ・ラッチの及び■
に供給される。なお、データはｎビット・データ・ワー
ドの形式が好ましい。システム・クロック発生器（４０
１からのシステム・クロック信号を更に同期手段である
差動クロック発生器１４４１に供給する。この差動クロ
ック発生器（４４１は、クロック比率（周期）がシステ
ム・クロック信号と同じであるが、アクティブ・エツジ
（立上り及び立下りの内１、次段の動作に作用する方）
の発生時点がシステム・クロック信号と異なる２つのク
ロック信号φ１及びφ２を発生する。

よってクロック信号φ１及びφ２の周期はデータ・メモ
リい及びＱからのデジタル・データの周期と同じになる
。実施例においては、第１クロツク信号φ１のアクティ
ブ・エツジはシステム・クロック・エツジから所定時間
だけ遅延して発生するが、第２クロツク信号φ２の発生
時点はシステムの遅延時間を補償するのに必要な時間だ
け、第１クロツク信号φ１の発生前後において選択的に
可変できる。即ち第１及び第２クロツクφ１及びφ２の
時間関係を可変できる。第１及び第２クロツク信号φ□
及びφ２を夫々ラッチの及び（３２に供給し、各データ
・ワードを第１及び第２クロツク信号φ１及びφ２に同
期させて、ラッチされるデータ・ワードのタイミングを
制御する。よって、ＤＡＣ（至）及びＢ４＋に供給する
データ・ワードのタイミングを制御できる。ＤＡＣＣ２
４＋及び□□□はデジタル・データ・ワードをアナログ
値に変換する。ベクトル発生器（支）！及び！３６１は
これらＤＡＣから発生した個々のアナログ・レベル間を
補間して、Ｙ及びＸ信号を滑らかにする。ベクトル発生
器（ハ）及び■は市販のベクトル発生器が好適であるが
、個別のコンデンサ及び抵抗器により組立てたフィルタ
でもよい。Ｙ及びＸ信号を偏向信号として表示システム
ＱＯＩに供給する。

再び第１図を参照すれば、クロック信号φ１に対しクロ
ック信号のφ２のタイミ、ングを調整して、システムの
Ｙ及びＸ信号間の任意の遅延を補償するのに必要な時間
だけ、ラッチに及びｃ３２にラッチされるデジタル・デ
ータのタイミングをずらす。

データが表示システムに供給−される以前のデジタル形
式のときにこれらデータを時間的に一致させるので、バ
ラツキのある部品を用いた比較的安価なシステムにより
、正確な補正ができる。更に、表示システム（１０１は
オシロスコープ及びＸ−Ｙプロッタの如き任意の図形表
示システムでよい。また、オシロスコープの如き振巾対
時間表示システムにおいては、アドレス発生器は力から
のアドレス信号は連続した計数信号であるのが一般的で
あり、この計数信号をＤＡＣは及びベクトル発生器Ｃ（
６ｉにより直線的鋸歯状波に変換して表示の時間軸を駆
動する。よって、この場合、Ｘデータ・メモリ■は不要
であり、取外してもよい。

第３図は差動クロック発生器（２）の回路図である。

基本的には、この差動クロック発注器（２）をマルチバ
イブレータ団及び５２の如き１対のロジック回路で構成
する。これらマルチノ；イブレータω及び５２はアンド
・ゲート及びフリップ・フロップの組合せとして示され
、例えば市販の７４Ｌ８２２１型集積回路であるシュミ
ット・トリガ入力端子を有する単安定マルチバイブレー
タである。マルチノくイフレータ■）及び５２１は共に
システム・クロック発生器（４０１からのシステム・ク
ロック信号の貴方向エツジ（立下り）によりトリガされ
、時点ＴＯにおいてＱ出力を「窩」（論理「高」レベル
）にする。１度トリガされると、これらＱ出力はもはや
システム・クロックの遷移に応答せず、これらＱ出力の
負方向遷移（立下り）の時点はタイミング素子の値で決
まる。マルチバイブレータ軸にお℃・ては、抵抗器ｔ５
４ｉで決まる時４Ｔ＋においてＱ出力が立下る。時、４
．Ｔ＋にお℃・て、クロック信号φ１の負方向エツジを
ラッチのに供給し、Ｘデータをラッチする。クロック信
号φ２の負方向エツジのタイミングをコンデンサ開及び
電流源トランジスタ６Ｅ９により決定するので、クロッ
ク信号φ２が立下る時点Ｔ２は連続した可変範囲にわた
って調整可能である（第３図において、時点Ｔ２とは矢
印で示された範囲の任意の時点）抵抗器〔はトランジス
タ弥を流れる最大電流、即ち時点ＴＯ及び１２間の最Ｊ
一時間を設定し、可変抵抗器１６２＋により時点Ｔ２の
可変を行なう。時点Ｔ２において、クロック信号φ２の
負方向エツジをラッチｃ３２に供給してＸデータをラッ
チする。時ＡＴ２を時点Ｔｌの前後にわた、って調整し
、システムに必要な遅延補償を行なう。

発明の効果 上述の如く本発明によれば、２つのデジタル信号路間の
遅延時間の差を容易に補償できる。また、これらデジタ
ル信号路のデジタル出力信号をアナログ信号に変換した
としても、アナログ回路の最終段におけるアナログ出力
信号の遅延時間の差をデジタル信号路において補償でき
るため、バラツキのある部品を用いた安価なシステムで
も正確な補償ができる。更に、これら２つのアナログ出
力信号を表示手段のＸ及びＹ軸に供給して、表示が無歪
になるように調整すれば、遅延時間の差を匍単に補償で
きる。

上述は本発明の好適な実施例について説明したが、当業
者には本発明の要旨を逸脱することなく種々の変形が可
能なことが理解できよう。

【図面の簡単な説明】

第１図はＸ−Ｙ表示システムにおける偏向信号の時間関
係を示す図、第２図は本発明を用℃・たデジタル・アナ
ログ変換表示システムのブロック図、第３図は本発明に
用いるクロック発生手段の回路図である。 １２０＋　ｚ（至）ｊはデジタル・データ発生手段、　
Ｖｌ　、　ｃ１３は同期手段、（財）はクロック信号発
生手段である。

Claims (1)

1. 【特許請求の範囲】 １、　デジタル・データを第１及び第２信号路に供給し
   、上記デジタル・データの周期に応じて第１及び第２ク
   ロツク信号を発生し、上記第１及び第２信号路の上記デ
   ジタル・データを夫々上記第１及び第２クロツク信号に
   同期させ、上記第１及び第２クロツク信号に夫々同期し
   た上記デジタル信号をアナログ信号に変換し、該アナロ
   グ信号により表示を行ない、上記第１及び第２クロツク
   信号の時間関係を可変して上記表示を無歪にすることを
   特徴とする遅延補償方法。 ２、第１及び第２信号路用のデジタル・データを発生ス
   るデジタル・データ発生手段と、上記デジタル・データ
   の周期に応じて第１及び第２クロツク信号を発生するク
   ロック信号発生手段と、上記第１及び第２信号路の上記
   デジタル・データを夫々上記第１及び第２クロツク信号
   に同期させる同期手段とを具え、上記クロック信号発生
   手段は上記第１及び第２クロツク信号の時間関係暑可変
   できることを特徴とする遅延補償装置。