JPH06175635A - 画像情報表示装置の基準信号発生装置 - Google Patents
画像情報表示装置の基準信号発生装置Info
- Publication number
- JPH06175635A JPH06175635A JP4351617A JP35161792A JPH06175635A JP H06175635 A JPH06175635 A JP H06175635A JP 4351617 A JP4351617 A JP 4351617A JP 35161792 A JP35161792 A JP 35161792A JP H06175635 A JPH06175635 A JP H06175635A
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- circuit
- level
- signal
- shot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 水平同期信号の前エッヂ或は後エッヂのどち
らか一方のエッヂに同期した基準信号を選択し、安定し
た基準信号を発生する画像情報表示装置の基準信号発生
装置を得ることを目的とする。 【構成】 水平同期信号の前エッヂおよび後エッヂに同
期して基準信号を発生し、前エッヂおよび後エッヂに同
期した基準信号のうちいずれか一つを選択する基準信号
選択手段を備えたものである。
らか一方のエッヂに同期した基準信号を選択し、安定し
た基準信号を発生する画像情報表示装置の基準信号発生
装置を得ることを目的とする。 【構成】 水平同期信号の前エッヂおよび後エッヂに同
期して基準信号を発生し、前エッヂおよび後エッヂに同
期した基準信号のうちいずれか一つを選択する基準信号
選択手段を備えたものである。
Description
【0001】
【産業上の利用分野】この発明は、画像情報を例えばC
RTディスプレイの画面上に表示する画像情報表示装置
に関し、特に図形表示を開始するための基準となる基準
信号を発生する画像情報表示装置の基準信号発生装置に
関するものである。
RTディスプレイの画面上に表示する画像情報表示装置
に関し、特に図形表示を開始するための基準となる基準
信号を発生する画像情報表示装置の基準信号発生装置に
関するものである。
【0002】
【従来の技術】CRTディスプレイ画面上に図形表示
(例えば、文字やキャラクタパターンなど)を開始する
ためには、水平同期信号に同期した基本クロック信号が
必要である。また、基本クロック信号と水平同期信号と
の同期をとるため水平同期信号に同期した基準となる基
準信号が必要である。図3は、従来の基準信号発生装置
および基本クロック信号発生装置の構成を示すブロック
図であり、図において、1は基準信号を発生するワンシ
ョット回路、2は基本クロック発振回路である。
(例えば、文字やキャラクタパターンなど)を開始する
ためには、水平同期信号に同期した基本クロック信号が
必要である。また、基本クロック信号と水平同期信号と
の同期をとるため水平同期信号に同期した基準となる基
準信号が必要である。図3は、従来の基準信号発生装置
および基本クロック信号発生装置の構成を示すブロック
図であり、図において、1は基準信号を発生するワンシ
ョット回路、2は基本クロック発振回路である。
【0003】次に動作について説明する。図4はワンシ
ョット回路1および基本クロック発振回路2の動作を示
すタイムチャートである。ワンショット回路1は水平同
期信号を入力すると、水平同期信号の前エッヂ(図4
(a)の時刻t0およびt1)の時点でワンショットパ
ルスの基準信号を発生する。(図4(b)) この基準信号が基本クロック発振回路2に入力される
と、基本クロック発振回路2は基準信号に同期し所定の
周波数と一定の位相で発振する基本クロック信号を発生
する。(図4(c))
ョット回路1および基本クロック発振回路2の動作を示
すタイムチャートである。ワンショット回路1は水平同
期信号を入力すると、水平同期信号の前エッヂ(図4
(a)の時刻t0およびt1)の時点でワンショットパ
ルスの基準信号を発生する。(図4(b)) この基準信号が基本クロック発振回路2に入力される
と、基本クロック発振回路2は基準信号に同期し所定の
周波数と一定の位相で発振する基本クロック信号を発生
する。(図4(c))
【0004】従来、図4に示すように基準信号は水平同
期信号の前エッヂに同期して発生していた。図5は水平
同期信号の前エッヂで基準信号を発生するワンショット
回路1の構成を示す回路図であり、図において、3aか
ら3fまでは入力信号を反転させて出力するインバータ
回路、4は入力信号に対して改定の遅延時間をもって反
転させて出力する遅延インバータ回路、5は基準信号を
出力するNAND回路である。インバータ回路3cから
3fまでと遅延インバータ回路4とが直列に接続され、
この直列接続された最後部のインバータ回路3dの出力
端とNAND回路5の入力端の一方とが接続され、また
インバータ回路3eの出力端とインバータ回路3aの入
力端とが接続されるとともにインバータ回路3aの出力
端とNAND回路5の入力端の他方とが接続されてい
る。
期信号の前エッヂに同期して発生していた。図5は水平
同期信号の前エッヂで基準信号を発生するワンショット
回路1の構成を示す回路図であり、図において、3aか
ら3fまでは入力信号を反転させて出力するインバータ
回路、4は入力信号に対して改定の遅延時間をもって反
転させて出力する遅延インバータ回路、5は基準信号を
出力するNAND回路である。インバータ回路3cから
3fまでと遅延インバータ回路4とが直列に接続され、
この直列接続された最後部のインバータ回路3dの出力
端とNAND回路5の入力端の一方とが接続され、また
インバータ回路3eの出力端とインバータ回路3aの入
力端とが接続されるとともにインバータ回路3aの出力
端とNAND回路5の入力端の他方とが接続されてい
る。
【0005】次に動作について説明する。図6はワンシ
ョット回路1の動作を示すタイムチャートである。図6
において、水平同期信号レベルが時刻t2までハイレベ
ル(以下、Hレベルと称す。)の時、インバータ回路3
fの出力端6の出力は反転されロウレベル(Lレベルと
称す。)になり、インバータ回路3aの出力端7の出力
は同様にしてインバータ回路3f,3e,3aによって
反転されLレベルになり、さらにインバータ回路3dお
よび遅延インバータ回路4の出力端8および9の出力は
同様にそれぞれのインバータ回路によって反転を繰り返
されHレベルになる。即ち、インバータ回路3aおよび
3fの出力は水平同期信号と反転した状態となり、イン
バータ回路3dおよび遅延インバータ回路4の出力は水
平同期信号と同一の状態となる。従って、インバータ回
路3aおよび3dの出力を入力するNAND回路5の出
力(基準信号)は、時刻t2まではHレベルとなる。
ョット回路1の動作を示すタイムチャートである。図6
において、水平同期信号レベルが時刻t2までハイレベ
ル(以下、Hレベルと称す。)の時、インバータ回路3
fの出力端6の出力は反転されロウレベル(Lレベルと
称す。)になり、インバータ回路3aの出力端7の出力
は同様にしてインバータ回路3f,3e,3aによって
反転されLレベルになり、さらにインバータ回路3dお
よび遅延インバータ回路4の出力端8および9の出力は
同様にそれぞれのインバータ回路によって反転を繰り返
されHレベルになる。即ち、インバータ回路3aおよび
3fの出力は水平同期信号と反転した状態となり、イン
バータ回路3dおよび遅延インバータ回路4の出力は水
平同期信号と同一の状態となる。従って、インバータ回
路3aおよび3dの出力を入力するNAND回路5の出
力(基準信号)は、時刻t2まではHレベルとなる。
【0006】ここで、水平同期信号レベルが時刻t2に
おいてHレベルからLレベルになると、インバータ回路
3aおよび3fの出力はHレベルとなるが、インバータ
回路3dおよび遅延インバータ回路4の出力は遅延イン
バータ回路4によって所定の遅延時間(ここでは、遅延
時間tはt=t3−t2とする。)をもって反転される
ため時刻t3まではHレベルを保持し、時刻t3におい
てHレベルからLレベルになる。従って、NAND回路
5の出力(基準信号)は、時刻t2からt3までの時間
ではLレベルとなる。
おいてHレベルからLレベルになると、インバータ回路
3aおよび3fの出力はHレベルとなるが、インバータ
回路3dおよび遅延インバータ回路4の出力は遅延イン
バータ回路4によって所定の遅延時間(ここでは、遅延
時間tはt=t3−t2とする。)をもって反転される
ため時刻t3まではHレベルを保持し、時刻t3におい
てHレベルからLレベルになる。従って、NAND回路
5の出力(基準信号)は、時刻t2からt3までの時間
ではLレベルとなる。
【0007】また、水平同期信号レベルが時刻t4にお
いてLレベルからHレベルになると、インバータ回路3
aおよび3fの出力はLレベルとなるが、インバータ回
路3dおよび遅延インバータ回路4の出力は遅延インバ
ータ回路4によって所定の遅延時間(ここでは、遅延時
間tはt=t5−t4とする。)をもって反転されるた
め時刻t5まではLレベルを保持し、時刻t5において
LレベルからHレベルになる。従って、NAND回路5
の出力(基準信号)は、時刻t3からはHレベルを保持
する。このようにして、ワンショット回路1は水平同期
信号レベルがHレベルからLレベルになるとき(前エッ
ヂ)のみワンショットパルス(基準信号)を出力する。
いてLレベルからHレベルになると、インバータ回路3
aおよび3fの出力はLレベルとなるが、インバータ回
路3dおよび遅延インバータ回路4の出力は遅延インバ
ータ回路4によって所定の遅延時間(ここでは、遅延時
間tはt=t5−t4とする。)をもって反転されるた
め時刻t5まではLレベルを保持し、時刻t5において
LレベルからHレベルになる。従って、NAND回路5
の出力(基準信号)は、時刻t3からはHレベルを保持
する。このようにして、ワンショット回路1は水平同期
信号レベルがHレベルからLレベルになるとき(前エッ
ヂ)のみワンショットパルス(基準信号)を出力する。
【0008】しかし、従来の基準信号発生装置では水平
同期信号の前エッヂがノイズによって乱れた場合には基
準信号の発生位置が不安定となる問題点があった。そこ
で、上記問題点を解消するために、従来は水平同期信号
の後エッヂで基準信号を発生する基準信号発生装置とし
ている。図7はこの基準信号発生装置の構成を示す回路
図であり、図において、10は微分回路、11はトラン
ジスタ回路、12は電源、13は微分回路10とトラン
ジスタ回路11とを接続するライン、14はトランジス
タ回路11とワンショット回路1とを接続するラインで
あり、ワンショット回路1は図5と同一構成である。
同期信号の前エッヂがノイズによって乱れた場合には基
準信号の発生位置が不安定となる問題点があった。そこ
で、上記問題点を解消するために、従来は水平同期信号
の後エッヂで基準信号を発生する基準信号発生装置とし
ている。図7はこの基準信号発生装置の構成を示す回路
図であり、図において、10は微分回路、11はトラン
ジスタ回路、12は電源、13は微分回路10とトラン
ジスタ回路11とを接続するライン、14はトランジス
タ回路11とワンショット回路1とを接続するラインで
あり、ワンショット回路1は図5と同一構成である。
【0009】次に動作について説明する。図8は図7に
示された基準信号発生装置の動作を示すタイムチャート
である。ワンショット回路1は図5と同一構成であり、
ワンショット回路1の動作説明は省略する。水平同期信
号が時刻t6でHレベルからLレベルになり、時刻t7
でHレベルになると、微分回路10は図8(b)の出力
波形を出力する。この微分回路10の出力波形がトラン
ジスタ回路11に入力されると、出力波形がLレベルの
時(時刻t6からt7まで)にはトランジスタ回路11
は非導通の状態であり、電源からの電圧レベルがワンシ
ョット回路1に入力される。即ち、水平同期信号が時刻
t6でHレベルからLレベルになっても、ワンショット
回路1の入力信号はHレベルを保持している。そして、
微分回路10の出力波形がHレベルになると(時刻t7
の時点)トランジスタ回路11は導通の状態となり、グ
ランドレベルがワンショット回路1に入力される。即
ち、図8(c)に示すようにワンショット回路1の入力
信号は時刻t7でHレベルからLレベルになる。ワンシ
ョット回路1は上記入力信号を入力すると、上記の動作
を行って時刻t7においてワンショットパルス(基準信
号)を出力する。即ち、図7に示された基準信号発生装
置は水平同期信号の後エッヂに同期して基準信号を出力
する。
示された基準信号発生装置の動作を示すタイムチャート
である。ワンショット回路1は図5と同一構成であり、
ワンショット回路1の動作説明は省略する。水平同期信
号が時刻t6でHレベルからLレベルになり、時刻t7
でHレベルになると、微分回路10は図8(b)の出力
波形を出力する。この微分回路10の出力波形がトラン
ジスタ回路11に入力されると、出力波形がLレベルの
時(時刻t6からt7まで)にはトランジスタ回路11
は非導通の状態であり、電源からの電圧レベルがワンシ
ョット回路1に入力される。即ち、水平同期信号が時刻
t6でHレベルからLレベルになっても、ワンショット
回路1の入力信号はHレベルを保持している。そして、
微分回路10の出力波形がHレベルになると(時刻t7
の時点)トランジスタ回路11は導通の状態となり、グ
ランドレベルがワンショット回路1に入力される。即
ち、図8(c)に示すようにワンショット回路1の入力
信号は時刻t7でHレベルからLレベルになる。ワンシ
ョット回路1は上記入力信号を入力すると、上記の動作
を行って時刻t7においてワンショットパルス(基準信
号)を出力する。即ち、図7に示された基準信号発生装
置は水平同期信号の後エッヂに同期して基準信号を出力
する。
【0010】
【発明が解決しようとする課題】従来の画像情報表示装
置の基準信号発生装置は以上のように構成されているの
で、水平同期信号の前エッヂがノイズによって乱れた場
合には基準信号の発生位置が不安定となる問題点があっ
た。さらに、上記問題点を解消するために、従来は水平
同期信号の後エッヂで基準信号を発生する基準信号発生
装置とする方法を用いているが、水平同期信号の後エッ
ヂがノイズによって乱れた場合には上記と同様に基準信
号の発生位置が不安定となる問題点があった。
置の基準信号発生装置は以上のように構成されているの
で、水平同期信号の前エッヂがノイズによって乱れた場
合には基準信号の発生位置が不安定となる問題点があっ
た。さらに、上記問題点を解消するために、従来は水平
同期信号の後エッヂで基準信号を発生する基準信号発生
装置とする方法を用いているが、水平同期信号の後エッ
ヂがノイズによって乱れた場合には上記と同様に基準信
号の発生位置が不安定となる問題点があった。
【0011】この発明は上記のような問題点を解消する
ためになされたもので、水平同期信号の前エッヂ或は後
エッヂのどちらか一方のエッヂに同期した基準信号を選
択し、安定した基準信号を発生する画像情報表示装置の
基準信号発生装置を得ることを目的とする。
ためになされたもので、水平同期信号の前エッヂ或は後
エッヂのどちらか一方のエッヂに同期した基準信号を選
択し、安定した基準信号を発生する画像情報表示装置の
基準信号発生装置を得ることを目的とする。
【0012】
【課題を解決するための手段】この発明に係る画像情報
表示装置の基準信号発生装置は、水平同期信号の前エッ
ヂおよび後エッヂに同期して基準信号を発生し、前エッ
ヂおよび後エッヂに同期した基準信号のうちいずれか一
つを選択する基準信号選択手段を備えたものである。
表示装置の基準信号発生装置は、水平同期信号の前エッ
ヂおよび後エッヂに同期して基準信号を発生し、前エッ
ヂおよび後エッヂに同期した基準信号のうちいずれか一
つを選択する基準信号選択手段を備えたものである。
【0013】
【作用】この発明における画像情報表示装置の基準信号
発生装置、水平同期信号の前エッヂ或は後エッヂのどち
らか一方のエッヂに同期した基準信号を選択し、安定し
た基準信号を発生する。
発生装置、水平同期信号の前エッヂ或は後エッヂのどち
らか一方のエッヂに同期した基準信号を選択し、安定し
た基準信号を発生する。
【0014】
実施例1.以下、この発明の一実施例を図について説明
する。図1はこの発明の一実施例による画像情報表示装
置の基準信号発生装置の構成を示す回路図であり、図に
おいて、15および16は図3と同一構成のワンショッ
ト回路、17は水平同期信号を反転するインバータ回
路、18はセレクタ信号を反転するインバータ回路、1
9はワンショット回路15の出力信号とインバータ回路
18の出力信号とのNAND回路、20はワンショット
回路16の出力信号とセレクタ信号とのNAND回路、
21はNAND回路19の出力信号とNAND回路20
の出力信号とのNOR回路、22はワンショット回路1
5の出力とNAND回路19とを接続するライン、23
はNAND回路19とNOR回路21とを接続するライ
ン、24はインバータ回路17とワンショット回路16
とを接続するライン、25はワンショット回路16とN
AND回路20とを接続するライン、26はNAND回
路20とNOR回路21とを接続するラインである。ま
た、ワンショット回路15は水平同期信号の前エッヂに
同期して基準信号を発生し、ワンショット回路16は水
平同期信号の後エッヂに同期して基準信号を発生するも
のである。さらに、基準信号発生装置はワンショット回
路15および16とインバータ回路17とから水平同期
信号の前エッヂおよび後エッヂに同期した基準信号を発
生する基準信号発生手段を形成し、セレクタ信号を反転
するインバータ回路18とNAND回路19,20、N
OR回路21、とから前エッヂおよび後エッヂに同期し
た基準信号のうちいずれか一つを選択する基準信号選択
手段を形成する。
する。図1はこの発明の一実施例による画像情報表示装
置の基準信号発生装置の構成を示す回路図であり、図に
おいて、15および16は図3と同一構成のワンショッ
ト回路、17は水平同期信号を反転するインバータ回
路、18はセレクタ信号を反転するインバータ回路、1
9はワンショット回路15の出力信号とインバータ回路
18の出力信号とのNAND回路、20はワンショット
回路16の出力信号とセレクタ信号とのNAND回路、
21はNAND回路19の出力信号とNAND回路20
の出力信号とのNOR回路、22はワンショット回路1
5の出力とNAND回路19とを接続するライン、23
はNAND回路19とNOR回路21とを接続するライ
ン、24はインバータ回路17とワンショット回路16
とを接続するライン、25はワンショット回路16とN
AND回路20とを接続するライン、26はNAND回
路20とNOR回路21とを接続するラインである。ま
た、ワンショット回路15は水平同期信号の前エッヂに
同期して基準信号を発生し、ワンショット回路16は水
平同期信号の後エッヂに同期して基準信号を発生するも
のである。さらに、基準信号発生装置はワンショット回
路15および16とインバータ回路17とから水平同期
信号の前エッヂおよび後エッヂに同期した基準信号を発
生する基準信号発生手段を形成し、セレクタ信号を反転
するインバータ回路18とNAND回路19,20、N
OR回路21、とから前エッヂおよび後エッヂに同期し
た基準信号のうちいずれか一つを選択する基準信号選択
手段を形成する。
【0015】次に動作について説明する。図2は画像情
報表示装置の基準信号発生装置の動作を示すタイムチャ
ートであり、(a)はセレクト信号波形、(b)は水平
同期信号波形、(c)はワンショット回路15の出力波
形、(d)はNAND回路19の出力波形、(e)はイ
ンバータ回路17の出力波形、(f)はワンショット回
路16の出力波形、(g)はNAND回路20の出力波
形、(h)はNOR回路21の出力波形、即ち基準信号
波形を示す。まず、ワンショット回路15および16の
動作について説明する。図2(b)に示すように水平同
期信号が時刻t9でHレベルからLレベルになり、時刻
t10でLレベルからHレベルになると(時刻t11か
らt12までも同様である。)、ワンショット回路15
は上記動作により水平同期信号がHレベルからLレベル
になる時点(時刻t9)でワンショットパルス信号を出
力する。(図2(c))一方、ワンショット回路16は
インバータ回路17によって図2(e)に示されるよう
な反転した水平同期信号が入力されるため、この入力信
号がHレベルからLレベルになる時点(時刻t10)で
ワンショットパルス信号を出力する。(図2(f))即
ち、ワンショット回路15は水平同期信号の前エッヂに
同期して基準信号を発生し、ワンショット回路16は水
平同期信号の後エッヂに同期して基準信号を発生する。
報表示装置の基準信号発生装置の動作を示すタイムチャ
ートであり、(a)はセレクト信号波形、(b)は水平
同期信号波形、(c)はワンショット回路15の出力波
形、(d)はNAND回路19の出力波形、(e)はイ
ンバータ回路17の出力波形、(f)はワンショット回
路16の出力波形、(g)はNAND回路20の出力波
形、(h)はNOR回路21の出力波形、即ち基準信号
波形を示す。まず、ワンショット回路15および16の
動作について説明する。図2(b)に示すように水平同
期信号が時刻t9でHレベルからLレベルになり、時刻
t10でLレベルからHレベルになると(時刻t11か
らt12までも同様である。)、ワンショット回路15
は上記動作により水平同期信号がHレベルからLレベル
になる時点(時刻t9)でワンショットパルス信号を出
力する。(図2(c))一方、ワンショット回路16は
インバータ回路17によって図2(e)に示されるよう
な反転した水平同期信号が入力されるため、この入力信
号がHレベルからLレベルになる時点(時刻t10)で
ワンショットパルス信号を出力する。(図2(f))即
ち、ワンショット回路15は水平同期信号の前エッヂに
同期して基準信号を発生し、ワンショット回路16は水
平同期信号の後エッヂに同期して基準信号を発生する。
【0016】ここで、セレクタ信号がHレベル(ON状
態)の状態における(図2(a)の時刻t8まで)基準
信号発生装置の動作について説明する。この状態におい
て、NAND回路19の入力であるインバータ回路18
の出力はLレベルであり、ワンショット回路15の出力
がLレベルとなる時間(時刻t9からt13まで)のみ
NAND回路19の出力はHレベルとなる。(図2
(d))一方、NAND回路20の入力であるセレクタ
信号はHレベルであり、ワンショット回路16の出力状
態に関係なくNAND回路20の出力はLレベルとな
る。(図2(g))そして、NOR回路21にNAND
回路19および20の出力信号が入力され、時刻t9か
らt13までの時間でNOR回路21の出力がLレベル
になる。(図2(h))即ち、セレクタ信号がHレベル
(ON状態)の状態では、ワンショット回路15が選択
され、水平同期信号の前エッヂに同期して基準信号を発
生するものである。
態)の状態における(図2(a)の時刻t8まで)基準
信号発生装置の動作について説明する。この状態におい
て、NAND回路19の入力であるインバータ回路18
の出力はLレベルであり、ワンショット回路15の出力
がLレベルとなる時間(時刻t9からt13まで)のみ
NAND回路19の出力はHレベルとなる。(図2
(d))一方、NAND回路20の入力であるセレクタ
信号はHレベルであり、ワンショット回路16の出力状
態に関係なくNAND回路20の出力はLレベルとな
る。(図2(g))そして、NOR回路21にNAND
回路19および20の出力信号が入力され、時刻t9か
らt13までの時間でNOR回路21の出力がLレベル
になる。(図2(h))即ち、セレクタ信号がHレベル
(ON状態)の状態では、ワンショット回路15が選択
され、水平同期信号の前エッヂに同期して基準信号を発
生するものである。
【0017】次に、セレクタ信号がLレベル(OFF状
態)の状態における(図2(a)の時刻t8以降)基準
信号発生装置の動作について説明する。この状態におい
て、NAND回路19の入力であるインバータ回路18
の出力はHレベルであり、ワンショット回路15の出力
状態に関係なくNAND回路20の出力はLレベルとな
る。(図2(d))一方、NAND回路20の入力であ
るセレクタ信号はLレベルであり、ワンショット回路1
6の出力がLレベルとなる時間(時刻t12からt16
まで)のみNAND回路19の出力はHレベルとなる。
(図2(g))そして、NOR回路21にNAND回路
19および20の出力信号が入力され、時刻t12から
t16までの時間でNOR回路21の出力がLレベルに
なる。(図2(h))即ち、セレクタ信号がLレベル
(OFF状態)の状態では、ワンショット回路16が選
択され、水平同期信号の後エッヂに同期して基準信号を
発生するものである。
態)の状態における(図2(a)の時刻t8以降)基準
信号発生装置の動作について説明する。この状態におい
て、NAND回路19の入力であるインバータ回路18
の出力はHレベルであり、ワンショット回路15の出力
状態に関係なくNAND回路20の出力はLレベルとな
る。(図2(d))一方、NAND回路20の入力であ
るセレクタ信号はLレベルであり、ワンショット回路1
6の出力がLレベルとなる時間(時刻t12からt16
まで)のみNAND回路19の出力はHレベルとなる。
(図2(g))そして、NOR回路21にNAND回路
19および20の出力信号が入力され、時刻t12から
t16までの時間でNOR回路21の出力がLレベルに
なる。(図2(h))即ち、セレクタ信号がLレベル
(OFF状態)の状態では、ワンショット回路16が選
択され、水平同期信号の後エッヂに同期して基準信号を
発生するものである。
【0018】従って、基準信号発生装置は、水平同期信
号の前エッヂおよび後エッヂに同期した基準信号を発生
することができるとともに、セレクタ信号を制御するこ
とにより前エッヂおよび後エッヂに同期した基準信号の
うちいずれか一つを選択することができる。
号の前エッヂおよび後エッヂに同期した基準信号を発生
することができるとともに、セレクタ信号を制御するこ
とにより前エッヂおよび後エッヂに同期した基準信号の
うちいずれか一つを選択することができる。
【0019】なお、上記実施例では入力される水平同期
信号は負極性としたが、これに限定されるものではなく
正極性の場合においてもセレクタ信号の極性を逆にすれ
ば上記実施例と同様な効果を得ることができる。
信号は負極性としたが、これに限定されるものではなく
正極性の場合においてもセレクタ信号の極性を逆にすれ
ば上記実施例と同様な効果を得ることができる。
【0020】
【発明の効果】以上のように、この発明によれば、水平
同期信号の前エッヂおよび後エッヂに同期して基準信号
を発生し、前エッヂおよび後エッヂに同期した基準信号
のうちいずれか一つを選択する手段を備えるように構成
したので、基準信号は水平同期信号の前エッヂもしくは
後エッヂに固定されるものではなく、ノイズの影響を受
けていない方のエッヂに同期した基準信号を選択できる
ので、ノイズに対する影響を軽減することができるとと
もに安定した基準信号を発生する画像情報表示装置の基
準信号発生装置が得られる効果がある。
同期信号の前エッヂおよび後エッヂに同期して基準信号
を発生し、前エッヂおよび後エッヂに同期した基準信号
のうちいずれか一つを選択する手段を備えるように構成
したので、基準信号は水平同期信号の前エッヂもしくは
後エッヂに固定されるものではなく、ノイズの影響を受
けていない方のエッヂに同期した基準信号を選択できる
ので、ノイズに対する影響を軽減することができるとと
もに安定した基準信号を発生する画像情報表示装置の基
準信号発生装置が得られる効果がある。
【図1】この発明の一実施例による画像情報表示装置の
基準信号発生装置の構成を示す回路図である。
基準信号発生装置の構成を示す回路図である。
【図2】図1の基準信号発生装置の動作を示すタイムチ
ャートである。
ャートである。
【図3】従来の画像情報表示装置の基準信号発生装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図4】図3の基準信号発生装置の動作を示すタイムチ
ャートである。
ャートである。
【図5】ワンショット回路の構成を示す回路図である。
【図6】ワンショット回路の動作を示すタイムチャート
である。
である。
【図7】従来の画像情報表示装置の基準信号発生装置の
他の構成を示す回路図である。
他の構成を示す回路図である。
【図8】図7の基準信号発生装置の動作を示すタイムチ
ャートである。
ャートである。
15 ワンショット回路(基準信号発生手段) 16 ワンショット回路(基準信号発生手段) 17 インバータ回路(基準信号発生手段) 18 インバータ回路(基準信号選択手段) 19 NAND回路(基準信号選択手段) 20 NAND回路(基準信号選択手段) 21 NOR回路(基準信号選択手段)
Claims (1)
- 【請求項1】 水平同期信号の前エッヂおよび後エッヂ
に同期して図形表示を開始するための基準となる基準信
号を発生する少なくとも2つ以上の基準信号発生手段
と、前記前エッヂおよび後エッヂに同期した基準信号の
うちいずれか一つを選択する基準信号選択手段とを備え
た画像情報表示装置の基準信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4351617A JPH06175635A (ja) | 1992-12-09 | 1992-12-09 | 画像情報表示装置の基準信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4351617A JPH06175635A (ja) | 1992-12-09 | 1992-12-09 | 画像情報表示装置の基準信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06175635A true JPH06175635A (ja) | 1994-06-24 |
Family
ID=18418477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4351617A Pending JPH06175635A (ja) | 1992-12-09 | 1992-12-09 | 画像情報表示装置の基準信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06175635A (ja) |
-
1992
- 1992-12-09 JP JP4351617A patent/JPH06175635A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07202657A (ja) | ディジタル遅延線 | |
| JP3039781B1 (ja) | タイマ回路 | |
| JPH06175635A (ja) | 画像情報表示装置の基準信号発生装置 | |
| JP2000284761A (ja) | 表示装置および表示装置用インターフェイス回路 | |
| JPH05327486A (ja) | 同期信号生成回路 | |
| JPH1155602A (ja) | デジタル位相合わせ装置 | |
| JPS63224480A (ja) | 同期信号発生装置 | |
| JPS58209214A (ja) | 遅延補償方法及びその装置 | |
| JPH06178206A (ja) | 画面表示切替方法 | |
| JP2701273B2 (ja) | 発振出力制御回路 | |
| JPH07143369A (ja) | 電源同期パルス生成回路 | |
| JPH03141393A (ja) | 水平同期パルス計測回路 | |
| KR0186058B1 (ko) | 동기식 클럭 발생회로 | |
| JPH03192923A (ja) | クロック発生回路 | |
| JPS61228726A (ja) | 発振出力制御回路 | |
| JPH10319933A (ja) | ドットクロック発生回路 | |
| JP2978603B2 (ja) | デジタル周波数発生装置間の位相制御回路 | |
| JP2645039B2 (ja) | 位相同期ループ回路 | |
| JP2022156708A (ja) | クロック同期回路、半導体装置、及びクロック同期方法 | |
| JP2929837B2 (ja) | 信号同期回路 | |
| JPH1023292A (ja) | クロック生成回路 | |
| JPH10226104A (ja) | ビデオクロック同期回路 | |
| JPH10207442A (ja) | 映像表示装置の制御回路 | |
| JPH05252410A (ja) | 画像出力装置 | |
| JPH0521388B2 (ja) |