JPS58209235A - ノイズリダクシヨン装置 - Google Patents
ノイズリダクシヨン装置Info
- Publication number
- JPS58209235A JPS58209235A JP9288782A JP9288782A JPS58209235A JP S58209235 A JPS58209235 A JP S58209235A JP 9288782 A JP9288782 A JP 9288782A JP 9288782 A JP9288782 A JP 9288782A JP S58209235 A JPS58209235 A JP S58209235A
- Authority
- JP
- Japan
- Prior art keywords
- variable impedance
- circuit
- signal
- noise reduction
- reduction device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
- H04B1/64—Volume compression or expansion arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はテープレコーダ等に好適するノイズリダクシ
ョン装置の改良に関する。
ョン装置の改良に関する。
従来、コンパクトカセット型テープレコーダ等のノイズ
リダクション装置として第１図に示すように構成された
ものが知られている。
リダクション装置として第１図に示すように構成された
ものが知られている。
すなわち、これはいわゆるドルビーＢタイプと称さｎて
いるもので、エンコード（ＥＮＯＯＤＢ）時には入力端
（ＩＮ）Ｋ印加される信Ｊｒ５を増幅器１１を介してそ
のまま加算回路１２Ｖｃｉ！ｉｌｌ＜メイン信号系と、
増幅器１３、フィルタ回路１４、増幅器１５およびリミ
ッタ１６を介して上記加算回路１２に導くサイドチェー
ン信号系とに分けられている。そして、この場合増幅器
１５の出力を増幅器１７および検波回路１８を通して得
られるコントロール堡号で町変抵仇１９の抵抗値をコン
トロールすることによシ、フィルタ特性を変化せしめる
ようにして出力端（ＯＵＴ）から第２図（ａ）に示すよ
うなエンコード特性を有した信号が導出される。
いるもので、エンコード（ＥＮＯＯＤＢ）時には入力端
（ＩＮ）Ｋ印加される信Ｊｒ５を増幅器１１を介してそ
のまま加算回路１２Ｖｃｉ！ｉｌｌ＜メイン信号系と、
増幅器１３、フィルタ回路１４、増幅器１５およびリミ
ッタ１６を介して上記加算回路１２に導くサイドチェー
ン信号系とに分けられている。そして、この場合増幅器
１５の出力を増幅器１７および検波回路１８を通して得
られるコントロール堡号で町変抵仇１９の抵抗値をコン
トロールすることによシ、フィルタ特性を変化せしめる
ようにして出力端（ＯＵＴ）から第２図（ａ）に示すよ
うなエンコード特性を有した信号が導出される。
壕だ、デコード（ＤＥＣＯＲ，Ｄ）時には上述したエン
コード時と略反対の手順を経ることにより、第２図ｆｂ
ｌに示すようなデコード特性を有した信号が出力端（Ｏ
ＵＴ）から導出される。
コード時と略反対の手順を経ることにより、第２図ｆｂ
ｌに示すようなデコード特性を有した信号が出力端（Ｏ
ＵＴ）から導出される。
なお、図中（Ｓｌ ）は（ａｌ ＝点側でエンコード（
ＢＮＣＯＤＥ）状態に且つ（ｂｌ接点側でデコード（Ｄ
ＥＯＯＤＥ）状態に切換えるスイッチである。
ＢＮＣＯＤＥ）状態に且つ（ｂｌ接点側でデコード（Ｄ
ＥＯＯＤＥ）状態に切換えるスイッチである。
しかしながら、以上のような従来のノイズリダクション
装置にあっては、通常のコンパクト型カセットテープレ
コーダに適用した場合には十分ガ特性を得られるものの
、テープスピードが遅いマイクロ型カセットテープレコ
ーダに適用した場合等の如く高周波ならびに大レベル録
音に間畑のある機器では十分な特性を得ることができな
いという欠点を有していた。
装置にあっては、通常のコンパクト型カセットテープレ
コーダに適用した場合には十分ガ特性を得られるものの
、テープスピードが遅いマイクロ型カセットテープレコ
ーダに適用した場合等の如く高周波ならびに大レベル録
音に間畑のある機器では十分な特性を得ることができな
いという欠点を有していた。
つまシ、後者のような機器に適用した場合には、録音レ
ベルを高くすると高域飽和が生じ易いからである。
ベルを高くすると高域飽和が生じ易いからである。
そこで、この発明は以上のような点に鑑みて寿さｎたも
ので、例えばマイクロ型カセットテープレコーダ等のテ
ープスピードが遅い機器に適用しても高層飽和のない十
分な特性が得られるように改良した極めて良好なるノイ
ズリダクション装置を提供することを目的としている。
ので、例えばマイクロ型カセットテープレコーダ等のテ
ープスピードが遅い機器に適用しても高層飽和のない十
分な特性が得られるように改良した極めて良好なるノイ
ズリダクション装置を提供することを目的としている。
すなわち、この発明によるノイズリダクション装置は、
エンコード用またはデコード用の入力信号をメイン信号
系とサイドチェーン信号系とに分離する第１の手段と、
前記入力信号の変化に応じたコントロール電圧を生成す
る第２の手段と、前記サイドチェーン信号系に含まれる
フィルタ回路および該フィルタ回路の特性を変化ぜしめ
る可変インピーダンスを与えるもので、前記第２の手段
によって同相ゲインから逆相ゲインまでコントロールさ
れる電圧制御型増幅器でなる可変インピーダンス回路と
、前記メイン信号系を通った１４７７号と前記サイドチ
ェーン年号系に含着れる可変インピーダンス回路を通っ
たサイドチェーン信号とを加算してエンコード出力管た
はデコード出力を導出する第３の手段とを具備して乏る
ことを特徴としている。
エンコード用またはデコード用の入力信号をメイン信号
系とサイドチェーン信号系とに分離する第１の手段と、
前記入力信号の変化に応じたコントロール電圧を生成す
る第２の手段と、前記サイドチェーン信号系に含まれる
フィルタ回路および該フィルタ回路の特性を変化ぜしめ
る可変インピーダンスを与えるもので、前記第２の手段
によって同相ゲインから逆相ゲインまでコントロールさ
れる電圧制御型増幅器でなる可変インピーダンス回路と
、前記メイン信号系を通った１４７７号と前記サイドチ
ェーン年号系に含着れる可変インピーダンス回路を通っ
たサイドチェーン信号とを加算してエンコード出力管た
はデコード出力を導出する第３の手段とを具備して乏る
ことを特徴としている。
〔発明の冥施伜１〕
以下図面を参照してこの発明の一実施例につき計細に説
明する。
明する。
すなわち、第３図に示すようにスイッチ（Ｓ、１）がｆ
ａｌ接点側にあるエンコード（ＢＮＯＯＤＥ）状態でト
ズ、入力端（ＩＮ）に印加される信号を増幅器２１を介
し３てその１ま加算回路２２ＶＣ癩＜メイン信号系と、
増幅器２３、フィルタ回路２４および可変インピーダン
ス回路２５を介して上記加算回路２２に導くサイドチェ
ーン信号系とに分けられている。そして、この場合加算
（ロ）路２２の出力を増幅器２６および検波回路２７を
通して７％られるコントロール電圧で可変インピーダン
ス回路２５のインピーダンス値をコントロールすること
により、フィルタ特性ｅｆ化せしめるようにして後述す
るようガエンコード特性を有した信号が出力端（ＯＵＴ
）から構出される。
ａｌ接点側にあるエンコード（ＢＮＯＯＤＥ）状態でト
ズ、入力端（ＩＮ）に印加される信号を増幅器２１を介
し３てその１ま加算回路２２ＶＣ癩＜メイン信号系と、
増幅器２３、フィルタ回路２４および可変インピーダン
ス回路２５を介して上記加算回路２２に導くサイドチェ
ーン信号系とに分けられている。そして、この場合加算
（ロ）路２２の出力を増幅器２６および検波回路２７を
通して７％られるコントロール電圧で可変インピーダン
ス回路２５のインピーダンス値をコントロールすること
により、フィルタ特性ｅｆ化せしめるようにして後述す
るようガエンコード特性を有した信号が出力端（ＯＵＴ
）から構出される。
１だ、スイッチ（Ｓｌ、 ）が（ｈｌ接点側にあるデコ
ード（ＤＥＣＯＤＢ）状態は、上述したエンコード時と
略反対の手順を経ることによシ、後述するようなデコー
ド特性を有した信号が出力端（ＯＵＴ）から１出てれる
。
ード（ＤＥＣＯＤＢ）状態は、上述したエンコード時と
略反対の手順を経ることによシ、後述するようなデコー
ド特性を有した信号が出力端（ＯＵＴ）から１出てれる
。
第４図は以上における可変インピーダンス回路２５の具
体例を示すもので、上記フィルタ回路２４からの入力信
号が印加される下側差動対トランジスタ（Ｑ、＋ ）
−（Ｑ！ ）および上記検波回路２７からのコントロー
ル電圧が印加される上側差動対トランジスタ（Ｑ、 ）
、 （Ｑ４）および（Ｑり、（Ｑａ）とによるダブル
バランス構成の電圧制御型増幅器（ＶＯＡ）の一種とな
っている。
体例を示すもので、上記フィルタ回路２４からの入力信
号が印加される下側差動対トランジスタ（Ｑ、＋ ）
−（Ｑ！ ）および上記検波回路２７からのコントロー
ル電圧が印加される上側差動対トランジスタ（Ｑ、 ）
、 （Ｑ４）および（Ｑり、（Ｑａ）とによるダブル
バランス構成の電圧制御型増幅器（ＶＯＡ）の一種とな
っている。
第５図は第４図に示した可変インピーダンス回路２４を
含めて第３図の各部の無体例を示したもので、検波回路
２７はダイオード（ＤＩ）。
含めて第３図の各部の無体例を示したもので、検波回路
２７はダイオード（ＤＩ）。
（Ｄｔ）からの検波出力を抵抗（Ｒ，、） 、 （Ｒ，
）で分圧して得られるコントロール電圧を、可変インピ
ーダンス回路２５の上側差動対トランジスタ（Ｑｓｌ
） 、 （Ｑａ ）のペースに供給している。
）で分圧して得られるコントロール電圧を、可変インピ
ーダンス回路２５の上側差動対トランジスタ（Ｑｓｌ
） 、 （Ｑａ ）のペースに供給している。
また、可変インピーダンス回路２５は、その上側差動対
トランジスタ（Ｑ、 ） 、 （Ｑｌｌ）のベースにバ
イアス電圧（ＶＢ ）が供給されていると共に、同（Ｑ
ｓ）のコレクタからの出力が帰還構成の増幅器２８およ
びダイオード（Ｄ、 ） 、（Ｄ４ ）でなるクリッピ
ング回路２９を介して加算回路２２に供給される如くな
されている。
トランジスタ（Ｑ、 ） 、 （Ｑｌｌ）のベースにバ
イアス電圧（ＶＢ ）が供給されていると共に、同（Ｑ
ｓ）のコレクタからの出力が帰還構成の増幅器２８およ
びダイオード（Ｄ、 ） 、（Ｄ４ ）でなるクリッピ
ング回路２９を介して加算回路２２に供給される如くな
されている。
而して、以上の構成において可変インピーダンス回路２
５はトランジスタ（Ｑｌ）〜（Ｑａ）を有したバブルバ
ランス回路であって、（Ｑ、）のベースに加えられる入
力信号（Ｖｉｎ）が、（Ｑｌ）、（Ｑ、）のエミッタ間
に接続された抵抗変換されて（Ｑ、 ） 、 （Ｑｔ
）とに互いに逆相間係で流される。そして、コントロー
ル電圧（ｖ′ｃ）力負極性（ｌ Ｖ’ｃ Ｉ（２ＶＴ
）の状態では、（Ｑ４）、（Ｑ、ｌがオンで（Ｑ３）、
（Ｑｌ、ｌ）がオフと々って、負荷抵抗（ＲＬ、）には
入力と同相の出力信号が生じる。
５はトランジスタ（Ｑｌ）〜（Ｑａ）を有したバブルバ
ランス回路であって、（Ｑ、）のベースに加えられる入
力信号（Ｖｉｎ）が、（Ｑｌ）、（Ｑ、）のエミッタ間
に接続された抵抗変換されて（Ｑ、 ） 、 （Ｑｔ
）とに互いに逆相間係で流される。そして、コントロー
ル電圧（ｖ′ｃ）力負極性（ｌ Ｖ’ｃ Ｉ（２ＶＴ
）の状態では、（Ｑ４）、（Ｑ、ｌがオンで（Ｑ３）、
（Ｑｌ、ｌ）がオフと々って、負荷抵抗（ＲＬ、）には
入力と同相の出力信号が生じる。
ここで、Ｒｏ＝ＲＬ、 としておけば、このときの可
変インピーダンス回路２５のゲインは１（ＯｄＢ ）
となる（スΦ常このゲインは１以下で便用される）。
変インピーダンス回路２５のゲインは１（ＯｄＢ ）
となる（スΦ常このゲインは１以下で便用される）。
そして、コントロール電圧（Ｖｃ’）がＯ電位に近づく
とゲインは次第に減少し、Ｖ ｃ ｗ Ｏで理想的ｖｃ
動作していればゲイン０（−ｏｏｄＢ）となる。
とゲインは次第に減少し、Ｖ ｃ ｗ Ｏで理想的ｖｃ
動作していればゲイン０（−ｏｏｄＢ）となる。
さらに、コントロール電圧（Ｖｃ’） が上昇して正
極性になると、今度は（Ｑ４）、（Ｑ、） がオフで
（Ｑｌ ＞ 、 （Ｑａ ）がオンとなって、負荷抵抗
（ＲＬ、）には入力と逆相の出力信号が生じるようにな
る。
極性になると、今度は（Ｑ４）、（Ｑ、） がオフで
（Ｑｌ ＞ 、 （Ｑａ ）がオンとなって、負荷抵抗
（ＲＬ、）には入力と逆相の出力信号が生じるようにな
る。
第６図は以上のような可変インピーダンス（２）路２５
の特性を示している。
の特性を示している。
次に、以上のような可変インピーダンス回路２５？！−
使用してなるノイズリダクション装置の二ンコード動作
について説明する。
使用してなるノイズリダクション装置の二ンコード動作
について説明する。
先ず、入力信号が小侶号レベルのとき検波回路２７から
のコントロール電圧（Ｖｃ）に対して実際に（Ｑ、）、
（Ｑ、）のペースに印加されるコントロール電圧（Ｖｅ
’） が負極性となるようにバイアス電圧（ＶＢ）の
値が設定されているものとする。
のコントロール電圧（Ｖｃ）に対して実際に（Ｑ、）、
（Ｑ、）のペースに印加されるコントロール電圧（Ｖｅ
’） が負極性となるようにバイアス電圧（ＶＢ）の
値が設定されているものとする。
而して、この状態では前述したように可変インピーダン
ス回路２５のゲインは１であるから、メイン信号とバイ
パス特性のフィルタ回路２４を一巾ったサイドチェイン
信号とが加算回路２２で加え合わされることになるから
、第７図に示したように高域がブーストされた信号が出
力端（ＯＵＴ ）から導出される。
ス回路２５のゲインは１であるから、メイン信号とバイ
パス特性のフィルタ回路２４を一巾ったサイドチェイン
信号とが加算回路２２で加え合わされることになるから
、第７図に示したように高域がブーストされた信号が出
力端（ＯＵＴ ）から導出される。
そして、入力レベルが大きくなって検波回路２７からの
コントロール電圧（Ｖｃ）が大きくなることによシ、（
Ｖｃ’） が負極性から０電位に近づくと、可変イン
ピーダンス回路２５のゲインは前述したように−■に近
くなるため、出力端（ＯＵＴ ）からは次第にメイン信
号のみが導出さ几るようになり、第７図に示したように
フラット々特性に近づくことにｈる。
コントロール電圧（Ｖｃ）が大きくなることによシ、（
Ｖｃ’） が負極性から０電位に近づくと、可変イン
ピーダンス回路２５のゲインは前述したように−■に近
くなるため、出力端（ＯＵＴ ）からは次第にメイン信
号のみが導出さ几るようになり、第７図に示したように
フラット々特性に近づくことにｈる。
さらに、入力レベルが大きくなると、（Ｖ ｅ’ ）が
正極性になることによってこのときの可変インピーダン
ス回路２５の出力信号が入力信号に対して逆位相になっ
ているので、メイン信号からサイドチェイン信号が減算
さｎる状態と力るために、出力端（ＯＵＴ ）から導出
される出力信号は第７図に示したように高域が低下した
特性となる。
正極性になることによってこのときの可変インピーダン
ス回路２５の出力信号が入力信号に対して逆位相になっ
ているので、メイン信号からサイドチェイン信号が減算
さｎる状態と力るために、出力端（ＯＵＴ ）から導出
される出力信号は第７図に示したように高域が低下した
特性となる。
これは、テープレコーダに特有なＸ＝大し゛ベルでの飽
和を防止するのに刹効である。
和を防止するのに刹効である。
また、デコード時においては加算回路２２の圧力が増幅
器２３の入力に加えられることにより、第８図に示した
ようにエンコード時とは逆の特性となる。
器２３の入力に加えられることにより、第８図に示した
ようにエンコード時とは逆の特性となる。
つまり、かかるノイズリダクション装置はテープレコー
ダに適用した場合、低レベルの扁城を上げて録音し、再
生時にそれをトげることによってノイズを低減すると共
に、高レベルの高域をＦげて録音し、再生時にそれを上
げることによって高域の飽和を防止することができるも
のである。
ダに適用した場合、低レベルの扁城を上げて録音し、再
生時にそれをトげることによってノイズを低減すると共
に、高レベルの高域をＦげて録音し、再生時にそれを上
げることによって高域の飽和を防止することができるも
のである。
また、このようなノイズリダクション装置はいうならは
デュアルパス方式であるから、トーンバースト等の如き
するどい立ち上り特性を有し定入力係着に対してはクリ
ッピング回路２９によって不要なオーバーシュートを除
去することができるようになシ、以ってそれだけダイナ
ミック特性の向上に蚕毒することが可能となる。
デュアルパス方式であるから、トーンバースト等の如き
するどい立ち上り特性を有し定入力係着に対してはクリ
ッピング回路２９によって不要なオーバーシュートを除
去することができるようになシ、以ってそれだけダイナ
ミック特性の向上に蚕毒することが可能となる。
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
個°１１えば、可変インピーダンス回路２５については
第９図（ａｌ 、 （ｂ）にボすようにゲイン（−八）
または（Ａ）の反転増幅器、？ Ｕ ａまたはｓｏｂと
ゲインが０〜２人または一２Ａ−０”ｉで変化する電圧
制御型増幅器３１ａまたは、９ ｌ ｂを組合せてなる
ものを使用してもよい。
第９図（ａｌ 、 （ｂ）にボすようにゲイン（−八）
または（Ａ）の反転増幅器、？ Ｕ ａまたはｓｏｂと
ゲインが０〜２人または一２Ａ−０”ｉで変化する電圧
制御型増幅器３１ａまたは、９ ｌ ｂを組合せてなる
ものを使用してもよい。
そして、デコード時Ｃては第１０図に示すようにレベル
締出すなわち検波［０］路２７′ の入力として入力端
（Ｉ Ｎ ）（ｌＩｌから取り出すようにしてもよい。
締出すなわち検波［０］路２７′ の入力として入力端
（Ｉ Ｎ ）（ｌＩｌから取り出すようにしてもよい。
この場合、可変インピーダンス回路２５′のゲイン−に
〜十Ｋ（但し、ＩＫｌく１）まで変化するように設足す
るものとする。
〜十Ｋ（但し、ＩＫｌく１）まで変化するように設足す
るものとする。
また、フィルタ回路２４についてはへイパス特性以外の
特性を有したものを使用するようにしてもよいものであ
る。
特性を有したものを使用するようにしてもよいものであ
る。
従って、以上詳述したようにこの発明によれば、例えば
マイクロ型カセットテープレコーダ等のテープスピード
の遅い機器に適用しても高域飽和の々い十分な特性が得
らｎるように改良した極めて良好なるノイズリダクショ
ン装置を提供することが可能となる。
マイクロ型カセットテープレコーダ等のテープスピード
の遅い機器に適用しても高域飽和の々い十分な特性が得
らｎるように改良した極めて良好なるノイズリダクショ
ン装置を提供することが可能となる。
第１図は従来のノイズリダクション装置を示す構成図、
第２図（ａｌ 、 ｔｂｌは第１図のエンコード特性お
よびデコード特性を示す曲線図、第３図はこの発明に係
るノイズリダクション装置の一実施例を示す構成図、牟
４図は第３図の可変インピーダンス回路部の具体例を示
す構成図、第５図は第３図の各部の具体例を示す構成図
、第６図は第４図、第５図の可変インピーダンス回路の
特性を示す曲蛾図、第７図、第８図は第３図、第５図の
エンコード特性およびデコード特性ケ示す曲線図、第９
図（ａｌ 、 （ｂ）は第３図の可変インピーダンス回
路の他のａｈる具体例を示す構成図、第１０図はこの発
明の他の実施例を示すデコード系の構成図である。 （ＩＮ）・・・入力端、２１川増幅器、２３・・・加算
回路、２４・・・フィルタ回路、２５由可変インピ一ダ
ンス回路、２６・・・増幅器、２７・・・検彼回路、２
８・・・増幅器、２９・・・クリッピング回路、（Ｓ＋
、） ・・・スイッチ、（ＯＵＴ）・・・出方端。
第２図（ａｌ 、 ｔｂｌは第１図のエンコード特性お
よびデコード特性を示す曲線図、第３図はこの発明に係
るノイズリダクション装置の一実施例を示す構成図、牟
４図は第３図の可変インピーダンス回路部の具体例を示
す構成図、第５図は第３図の各部の具体例を示す構成図
、第６図は第４図、第５図の可変インピーダンス回路の
特性を示す曲蛾図、第７図、第８図は第３図、第５図の
エンコード特性およびデコード特性ケ示す曲線図、第９
図（ａｌ 、 （ｂ）は第３図の可変インピーダンス回
路の他のａｈる具体例を示す構成図、第１０図はこの発
明の他の実施例を示すデコード系の構成図である。 （ＩＮ）・・・入力端、２１川増幅器、２３・・・加算
回路、２４・・・フィルタ回路、２５由可変インピ一ダ
ンス回路、２６・・・増幅器、２７・・・検彼回路、２
８・・・増幅器、２９・・・クリッピング回路、（Ｓ＋
、） ・・・スイッチ、（ＯＵＴ）・・・出方端。
Claims (1)
- エンコード用またはデコード用の入力信号をメイン信号
系とサイドチェーン信号系とに分離する第１の手段と、
前記入力信号の変化に応じたコントロール電圧を生成す
る第２の手段と、前記サイドチェーン信号系に含着れる
フィルタ回路および該フィルタ回路の特性を変化せしめ
る可変インピーダンスを与えるもので前記第２の手段に
よるコントロール電圧によって同相ゲインから逆相ゲイ
ンまでコントロールされる電圧制御型増幅器でなる可変
インピーダンス回路と、前記メイン信号系を通ったメイ
ン信号と前記サイドチェーン信号系に含まれる１］変イ
ンビーダンヌー」路を通ったサイドチェーン信号とを加
算してエンコード出力またはデコード出力を梼出する第
３の手段とを具備してなることを特許とするノイズリダ
クション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9288782A JPS58209235A (ja) | 1982-05-31 | 1982-05-31 | ノイズリダクシヨン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9288782A JPS58209235A (ja) | 1982-05-31 | 1982-05-31 | ノイズリダクシヨン装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58209235A true JPS58209235A (ja) | 1983-12-06 |
Family
ID=14066962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9288782A Pending JPS58209235A (ja) | 1982-05-31 | 1982-05-31 | ノイズリダクシヨン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58209235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6366763A (ja) * | 1986-09-09 | 1988-03-25 | Matsushita Electric Ind Co Ltd | ノイズリダクシヨン回路 |
-
1982
- 1982-05-31 JP JP9288782A patent/JPS58209235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6366763A (ja) * | 1986-09-09 | 1988-03-25 | Matsushita Electric Ind Co Ltd | ノイズリダクシヨン回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006441B1 (ko) | 디지탈 및 아날로그 변환시스템 | |
| JPH07105118B2 (ja) | スレッショルドトラッキング方式 | |
| KR840004832A (ko) | 주파수 변조파 신호의 2차 왜곡 저감장치 | |
| JPH02131615A (ja) | 波形再生回路 | |
| JP2547732B2 (ja) | リミッタ回路 | |
| JPH0572028B2 (ja) | ||
| JPS6232850B2 (ja) | ||
| JP2715481B2 (ja) | パルス幅変調信号再生回路 | |
| JPH0447362B2 (ja) | ||
| JPS60216627A (ja) | デジタルデ−タ生成装置 | |
| JP2917273B2 (ja) | ノイズリダクション装置 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| RU2018181C1 (ru) | Устройство для динамического ограничения шума в канале магнитной записи и воспроизведения звуковой информации | |
| JP2582502B2 (ja) | 磁気テープ装置の記録電流設定方法 | |
| SU1554012A1 (ru) | Устройство дл понижени шума фонограммы при воспроизведении | |
| KR960011846A (ko) | 노이즈 제거장치 | |
| JPS586608A (ja) | 時定数制御自在な時定数回路 | |
| JPS62252501A (ja) | 雑音低減回路 | |
| KR940012239A (ko) | 자기기록 재쟁장치 | |
| JPH04141804A (ja) | 磁気記録装置 | |
| JPS60224151A (ja) | 磁気記録再生回路 | |
| JPH04121802A (ja) | フレキシブルディスク装置 | |
| JPS58108588A (ja) | 音声信号処理装置 | |
| JPS58194115A (ja) | ダイナミツクエンフアシス，デイエンフアシス回路 | |
| JPS586612A (ja) | 回路特性制御装置 |