JPS58210575A - 電子回路パツケ−ジの故障診断方法 - Google Patents
電子回路パツケ−ジの故障診断方法Info
- Publication number
- JPS58210575A JPS58210575A JP57092761A JP9276182A JPS58210575A JP S58210575 A JPS58210575 A JP S58210575A JP 57092761 A JP57092761 A JP 57092761A JP 9276182 A JP9276182 A JP 9276182A JP S58210575 A JPS58210575 A JP S58210575A
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- electronic circuit
- suspected
- package
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000002950 deficient Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 abstract 2
- 238000003745 diagnosis Methods 0.000 description 3
- 238000002405 diagnostic procedure Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2843—In-circuit-testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子回路パッケージの故障診断方法に関し、特
に入出力が［Ｊ、ｒｏＪ、ｒｌでもＯでもない」の三つ
の状態を取り得る論理素子を搭載した電子回路パッケー
ジの故障診断方法に関する。
に入出力が［Ｊ、ｒｏＪ、ｒｌでもＯでもない」の三つ
の状態を取り得る論理素子を搭載した電子回路パッケー
ジの故障診断方法に関する。
従来、論理素子を搭載した電子回路パッケージ等が正常
に動作しない場合の診断方法としては、外部との接続部
にある入力データを与え、これに対する回路の応答を入
力側よシ順次追跡し、他の方法によって得られた正しい
状態との差異を発見することによシネ良の素子を推定す
る方法がとられていた。しかるに、回路が複雑化するに
伴い、正しい状態をあらかじめ得ることが極めて難しく
なってきた。
に動作しない場合の診断方法としては、外部との接続部
にある入力データを与え、これに対する回路の応答を入
力側よシ順次追跡し、他の方法によって得られた正しい
状態との差異を発見することによシネ良の素子を推定す
る方法がとられていた。しかるに、回路が複雑化するに
伴い、正しい状態をあらかじめ得ることが極めて難しく
なってきた。
又、仮に不良と思われる回路素子が推定できたとしても
、それを不良と断定する材料に乏しく、被疑素子を配線
基板よシ取外して試験しなければならなかりた。しかし
、配線基板からの回路素子の取外しは多大の工数を要す
るのみならず、その回路素子の周辺の配線や他の回路素
子にも損傷を与え配線基板の信頼性を著しく損うという
欠点があった。
、それを不良と断定する材料に乏しく、被疑素子を配線
基板よシ取外して試験しなければならなかりた。しかし
、配線基板からの回路素子の取外しは多大の工数を要す
るのみならず、その回路素子の周辺の配線や他の回路素
子にも損傷を与え配線基板の信頼性を著しく損うという
欠点があった。
本発明は上記欠点を除去し、ｒｌＪ、ｒｏ、ｊ。
「１でも０でもない」の三状態を取ル得る回路素子を配
線基板よシ取外すことなシその良否を判定できる電子回
路パッケージの故障診断方法を提供するものである。
線基板よシ取外すことなシその良否を判定できる電子回
路パッケージの故障診断方法を提供するものである。
本発明の電子回路パッケージの故障診断方法は、故障し
た電子回路パラマージの被疑故障回路素子を高インピー
ダンス状態にする手順と、前記被疑故障回路素子と同一
極類で予め良品である仁とが確認されている良品回路素
子を前記被疑故障回路素子罠並列に接続する手順と、前
記電子回路パッケージを動作させ、正常動作したときは
前記被疑故障回路素子を不良回路素子と判定する手順と
を含んで構成される。
た電子回路パラマージの被疑故障回路素子を高インピー
ダンス状態にする手順と、前記被疑故障回路素子と同一
極類で予め良品である仁とが確認されている良品回路素
子を前記被疑故障回路素子罠並列に接続する手順と、前
記電子回路パッケージを動作させ、正常動作したときは
前記被疑故障回路素子を不良回路素子と判定する手順と
を含んで構成される。
次に１本発明の実施例について図面を用いて説明する。
第１図は本発明の一実施例を説明するための斜視図であ
る。
る。
電子回路パッケージの配線基板１には回路素子２が多数
搭載され、接続されている。このうち、回路素子２ａが
不良になっていると疑われている被疑故障回路素子とす
る。
搭載され、接続されている。このうち、回路素子２ａが
不良になっていると疑われている被疑故障回路素子とす
る。
被疑故障回路素子２ａはｒ−ＩＪ、ｒＯｊｒｌでも０で
もない」の王状態を取シ得る回路素子であれば良い。こ
のような回路素子は多数あって、マイクロプロセッサ（
例ｔｔｆ、μＰＩＭ’７８０．Ｚ８０等）等がその例で
ある。「１でも０でもない」状態とはオープン状態かあ
るいはそれに近い高インピーダンス状態であることを意
味する。
もない」の王状態を取シ得る回路素子であれば良い。こ
のような回路素子は多数あって、マイクロプロセッサ（
例ｔｔｆ、μＰＩＭ’７８０．Ｚ８０等）等がその例で
ある。「１でも０でもない」状態とはオープン状態かあ
るいはそれに近い高インピーダンス状態であることを意
味する。
まず、電子回路パッケージを操作して被疑故障回路素子
２ａを「１でも０でもない」状態、即ち高インピーダン
ス状態にする。
２ａを「１でも０でもない」状態、即ち高インピーダン
ス状態にする。
次に、被疑故障回路素子２ａと同一種類で、予め良品で
あることが確認されている良品回路素子３をクリップ４
によって被疑故障回路素子２８に並列に接続する。そし
て、電子回路パッケージを動作させる。このとき、電子
回路パッケージが正常動作したならば、被疑故障回路素
子２ａは不良品動作したならば、被疑故障回路素子は不
良であると判断される。なぜならば、（１）被疑故障回
路素子２ａをパッケージ内の他の素子と電気的に接続し
てパッケージ全体を試験したとき結果は否であった。（
２）被疑故障回路素子２ａを電気的に他の回路よシ独立
させ、その代シに被疑故障回路素子２ａと同一種類で、
かつ予め良品であることが確認されている良品回路素子
３を並列接続して電子回路パッケージ全体を試験したと
き、その結果は良である。
あることが確認されている良品回路素子３をクリップ４
によって被疑故障回路素子２８に並列に接続する。そし
て、電子回路パッケージを動作させる。このとき、電子
回路パッケージが正常動作したならば、被疑故障回路素
子２ａは不良品動作したならば、被疑故障回路素子は不
良であると判断される。なぜならば、（１）被疑故障回
路素子２ａをパッケージ内の他の素子と電気的に接続し
てパッケージ全体を試験したとき結果は否であった。（
２）被疑故障回路素子２ａを電気的に他の回路よシ独立
させ、その代シに被疑故障回路素子２ａと同一種類で、
かつ予め良品であることが確認されている良品回路素子
３を並列接続して電子回路パッケージ全体を試験したと
き、その結果は良である。
以上の二つのことから被疑故障回路素子を不良と判定で
きるのである。
きるのである。
以上詳細に説明したように、本発明によれば、被疑故障
回路素子を配線基板から取外すことなく良品か不良かを
判定できるのでその効果は大きい。
回路素子を配線基板から取外すことなく良品か不良かを
判定できるのでその効果は大きい。
第１図は本発明−の一実施例を説明するための斜視図で
ある。 １・・・・・・配線基板、２・・・・・・回路素子、２
ａ・・・・・・被疑故障回路素子、３・・・・・・良品
回路素子、４・・・・・・クリップ。 ３８２ ＄ｔい
ある。 １・・・・・・配線基板、２・・・・・・回路素子、２
ａ・・・・・・被疑故障回路素子、３・・・・・・良品
回路素子、４・・・・・・クリップ。 ３８２ ＄ｔい
Claims (1)
- 故障した電子回路パッケージの被疑故障回路素子を高イ
ンピーダンス状態にする手順と、前記被疑故障回路素子
と同一種類で予め良品であることが確認されている良品
回路素子を前記被疑故障回路素子に並列に接続する手順
と、前記電子回路パッケージを動作させ、正常動作した
ときは前記被疑故障回路素子を不良回路素子と判定する
手順とを含むことを特徴とする電子回路パッケージの故
障診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092761A JPS58210575A (ja) | 1982-05-31 | 1982-05-31 | 電子回路パツケ−ジの故障診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092761A JPS58210575A (ja) | 1982-05-31 | 1982-05-31 | 電子回路パツケ−ジの故障診断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58210575A true JPS58210575A (ja) | 1983-12-07 |
Family
ID=14063407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57092761A Pending JPS58210575A (ja) | 1982-05-31 | 1982-05-31 | 電子回路パツケ−ジの故障診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58210575A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2957423A1 (fr) * | 2010-03-09 | 2011-09-16 | Peugeot Citroen Automobiles Sa | Procede de mesure d'un mode de defaillance de composant sensible |
-
1982
- 1982-05-31 JP JP57092761A patent/JPS58210575A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2957423A1 (fr) * | 2010-03-09 | 2011-09-16 | Peugeot Citroen Automobiles Sa | Procede de mesure d'un mode de defaillance de composant sensible |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04212524A (ja) | 半導体集積回路 | |
| JP2680259B2 (ja) | 自動開放検出方法 | |
| US20070001705A1 (en) | Integrated circuit and circuit board | |
| US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
| JPS58210575A (ja) | 電子回路パツケ−ジの故障診断方法 | |
| JPS62124470A (ja) | 論理回路診断方法 | |
| EP0194788B1 (en) | Automatic test equipment and method for operating it | |
| JP2822738B2 (ja) | 半導体ｉｃの検査方法 | |
| JPH04313084A (ja) | 半導体テストシステム | |
| JPH09167383A (ja) | 光記録媒体の検査システムおよび製造方法 | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JPS59107531A (ja) | 半導体検査方法 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JP2591470B2 (ja) | 信号処理装置 | |
| JP2808988B2 (ja) | メモリーｉｃ試験システム | |
| JPS6370175A (ja) | 論理回路の検査方法 | |
| Zorian | Multi-chip module technology | |
| JPH1115518A (ja) | 電子回路基板・装置の故障診断方式 | |
| JPS636471A (ja) | 論理集積回路 | |
| JPS61156828A (ja) | 半導体装置 | |
| JPH0540151A (ja) | スキヤン経路故障診断法 | |
| JPH0444243A (ja) | バーイン試験装置の試験基板管理システム | |
| JPH038032A (ja) | 基板故障診断方式 | |
| JPH0291587A (ja) | 半導体論理集積回路 |