JPS636471A - 論理集積回路 - Google Patents
論理集積回路Info
- Publication number
- JPS636471A JPS636471A JP61150120A JP15012086A JPS636471A JP S636471 A JPS636471 A JP S636471A JP 61150120 A JP61150120 A JP 61150120A JP 15012086 A JP15012086 A JP 15012086A JP S636471 A JPS636471 A JP S636471A
- Authority
- JP
- Japan
- Prior art keywords
- circuit section
- output
- section
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体論理集積回路（以下ＬＳｒと称する）、
特にその内部に構成されている回路について故障診断を
可能にする構成を備える半導体論理集積回路に関する。
特にその内部に構成されている回路について故障診断を
可能にする構成を備える半導体論理集積回路に関する。
［従来の技術１
従来のＬＳＩは印刷配線された基板上に実装されて使用
されるが、その内の１つのＬＳＩが故障してもその影響
は大きくほとんどの場合はシステムダウンにつながるた
め、個々のＬＳＩに必要以上の高い信頼性が要求される
。またその故障診断も高額な設備と高度に熟練した検査
員を使用しても多大な工数が必要となる。
されるが、その内の１つのＬＳＩが故障してもその影響
は大きくほとんどの場合はシステムダウンにつながるた
め、個々のＬＳＩに必要以上の高い信頼性が要求される
。またその故障診断も高額な設備と高度に熟練した検査
員を使用しても多大な工数が必要となる。
［発明が解決しようとする問題点］
従来のＬＳＩが多数印刷配線された基板上に実装されて
、いわゆる電子回路パッケージが構成された場合、１つ
のＬＳＩが故障しても装置全体がシステムダウンし、そ
の故障診断に多大の工数を有するために装置全体の復旧
までの時間が長く、またその回数も多いこと、更に中間
工程でおるパッケージ検査においても該当パッケージを
完全に検査するためには工数的にも検査技術的にも不可
能な状況に近くなって来ていることは事実である。
、いわゆる電子回路パッケージが構成された場合、１つ
のＬＳＩが故障しても装置全体がシステムダウンし、そ
の故障診断に多大の工数を有するために装置全体の復旧
までの時間が長く、またその回数も多いこと、更に中間
工程でおるパッケージ検査においても該当パッケージを
完全に検査するためには工数的にも検査技術的にも不可
能な状況に近くなって来ていることは事実である。
本発明の目的は高信頼なパッケージ検査を実施可能とし
た論理集積回路を提供することにある。
た論理集積回路を提供することにある。
［問題点を解決するための手段］
本発明は一つの半導体チップ内に少なくとも１個の回路
部入力端子及び回路部出力端子を有し、前記入力端子に
所定の信号が入力したときに所定の動作を行って前記出
力端子に所定の信号を出力する機能回路部と、前記機能
回路部の入力端子数と同数の入力端子部と、前記機能回
路部の出力端子数と同数の出力端子部と、入力端子部と
前記機能回路部との中間に存在し入力端子部よりの信号
と後述の判断回路部よりの信号とのどちらか一方を選択
する入力切換回路部と、前記機能回路部の後段に位置し
、前記機能回路部の出力信号を後述の判断回路部又は後
述の切換回路部のどちらか一方を選択して接続する出力
切換回路部と、前記機能回路部の動作の良否を検査する
ために必要な全ての入力信号とそれに対応する前記機能
回路部の正しい出力信号との両方を予め自己の内部に蓄
積しておき、外部よりのコントロール信号によって入力
切換回路部と出力切換回路部とを動作させて蓄積されて
いる入力信号を順次前記は能回路部に印加し、またそれ
に対応する各出力信号を順番に読み取って蓄積されてい
る正しい出力信号と比較してその結果が良であれば、入
力切換回路部と出力切換回路部とを動作させて入力端子
部、前記機能回路部及び出力端子部とを接続しである特
定の機能を有する論理集積回路として使用可能な状態に
し、また否であれば後述の切換回路部を動作させて出力
端子部の出力端子を全てハイインピーダンスにし該チッ
プが使用不能であることを後述の端子部を通して外部へ
知らせる機能を有する判断回路部と、出力切換回路部と
出力端子部との中間に位置し判断回路部よりの信号によ
って出力端子部への出力信号を全てハイインピーダンス
状態にする切換回路部と、判断回路部、外部間を結ぶ端
子部とを有することを特徴とする論理集積回路である。
部入力端子及び回路部出力端子を有し、前記入力端子に
所定の信号が入力したときに所定の動作を行って前記出
力端子に所定の信号を出力する機能回路部と、前記機能
回路部の入力端子数と同数の入力端子部と、前記機能回
路部の出力端子数と同数の出力端子部と、入力端子部と
前記機能回路部との中間に存在し入力端子部よりの信号
と後述の判断回路部よりの信号とのどちらか一方を選択
する入力切換回路部と、前記機能回路部の後段に位置し
、前記機能回路部の出力信号を後述の判断回路部又は後
述の切換回路部のどちらか一方を選択して接続する出力
切換回路部と、前記機能回路部の動作の良否を検査する
ために必要な全ての入力信号とそれに対応する前記機能
回路部の正しい出力信号との両方を予め自己の内部に蓄
積しておき、外部よりのコントロール信号によって入力
切換回路部と出力切換回路部とを動作させて蓄積されて
いる入力信号を順次前記は能回路部に印加し、またそれ
に対応する各出力信号を順番に読み取って蓄積されてい
る正しい出力信号と比較してその結果が良であれば、入
力切換回路部と出力切換回路部とを動作させて入力端子
部、前記機能回路部及び出力端子部とを接続しである特
定の機能を有する論理集積回路として使用可能な状態に
し、また否であれば後述の切換回路部を動作させて出力
端子部の出力端子を全てハイインピーダンスにし該チッ
プが使用不能であることを後述の端子部を通して外部へ
知らせる機能を有する判断回路部と、出力切換回路部と
出力端子部との中間に位置し判断回路部よりの信号によ
って出力端子部への出力信号を全てハイインピーダンス
状態にする切換回路部と、判断回路部、外部間を結ぶ端
子部とを有することを特徴とする論理集積回路である。
［実施例］
以下、本発明の一実施例を図により説明する。
第１図において、本発明に係る半導体論理集積回路（Ｌ
ＳＩ＞１は入力端子部Ａと入力切換回路部２と、機能回
路部３と、出力切換回路部４と、切換回路部５と、判断
回路部６ど、機能回路部３の出力が出力される出力端子
部Ｂと、ＬＳｌｌの使用不能を知らせる端子部Ｃとで構
成される。入力切換回路部２．出力切換回路部４及び切
換回路部５は実際は複数個の電子スイッチ回路にて構成
されているが、ここでは簡明化のために単なるスイッチ
の形で示す。
ＳＩ＞１は入力端子部Ａと入力切換回路部２と、機能回
路部３と、出力切換回路部４と、切換回路部５と、判断
回路部６ど、機能回路部３の出力が出力される出力端子
部Ｂと、ＬＳｌｌの使用不能を知らせる端子部Ｃとで構
成される。入力切換回路部２．出力切換回路部４及び切
換回路部５は実際は複数個の電子スイッチ回路にて構成
されているが、ここでは簡明化のために単なるスイッチ
の形で示す。
機能回路部３は入力端子部Ａに所定の信号が入力したと
きに所定の動作を行って出力端子部Ｂに所定の信号を出
力する。入力切換回路部２は入力端子部Ａよりの信号と
判断回路部６よりの信号とのどちらか一方を選択する。
きに所定の動作を行って出力端子部Ｂに所定の信号を出
力する。入力切換回路部２は入力端子部Ａよりの信号と
判断回路部６よりの信号とのどちらか一方を選択する。
出力切換回路部４は機能回路部３の出力信号を判断回路
部６又は切換回路部５のどちらか一方を選択して接続す
る。
部６又は切換回路部５のどちらか一方を選択して接続す
る。
判断回路部６は前記機能回路部３の動作の良否を検査す
るために必要な全ての入力信号とそれに対応する前記機
能回路部３の正しい出力信号との両方を予め自己の内部
に蓄積しておき、外部よりのコントロール信号によって
入力切換回路部２と出力切換回路部４とを動作させて蓄
積されている入力信号を順次機能回路部３に印加し、ま
たそれに対応する各出力信号を順番に読み取って蓄積さ
れている正しい出力信号と比較してその結果が良であれ
ば入力切換回路部２と出力切換回路部４とを動作させて
入力端子部Ａ、前記機能回路部３及び出力端子部Ｂとを
接続しである特定の機能を有する論理集積回路として使
用可能な状態にし、また否であれば切換回路部５を動作
させて出力端子部Ｂの出力端子を仝てハイインピーダン
スにし該チップが使用不能であることを端子部Ｃを通し
て外部へ知らせる機能を有する。切換回路部５は判断回
路部６よりの信号によって出力端子部Ｂへの出力信号を
全てハイインピーダンス状態にする。
るために必要な全ての入力信号とそれに対応する前記機
能回路部３の正しい出力信号との両方を予め自己の内部
に蓄積しておき、外部よりのコントロール信号によって
入力切換回路部２と出力切換回路部４とを動作させて蓄
積されている入力信号を順次機能回路部３に印加し、ま
たそれに対応する各出力信号を順番に読み取って蓄積さ
れている正しい出力信号と比較してその結果が良であれ
ば入力切換回路部２と出力切換回路部４とを動作させて
入力端子部Ａ、前記機能回路部３及び出力端子部Ｂとを
接続しである特定の機能を有する論理集積回路として使
用可能な状態にし、また否であれば切換回路部５を動作
させて出力端子部Ｂの出力端子を仝てハイインピーダン
スにし該チップが使用不能であることを端子部Ｃを通し
て外部へ知らせる機能を有する。切換回路部５は判断回
路部６よりの信号によって出力端子部Ｂへの出力信号を
全てハイインピーダンス状態にする。
第１図において、通常入力端子部Ａに外部より信号が印
加されると、その信号は導電路７を通して入力切換回路
部２へ印加され最終的には導電路８を通して機能回路部
３に印加される。機能回路部３は入力信号に対応した出
力信号を発生させ、導電路９→出力切換回路部４→導電
路１０→切換回路部５→導電路１１→出力端子部Ｂのル
ートを通して外部に出力する。通常は本発明のＬＳＩは
第１図の状態で使用されている。
加されると、その信号は導電路７を通して入力切換回路
部２へ印加され最終的には導電路８を通して機能回路部
３に印加される。機能回路部３は入力信号に対応した出
力信号を発生させ、導電路９→出力切換回路部４→導電
路１０→切換回路部５→導電路１１→出力端子部Ｂのル
ートを通して外部に出力する。通常は本発明のＬＳＩは
第１図の状態で使用されている。
第２図はＬＳ Ｉ １を診断する時の状態を示した図で
ある。
ある。
最初に外部より端子部Ｃを通してコントロール線１８を
使用して診断開始の信号が判断回路部６へ与えられる。
使用して診断開始の信号が判断回路部６へ与えられる。
判断回路部６ではコントロール線１４と１５を使用して
それぞれ入力切換回路部２．出力切換回路部４の各スイ
ッチを反転させて判断回路部６→導電路１２→入力切換
回路部２→導電路８→機能回路部３→導電路９→出力切
換回路部４→導電路１３→判断回路部６の導電路を形成
させる。
それぞれ入力切換回路部２．出力切換回路部４の各スイ
ッチを反転させて判断回路部６→導電路１２→入力切換
回路部２→導電路８→機能回路部３→導電路９→出力切
換回路部４→導電路１３→判断回路部６の導電路を形成
させる。
次に判断回路部６はこの導電路を使用して機能回路部３
良否を検査する入カバターンを送出し、対応する出カバ
ターンを読み取る。予め判断回路部６の自己に蓄積しで
ある入カバターンに対する正しい出カバターンと読み取
ったパターンとを順次に比較し良否を判定する。
良否を検査する入カバターンを送出し、対応する出カバ
ターンを読み取る。予め判断回路部６の自己に蓄積しで
ある入カバターンに対する正しい出カバターンと読み取
ったパターンとを順次に比較し良否を判定する。
その結果が良であれば良の信号をセンス線１７→端子部
Ｃを通して外部に知らせ、同時にコントロール線１４．
１５を使って入出ノっ切換回路部２，４のスイッチを第
１図の様にセットする。またその結果が否でおれば、コ
ントロール線１６の信号を使用して切換回路部５の出力
をハイインピーダンス状態にしセンス線１７→端子部Ｃ
を通して否の状態を外部に知らせる。この状況を第３図
に示す。
Ｃを通して外部に知らせ、同時にコントロール線１４．
１５を使って入出ノっ切換回路部２，４のスイッチを第
１図の様にセットする。またその結果が否でおれば、コ
ントロール線１６の信号を使用して切換回路部５の出力
をハイインピーダンス状態にしセンス線１７→端子部Ｃ
を通して否の状態を外部に知らせる。この状況を第３図
に示す。
この様にＬＳＩは非常に少数の端子数の増加（端子部Ｃ
（−相当）により完全な診断が可能となる。
（−相当）により完全な診断が可能となる。
第４図はこの様なＬＳＩが複数個、印刷配線された基板
上に実装されであるアルゴリズムを有する電子回路パッ
ケージ（以下パッケージと称する）１００を構成した場
合を示す図でおる。
上に実装されであるアルゴリズムを有する電子回路パッ
ケージ（以下パッケージと称する）１００を構成した場
合を示す図でおる。
図中、Ｓ、Ｔは入出力端子部、５０〜５２．６０〜６２
は本発明のＬＳＩ、１０〜１２．４０〜４２は第１図の
コントロール線１８と接続された出力、２０〜２２．３
０〜３２は第１図のセンス線１７と接続された信号線で
ある。また本図は簡明化のために実際の入出力信号線は
省略して必る。
は本発明のＬＳＩ、１０〜１２．４０〜４２は第１図の
コントロール線１８と接続された出力、２０〜２２．３
０〜３２は第１図のセンス線１７と接続された信号線で
ある。また本図は簡明化のために実際の入出力信号線は
省略して必る。
第４図において、入力端子Ｓの信号線９０の先にドライ
バー回路７０．７１を接続しその各出力１０〜１２゜４
０〜４２を使って各ＬＳＩ５０〜５２．６０〜６２に内
蔵される判断回路をスタートさせて診断作業を実行させ
、そのおのおの結果を信号線２０〜２２．３０〜３２を
用いてＡＮＤ回路７２を構成し、その出力８０を出力端
子Ｔに出しておけば、このパッケージ１００が正常であ
るかどうかの判断は出力８０を端子下を通してシステム
側よりモニターすることによって可能となる。
バー回路７０．７１を接続しその各出力１０〜１２゜４
０〜４２を使って各ＬＳＩ５０〜５２．６０〜６２に内
蔵される判断回路をスタートさせて診断作業を実行させ
、そのおのおの結果を信号線２０〜２２．３０〜３２を
用いてＡＮＤ回路７２を構成し、その出力８０を出力端
子Ｔに出しておけば、このパッケージ１００が正常であ
るかどうかの判断は出力８０を端子下を通してシステム
側よりモニターすることによって可能となる。
この様な電子回路パッケージが多数枚使用されていると
しても、上述の方法によってどのパッケージが不良でお
るか瞬時にシステム側で判断が可能でありシステムダウ
ンの時間が大幅に短縮される。
しても、上述の方法によってどのパッケージが不良でお
るか瞬時にシステム側で判断が可能でありシステムダウ
ンの時間が大幅に短縮される。
また中間工程検査でおるパッケージ検査においても各Ｌ
ＳＩの内部に判断回路が内蔵されているために、過去の
様にその電子回路パッケージのアルゴリズムの全てを検
査する様な膨大なテストパターンを印加する必要がなく
、第４図の信号９０を印加して出力８０のみを監視すれ
ばよく、またあるＬＳＩが不良である場合には出力２０
〜２２．３０〜３２のみのチエツクにて不良ＬＳＩが瞬
時に判明する。
ＳＩの内部に判断回路が内蔵されているために、過去の
様にその電子回路パッケージのアルゴリズムの全てを検
査する様な膨大なテストパターンを印加する必要がなく
、第４図の信号９０を印加して出力８０のみを監視すれ
ばよく、またあるＬＳＩが不良である場合には出力２０
〜２２．３０〜３２のみのチエツクにて不良ＬＳＩが瞬
時に判明する。
この様な考え方でパッケージ検査を実施すれば、パッケ
ージ検査では主として製造上に発生する不良の検出のみ
を目的とした検査設備のみで充分であり、設備員や検査
員の大幅な低減が可能である。
ージ検査では主として製造上に発生する不良の検出のみ
を目的とした検査設備のみで充分であり、設備員や検査
員の大幅な低減が可能である。
［発明の効果］
以上説明した様に本発明は半導体論理集積回路の内部に
判断回路部を設置することにより、必要な場合にはいつ
でも機能回路部をチエツクすることが可能であるために
装置レベルでのシステムダウン時間の短縮、及び現在パ
ッケージ検査で最大のネックとなっている検査方式、検
査設備の簡明化、低価格化及び故障診断時間の短縮化等
、従来の方法よりもより簡単に、より高信頼なパッケー
ジ検査を実施できる効果がある。
判断回路部を設置することにより、必要な場合にはいつ
でも機能回路部をチエツクすることが可能であるために
装置レベルでのシステムダウン時間の短縮、及び現在パ
ッケージ検査で最大のネックとなっている検査方式、検
査設備の簡明化、低価格化及び故障診断時間の短縮化等
、従来の方法よりもより簡単に、より高信頼なパッケー
ジ検査を実施できる効果がある。
第１図は本発明の１実施例を示すブロック図、第２図、
第３図は動作説明図、第４図は第１図に示すＬＳＩを複
数個実装した電子回路パッケージを示す図である。 １・・・本発明の半導体論理集積回路 ２・・・入力切換回路部 ３・・・機能回路部 ４・・・出力切換回路部５
・・・切換回路部 ６・・・判断回路部Ａ・・・
入力端子部 Ｂ・・・出力端子部Ｃ・・・端子部
第３図は動作説明図、第４図は第１図に示すＬＳＩを複
数個実装した電子回路パッケージを示す図である。 １・・・本発明の半導体論理集積回路 ２・・・入力切換回路部 ３・・・機能回路部 ４・・・出力切換回路部５
・・・切換回路部 ６・・・判断回路部Ａ・・・
入力端子部 Ｂ・・・出力端子部Ｃ・・・端子部
Claims (1)
- （１）一つの半導体チップ内に少なくとも１個の回路部
入力端子及び回路部出力端子を有し、前記入力端子に所
定の信号が入力したときに所定の動作を行つて前記出力
端子に所定の信号を出力する機能回路部と、前記機能回
路部の入力端子数と同数の入力端子部と、前記機能回路
部の出力端子数と同数の出力端子部と、入力端子部と前
記機能回路部との中間に存在し入力端子部よりの信号と
後述の判断回路部よりの信号とのどちらか一方を選択す
る入力切換回路部と、前記機能回路部の後段に位置し前
記機能回路部の出力信号を後述の判断回路部又は後述の
切換回路部のどちらか一方を選択して接続する出力切換
回路部と、前記機能回路部の動作の良否を検査するため
に必要な全ての入力信号とそれに対応する前記機能回路
部の正しい出力信号との両方を予め自己の内部に蓄積し
ておき、外部よりのコントロール信号によつて入力切換
回路部と出力切換回路部とを動作させて蓄積されている
入力信号を順次前記機能回路部に印加し、またそれに対
応する各出力信号を順番に読み取つて蓄積されている正
しい出力信号と比較してその結果が良であれば、入力切
換回路部と出力切換回路部とを動作させて入力端子部、
前記機能回路部及び出力端子部とを接続してある特定の
機能を有する論理集積回路として使用可能な様な状態に
し、また否であれば後述の切換回路部を動作させて出力
端子部の出力端子を全てハイインピーダンスにし該チッ
プが使用不能であることを後述の端子部を通して外部へ
知らせる判断回路部と、出力切換回路部と出力端子部と
の中間に位置し判断回路部よりの信号によって出力端子
部への出力信号を全てハイインピーダンス状態にする切
換回路部と、判断回路部、外部間を結ぶ端子部とを備え
たことを特徴とする論理集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150120A JPS636471A (ja) | 1986-06-26 | 1986-06-26 | 論理集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150120A JPS636471A (ja) | 1986-06-26 | 1986-06-26 | 論理集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS636471A true JPS636471A (ja) | 1988-01-12 |
Family
ID=15489920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61150120A Pending JPS636471A (ja) | 1986-06-26 | 1986-06-26 | 論理集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS636471A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0291587A (ja) * | 1988-09-29 | 1990-03-30 | Nec Corp | 半導体論理集積回路 |
| JPH04102080A (ja) * | 1990-08-21 | 1992-04-03 | Toshiba Corp | 半導体評価回路 |
-
1986
- 1986-06-26 JP JP61150120A patent/JPS636471A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0291587A (ja) * | 1988-09-29 | 1990-03-30 | Nec Corp | 半導体論理集積回路 |
| JPH04102080A (ja) * | 1990-08-21 | 1992-04-03 | Toshiba Corp | 半導体評価回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3502033B2 (ja) | テスト回路 | |
| JPS636471A (ja) | 論理集積回路 | |
| JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
| JPH05167020A (ja) | 半導体理論集積回路 | |
| JPS6324175A (ja) | 半導体論理集積回路 | |
| JPH04329651A (ja) | 接続良否判定試験用回路内蔵集積回路 | |
| JPH0587889A (ja) | 半導体回路素子とその試験処理方法 | |
| JP2000040014A (ja) | Ｅｃｕ機能検査装置の評価システム | |
| JP2000206166A (ja) | Ｅｃｕ機能検査装置の評価システム | |
| JP3979619B2 (ja) | 半導体装置の内部配線断線検出方法 | |
| JPS62196863A (ja) | 半導体集積回路 | |
| JP2647209B2 (ja) | 電気回路の試験方法 | |
| JPH0749363A (ja) | チップオンボード基板のショート検出方法 | |
| JPH03211481A (ja) | Ｌｓｉテスト回路 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPH0291587A (ja) | 半導体論理集積回路 | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JPH0517667Y2 (ja) | ||
| JPH03282270A (ja) | 半導体集積回路の試験装置 | |
| JPH03201450A (ja) | 半導体試験装置 | |
| JP3533693B2 (ja) | 電子回路検査方法および電子回路検査装置 | |
| KR20010045147A (ko) | 반도체 테스트설비의 테스트헤드 릴레이 점검방법 | |
| JPH0693473B2 (ja) | 検査機能を有する半導体集積回路 | |
| JPS6039186B2 (ja) | 半導体素子 | |
| JP2001343432A (ja) | バウンダリスキャン回路およびその方法 |