JPS5821260Y2 - ファクシミリ信号送信装置 - Google Patents
ファクシミリ信号送信装置Info
- Publication number
- JPS5821260Y2 JPS5821260Y2 JP1976137211U JP13721176U JPS5821260Y2 JP S5821260 Y2 JPS5821260 Y2 JP S5821260Y2 JP 1976137211 U JP1976137211 U JP 1976137211U JP 13721176 U JP13721176 U JP 13721176U JP S5821260 Y2 JPS5821260 Y2 JP S5821260Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- time
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
この考案はファクシミリ信号を情報圧縮して送信する装
置に関する。
置に関する。
ファクシミリ情報を伝送する際に従来においてはその１
走査線の情報を１画素ずつ順次直列情報として伝送して
いた。
走査線の情報を１画素ずつ順次直列情報として伝送して
いた。
ファクシミリ画面の画素情報から例えばパターン認識を
行なう場合において例えば１つの文字に対応する領域を
更に小さな小領域に分割し、その小領域における画素情
報の白黒の数から２値情報として検出して、１文字領域
全体として小領域の２値情報の分布状態から認識するこ
とによって比較的簡単に行なうことが提案されている。
行なう場合において例えば１つの文字に対応する領域を
更に小さな小領域に分割し、その小領域における画素情
報の白黒の数から２値情報として検出して、１文字領域
全体として小領域の２値情報の分布状態から認識するこ
とによって比較的簡単に行なうことが提案されている。
このような場合において第１図に示すようにファクシミ
リ画面１１を上記小領域１２に分割し、各小領域１２は
例えば縦、横４つ、全体として１６の画素より構成され
、その縦方向の各４つの画素１３を並列に同時に検出し
てこの４つずつ横方向に走査することが処理上簡単にな
る。
リ画面１１を上記小領域１２に分割し、各小領域１２は
例えば縦、横４つ、全体として１６の画素より構成され
、その縦方向の各４つの画素１３を並列に同時に検出し
てこの４つずつ横方向に走査することが処理上簡単にな
る。
このように並列に４つの２値の信号が現われ、つまり１
つのコードが次々と出力される場合に連続するコードが
同一の場合があり、このようなコードを全て送ることは
伝送効率が良くない。
つのコードが次々と出力される場合に連続するコードが
同一の場合があり、このようなコードを全て送ることは
伝送効率が良くない。
このような情報を圧縮して送ることが伝送上室まれる。
この考案はファクシミリ情報をこのような並列コードと
して伝送する場合にその各コードをその直前のコードと
比較して一致する場合はカウンタを１歩進することを継
続し、不一致になった時にそれ迄の情報と、上記カウン
タの内容とを、つまりそれ迄連続した同一コードとその
コードの数とを伝送することによって全体としての伝送
情報量を圧縮するものである。
して伝送する場合にその各コードをその直前のコードと
比較して一致する場合はカウンタを１歩進することを継
続し、不一致になった時にそれ迄の情報と、上記カウン
タの内容とを、つまりそれ迄連続した同一コードとその
コードの数とを伝送することによって全体としての伝送
情報量を圧縮するものである。
第２図はこの考案によるファクシミリ信号送信装置の一
例を示し、コード信号源１４は例えば第１図におけるフ
ァクシミリ画面を送出するためのものであって走査ドラ
ム１５上に第１図における小領域の走査領域１６が投影
され、そのドラム１５に形成された螺旋状のスリットが
ドラム１５の回転に従って軸方向に走査領域１６上を移
動して例えば４画素分ずつ同時に走査される。
例を示し、コード信号源１４は例えば第１図におけるフ
ァクシミリ画面を送出するためのものであって走査ドラ
ム１５上に第１図における小領域の走査領域１６が投影
され、そのドラム１５に形成された螺旋状のスリットが
ドラム１５の回転に従って軸方向に走査領域１６上を移
動して例えば４画素分ずつ同時に走査される。
例えば基準クロック発振器１８よりのクロック信号が必
要に応じて分周回路を含むモータ駆動回路１９に供給さ
れ、この出力によりモータ２１が駆動され、そのモータ
２１によりドラム１５が回転される。
要に応じて分周回路を含むモータ駆動回路１９に供給さ
れ、この出力によりモータ２１が駆動され、そのモータ
２１によりドラム１５が回転される。
このドラム１５の１回転ごとにつまり走査領域１６の１
走査終了ごとに同期信号発生回路２２から同期信号が発
生される。
走査終了ごとに同期信号発生回路２２から同期信号が発
生される。
一方、走査領域１６よりの４ビツトずつの光情報は光電
変換素子２３．〜２３４にてそれぞれ電気信号に変換さ
れ、これ等は比較器２４、〜２４４にてそれぞれ所定レ
ベル以上か以下が認定され、所定レベル以上の場合は論
理“１″を出力し、所定以下の場合は論理“０”を出力
する。
変換素子２３．〜２３４にてそれぞれ電気信号に変換さ
れ、これ等は比較器２４、〜２４４にてそれぞれ所定レ
ベル以上か以下が認定され、所定レベル以上の場合は論
理“１″を出力し、所定以下の場合は論理“０”を出力
する。
これ等出力Ｄ１〜Ｄ４が１つのコード即ち４ビツトコー
ドとして出力される。
ドとして出力される。
これ等出力Ｄ１〜Ｄ４はそれぞれフリップフロップＦ、
〜Ｆ４にクロック発振器１８からのクロック信号によっ
て入力され、これと同時にフリップフロップＦ１〜Ｆ４
のそれまでの内容は直前のコードとして記憶するために
レジスタＦＦ５ＦＦ８にクロック信号によって移される
。
〜Ｆ４にクロック発振器１８からのクロック信号によっ
て入力され、これと同時にフリップフロップＦ１〜Ｆ４
のそれまでの内容は直前のコードとして記憶するために
レジスタＦＦ５ＦＦ８にクロック信号によって移される
。
このようにして現に続出されたコードとその値前のコー
ドとが記憶され、これ等コードが比較回路２５にて比較
される。
ドとが記憶され、これ等コードが比較回路２５にて比較
される。
比較回路２５はそれぞれその各対応ビットの直前のもの
と現在のものとを比較し、即ちフリップフロップＦＦ１
の出力とＦＦ５の出力とが排他的論理和回路２５、に供
給され、よって両者が一致している時は論理″０”が出
力され、不一致の時のみ論理“１″が出力される。
と現在のものとを比較し、即ちフリップフロップＦＦ１
の出力とＦＦ５の出力とが排他的論理和回路２５、に供
給され、よって両者が一致している時は論理″０”が出
力され、不一致の時のみ論理“１″が出力される。
このようにして第２ビツト、第３ビツト、第４ビツトも
排他的論理和回路２５□〜２５４によりそれぞれ比較さ
れ、一致した時は論理“０”が不一致の時は論理″１″
がそれぞれ出力される。
排他的論理和回路２５□〜２５４によりそれぞれ比較さ
れ、一致した時は論理“０”が不一致の時は論理″１″
がそれぞれ出力される。
これ等排他的論理和回路２５１〜２５４の出力はオア回
路２６に供給される。
路２６に供給される。
何れのビットも一致するとオア回路２６から出力″０″
が生じ、これがインバータ２７にて反転され、アンドゲ
ート２８を開き、これを通じてクロック発振器１８から
のクロック信号がカウンタ２９へ与えられ、カウンタ２
９は１歩進される。
が生じ、これがインバータ２７にて反転され、アンドゲ
ート２８を開き、これを通じてクロック発振器１８から
のクロック信号がカウンタ２９へ与えられ、カウンタ２
９は１歩進される。
走査領域１６の走査方向において１画素分走査が進むご
とにクロック信号により上記比較が行なわれ、一致が検
出されている間クロック信号の数がカウンタ２９に計数
される。
とにクロック信号により上記比較が行なわれ、一致が検
出されている間クロック信号の数がカウンタ２９に計数
される。
比較回路２５において１つでも不一致が発生するとオア
回路２６の出力は論理？＋ １９１になり、これにより
アンドゲート３１が開けられ、クロック信号はこのゲー
ト３１を通じ、更にアンドゲート３２を通じて送信指令
信号が発生する。
回路２６の出力は論理？＋ １９１になり、これにより
アンドゲート３１が開けられ、クロック信号はこのゲー
ト３１を通じ、更にアンドゲート３２を通じて送信指令
信号が発生する。
この送信指令信号は送信部３３を起動し、その時のフリ
ップフロップＦＦ５〜ＦＦ８の出力Ｒ１〜Ｒ４とカウン
タ２９の内容Ｃ１〜Ｃｎとを同時に、又は直列信号とし
て伝送路に送出する。
ップフロップＦＦ５〜ＦＦ８の出力Ｒ１〜Ｒ４とカウン
タ２９の内容Ｃ１〜Ｃｎとを同時に、又は直列信号とし
て伝送路に送出する。
勿論この情報の発生は不等間隔であるため、適当なバッ
ファメモリを用いて一時記憶しておき、これより等速度
信号として読出し送信することもできる。
ファメモリを用いて一時記憶しておき、これより等速度
信号として読出し送信することもできる。
更にこの例では各走査線の走査の終りにおいて再び初期
状態とするため、その終りにおける状態を送信するよう
にされている。
状態とするため、その終りにおける状態を送信するよう
にされている。
同期信号発生器２２よりの同期信号はクロック信号によ
りフリップ７０ツブ３４に読込まれ、更にそのフリップ
フロップ３４の出力はクロック信号によってフリップフ
ロップ３５に移される。
りフリップ７０ツブ３４に読込まれ、更にそのフリップ
フロップ３４の出力はクロック信号によってフリップフ
ロップ３５に移される。
従って例えば第８図に示すクロック信号ＣＰに対して同
期信号に続く走査可能信号ＳＡが発生し、クロック信号
によりフリップフロップ３４に読込まれ、１クロツク遅
れて走査可能信号ＳＢが７リツプフロツプ３５より出力
される。
期信号に続く走査可能信号ＳＡが発生し、クロック信号
によりフリップフロップ３４に読込まれ、１クロツク遅
れて走査可能信号ＳＢが７リツプフロツプ３５より出力
される。
これ等フリップフロップ３４ 、３５の出力の互に逆極
性の出力の論理積を回路３６にて取ると走査の終りを示
す信号ＳＥが得られる。
性の出力の論理積を回路３６にて取ると走査の終りを示
す信号ＳＥが得られる。
この走査線り信号ＳＥはオア回路２６を通じ、更にクロ
ックとのアンドが回路３１で取られ、その後アンド回路
３２において走査可能信号ＳＢとのアンドがとられて送
信指令信号ＴＰが得られる。
ックとのアンドが回路３１で取られ、その後アンド回路
３２において走査可能信号ＳＢとのアンドがとられて送
信指令信号ＴＰが得られる。
その時のレジスタＦＦ５〜ＦＦ８の出力Ｒ１〜Ｒ４トカ
ウンタ２９の出力Ｃ１〜Ｃｎとが送信部３３に入力され
て送信される。
ウンタ２９の出力Ｃ１〜Ｃｎとが送信部３３に入力され
て送信される。
初期状態より走査がクロック信号Ｐ１より始まり、第３
図においては比較器２４１〜２４４の出力Ｄ１〜Ｄ４中
のＤｌのみが１″でその他は０″であってこれがクロッ
クＰ１に、よりフリップフロップＦＦ１〜ＦＦ４に読込
まれ、その出力１１〜■４中の■１は”１′′、■２〜
■４は”ＯＩＩとなる。
図においては比較器２４１〜２４４の出力Ｄ１〜Ｄ４中
のＤｌのみが１″でその他は０″であってこれがクロッ
クＰ１に、よりフリップフロップＦＦ１〜ＦＦ４に読込
まれ、その出力１１〜■４中の■１は”１′′、■２〜
■４は”ＯＩＩとなる。
初期状態においてはフリップフロップ３４の出力ＳＡと
、フリップフロップ３５の反転出力ＳＢとの論理和が回
路３７でとられ、その出力ＳＳがオア回路２６に、カウ
ンタ２９のリセット信号として供給される。
、フリップフロップ３５の反転出力ＳＢとの論理和が回
路３７でとられ、その出力ＳＳがオア回路２６に、カウ
ンタ２９のリセット信号として供給される。
次にクロックＰ２よりＰ７までは同一状態が比較器２４
、〜２４４から出力され、従ってオア回路２６の出力は
′Ｏ”であり、インバータ２７の出力が９１１ Ｉｔと
なってＣＩがカウンタ２９に入力されてクロックごとに
１歩進し、その出力Ｃ１〜Ｃｎは順次変化する。
、〜２４４から出力され、従ってオア回路２６の出力は
′Ｏ”であり、インバータ２７の出力が９１１ Ｉｔと
なってＣＩがカウンタ２９に入力されてクロックごとに
１歩進し、その出力Ｃ１〜Ｃｎは順次変化する。
クロックＰ８において比較器２４１の出力Ｄ１が０″に
なり、従ってフリップフロップＦＦ１〜ＦＦ４の出力■
１〜■４は全て“Ｏｎとなって排他的論理和回路２５．
の出力Ｘ１がｌ”となリオア回路２６の出力ＯＲが１″
となって送信指令信号ＴＰが“１″となってそれ迄の状
態Ｒ０〜Ｒ４とＣ１〜Ｃｎとが出力されると共にカウン
タ２９がリセットされる。
なり、従ってフリップフロップＦＦ１〜ＦＦ４の出力■
１〜■４は全て“Ｏｎとなって排他的論理和回路２５．
の出力Ｘ１がｌ”となリオア回路２６の出力ＯＲが１″
となって送信指令信号ＴＰが“１″となってそれ迄の状
態Ｒ０〜Ｒ４とＣ１〜Ｃｎとが出力されると共にカウン
タ２９がリセットされる。
以下同様のことが繰返される。
またカウンタ２９がフルカウントになると信号ＣＷが発
生し、これがＯＲ回路２６へ与えられ、よって送信指令
信号ＴＰが発生する。
生し、これがＯＲ回路２６へ与えられ、よって送信指令
信号ＴＰが発生する。
以上述べたようにこの考案によるファクシミリ信号送信
装置にυ−ｍ−ｔの並列コート事一致してる時は送信せ
式その一致した回数が計数され、不一致になった時にそ
れ迄のコードと一致した数とが送信されるものであって
各クロックごとに全コードを送る場合と比較して伝送情
報を圧縮することができる。
装置にυ−ｍ−ｔの並列コート事一致してる時は送信せ
式その一致した回数が計数され、不一致になった時にそ
れ迄のコードと一致した数とが送信されるものであって
各クロックごとに全コードを送る場合と比較して伝送情
報を圧縮することができる。
第１図はファクシミリ画面の走査を説明するための図、
第２図はこの考案によるファクシミリ信号送信装置の一
例を示すブロック図、第３図はその動作の説明に供する
ための波形図である。 １４・・・・・・コード信号発生源、２５・・・・・・
比較回路、２９・・・・・・カウンタ、３３・・・・・
・送信部。
第２図はこの考案によるファクシミリ信号送信装置の一
例を示すブロック図、第３図はその動作の説明に供する
ための波形図である。 １４・・・・・・コード信号発生源、２５・・・・・・
比較回路、２９・・・・・・カウンタ、３３・・・・・
・送信部。
Claims (1)
- 螺旋状スリットが形成されたドラムが回転され、そのス
リットを通じてファクシミリ画面がその割走査方向にお
ける複数画素について同時に光学的に主走査され、その
ドラムの１回転ごとに１主走査終了間期信号が同期信号
発生回路から発生され、上記スリットを通じて同時に主
走査された複数画素から各光情報はそれぞれ各別の光電
変換素子により電気信号とされ、これら各電気信号はそ
れぞれ同時に２値信号に変換され、これら各２値信号は
それぞれ各画素ごとにクロック信号により記憶部に記憶
されると共に１クロック信号前の対応する記憶信号とそ
れぞれ比較回路で比較され、これらすべてが一致するご
とにカウンタが１歩進され、上記比較回路から一つでも
不一致が検出されるごとに、また上記同期信号が発生す
るごとに、更に上記カウンタがフルカウントになるごと
に上記カウンタの内容及び上記記憶部のｌクロック信号
前の記憶信号とを送信すると共に上記カウンタをリセッ
トする手段を設けてなるファクシミリ信号送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976137211U JPS5821260Y2 (ja) | 1976-10-12 | 1976-10-12 | ファクシミリ信号送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976137211U JPS5821260Y2 (ja) | 1976-10-12 | 1976-10-12 | ファクシミリ信号送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5355425U JPS5355425U (ja) | 1978-05-12 |
| JPS5821260Y2 true JPS5821260Y2 (ja) | 1983-05-06 |
Family
ID=28746061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976137211U Expired JPS5821260Y2 (ja) | 1976-10-12 | 1976-10-12 | ファクシミリ信号送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821260Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5146361B2 (ja) * | 1971-10-20 | 1976-12-08 |
-
1976
- 1976-10-12 JP JP1976137211U patent/JPS5821260Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5355425U (ja) | 1978-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3991299A (en) | Bar code scanner | |
| CS254952B2 (en) | Information disk's optical reader | |
| JPS6251024B2 (ja) | ||
| US4307381A (en) | Method and means for encoding and decoding digital data | |
| KR890006054A (ko) | 화상처리장치 | |
| JPS5821260Y2 (ja) | ファクシミリ信号送信装置 | |
| US4058674A (en) | Graphic information compression method and system | |
| JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
| GB1347031A (en) | Variable length coding method and apparatus | |
| JPS5825768A (ja) | 画像信号処理装置 | |
| US4071889A (en) | Central processing apparatus for generating and receiving time division multiplex signals | |
| JPS6026477B2 (ja) | 電気パルスの発生および処理のための方法 | |
| JPS6313389B2 (ja) | ||
| US4020502A (en) | Method and apparatus for separating, combining and rearranging colored images | |
| JPS5813066A (ja) | 画像縮小方式 | |
| US5444832A (en) | Pixel density converter | |
| US3894185A (en) | Digital run length synchronizer | |
| JPS6353748B2 (ja) | ||
| JPH0416828B2 (ja) | ||
| JPS6333350B2 (ja) | ||
| US4158240A (en) | Method and system for data conversion | |
| KR890001958B1 (ko) | 아날로그 영상신호의 자동 2치 변환회로 | |
| KR0152344B1 (ko) | 펄스폭변조신호 발생회로 | |
| SU613326A1 (ru) | Устройство дл обработки цифровых данных | |
| SU974384A2 (ru) | Способ регистрации информации |