JPS58212638A - モ−ド判別装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、モード判別装置に関し、特にたとえばディ
ジタル信号で入力される複数のモード信号に基づいてモ
ードを判別するモード判別装置に関する。

従来のモード判別回路は、複数個のディジタル信号モー
ド出力を個別に積分してＤタイプフリップ７０ツブによ
って判別していた。そのため、モードの数が多数になる
と、それに応じてフリップフロップも多数使用しなけれ
ばならず、回路が複雑かつ高価になってしまう。また、
このようなモード判別回路では、複数個のディジタル信
号モード出力が誤って入力されたとき、どのモードへ移
行するかわからないという欠点があった。さらに、この
ようなモード判別回路をたとえばＶＴＲのテープ走行ス
ピードのモード判別回路として用いた場合法のような欠
点があった。すなわち、上述のモード判別回路では、デ
ィジタル信号モード出力が成るモードから他のモードへ
切換わったとき、判別出力も即座に応答して成るモード
から伯のモードへ切換わる。そのため、ＶＴＲのテープ
走行スピードは急激に変化する。したがって、テープ切
れや伸びが生じたり、テープ走行機構に過度の負担が生
じたりする。

それゆえに、この発明の主たる目的は、上述のような欠
点をすべて解消し得るモード判別装胃を提供することで
ある。

この発明は、要約すれば、直流電源の出力を積分する１
つの積分回路を設け、この積分回路の抵抗値を各モード
出力に応じて段階的に切換え、それぞれが各モード出力
に対応する所定の基準電圧を有しこの基準電圧と積分回
路の出力とを比較する複数の比較手段を設け、その比較
手段の出力をモード判別出力として取出すようにしたも
のである。

この発明の上述の目的およびその他の目的と特徴は、図
面を参照して行なう以下の詳細な説明から一層明らかと
なろう。

第１図はこの発明の一実施例を示す回路図である。構成
において、入力端子ｉａ、ｉｂ・・・１ｏには、ディジ
タル信号によるモード出力が与えられる。これら入力端
子ｌａ、１ｂ・・・１ｎは、それぞれ、トランジスタ２
ａ、２ｂ・・・２ｎの各ベースに接続される。トランジ
スタ２ａないし２ｎのうち所定のもののコレクタには、
直流電１ｉ１３から駆動のための電圧が印加される。そ
して、それらのトランジスタのエミッタは抵抗３ａ、３
ｂ・・・を介して積分用のコンデンサ６の一端に接続さ
れる。

上述の所定のものの１−ランジスタ以外のトランジスタ
は、そのエミッタが接地され、そのコレクタが抵抗（た
とえば３ｎ）を介してコンデンサ６の一端に接続される
。抵抗３ａないし３ｎとコンデンサ６との接続点は、抵
抗４を介して直流？！！Ｆ１１３に接続されるとともに
、抵抗５を介して接地される。これら抵抗３ａないし３
ｎ、４および５は、直流電ｗＡ１３の分圧回路を構成し
ており、かつコンデンサ６と協働して積分回路を構成し
ている。

さらに詳細には、入力端子１ａないし１ｎに与えられる
ディジタル信号モード出力に応じてトランジスタ２ａな
いし２ｎのオンオフが制御され、それに応じて上述の分
圧回路の分圧比が変化する。

なお、抵抗４および５の抵抗値はほぼ等しく選ばれる。

したがって、トランジスタ２ａないし２ｎがすべてオフ
のとき、直流電源１３は抵抗４および５のみによって分
圧され、コンデンサ６には直流電源１３の電源電圧のほ
ぼ半分の電圧が与えられる。

上述の積分回路の出力すなわちコンデンサ６の一端は、
抵抗７ａ、７ｂ・・・７ｎの一端に接続される。これら
抵抗７ａ、７ｂ・・・７ｎの他端は、それぞれ、比較器
８ａ　、　８ｂ・・・８ｎを構成する一方のトランジス
タのベースに接続される。これら比較器８ａ　、Ｑｂ・
・・８ｎを構成する他方のトランジスタのベースには、
それぞれ、抵抗１０ａ、１０ｂ・・・１００を介して所
定の基準電圧が与えられる。

この基準電圧は直流１を深１３に直列に接続された抵抗
１１ａ　、１１ｂ、１１ｃｍ１１ｎ、１１ｏと抵抗１０
ａないし１０ｎとによって構成される分圧回路から得ら
れる。また、比較器８ａ　、＠ｂ・・・８０には、それ
ぞれ、直流電源１３との間に定電流源９ａ　、９ｂ・・
・９ｎが介挿される。これら定電流源９ａないし９ｎは
、電源電圧の変動や外部からのノイズなどによる比較器
８ａないし８ｎの誤動作を防止するためのも功である。

各比較器８ａ。

８ｂ・・・８ｎの比較出力（比較結果）は、それぞれ、
出力端子１２ａ、１２ｂ・・・１２ｒｌに与えられる。

第２図はコンデンサ６を含む積分回路の各モードにおけ
る出力電圧と比較器８ａないし８０に与えられる各基準
電圧との関係を示す図である。今、入力端子１ａにモー
ド出力が与えられたとすると、トランジスタ２ａがオン
し、抵抗４に抵抗３ａが並列に接続される。したがって
、積分端子１４の電圧は、直流電源１３が抵抗３ａ、４
および５で分圧されたものとなる。このときの積分端子
１４の電圧を■ａとする。次に、入力端子１ｂにモード
出力が与えられると、抵抗４に抵抗３ｂが並列接続さ卜
、積分端子１４の電圧は直流電源１３が抵抗３ｂ、４お
よび５で分圧されたものとなる。

このときの積分端子１４の電圧をｖｂとする。以下、入
力端子１ｃ　　（図示せず）・・・１ｎにモード出力が
与えられるに応じて、積分端子１４の電圧はＶＣ・・・
■ｎと変化する。ここで、抵抗３ａないし３ｎの値を適
当に選べば、第２図に示すように、電圧ｖａから電圧ｖ
ｎまでを等電位間隔にすることができる。なお、いずれ
の入力端子にもモード出力が与えられないときは、前述
のように、抵抗４および５で分圧回路が構成され、積分
端子１４の電圧は′ｒｉ流電１１３のほぼ半分の電圧（
Ｖ、Ｏ）となる。なお、抵抗３ａないし３ｎは、抵抗４
に並列に接続されるものと、抵抗５に並列に接続される
ものとがある。抵抗４にいずれかの抵抗が並列接続され
ると、そのときの積分端子１４の電圧はｖＯよりも大き
いものとなる。逆に、抵抗５に並列にいずれかの抵抗が
接続されると、そのときの線分端子１４の電圧は電圧ｖ
Ｏよりも小さいものとなる。したがって、電圧ｖＯは電
圧ｖａからｖＯまでのいずれかの間に位置することにな
るが、抵抗３ａないし３ｎの抵抗値が適当に選ばれ、上
述の等電位間隔の関係が崩れないようにされる。

すなわち、電圧ｖａから電圧ｖＯまでは等電位間隔で変
化し、同様に電圧ｖＯからＶｎまでも等電位ｎｕｉで変
化する。

一方、比較器８ａないし８ｎには、第２図に点線で示す
ような基準電圧が与えられる。すなわち、比較器８ａに
は、電圧■ａと電圧ｙｂとの中間の電圧（Ｖａ　＋Ｖｂ
　）／２が基準電圧として与えられ、比較１１８ｂｋ−
Ｇ；Ｌ基準’Ｉｌ圧（Ｖｂ　＋Ｖｃ　）　／２が与えら
れ、以下同様にして比較器８ｎには基準電圧Ｖｎ／２が
与えられる。このような基準を電圧を発生するために、
抵抗１０ａないし１０１′１および抵抗１１ａないし１
１０の抵抗値が選ばれる。

動作において、まず入力端子１ａにモード出力が与えら
れた場合を説明する。この場合、トランジスタ２ａがオ
ンされ、応じて抵抗４に抵抗３ａが並列接続される。し
たがって、前述のように、コンデンサ６を含む積分回路
の出力電圧はＶａとなる。この電圧Ｖａは比較器８ａな
いし８ｎに与えられている基準電圧のうち最も高い基準
電圧（ｖａ　−１−Ｖｂ　）　／２よりも＾いため、い
ずれの出力端子１２８ない、、、Ｌ、、１２　ｎにも出
力が現われない。

次に、出力端子１ｂにモード出力が与えられると、抵抗
４に抵抗３ｂが並列接続され、積分回路の出力電圧はｖ
ｂとなる。この電圧ｖｂは、第２図に示すように、比較
器８ａに与えられる基準電圧よりも低いため、比較器８
ａはそのことを検出する。したがって、出力端子１２ａ
にのみ出力が現われる。以下同様にして、入力端子１ｎ
にモード出力が与えられると、積分回路の出力はＶｎと
なり、全出力端子１２８ないし１２ｎに出力が現われる
。これら出力端子１２ａないし１２ｎから得られる出力
は用途に応じて、簡単な論理回路で処理することが可能
である。

次に、入力端子１ａないし１ｎのいずれかに誤ったモー
ド出力が与えられた場合を説明する。この場合、もしモ
ード出力の誤り時間が短時間であれば、コンデンサ６を
含む積分回路の積分効果によりその誤りは後段には伝達
されない。なぜならば、積分回路に成るモードに対応す
る入力電圧が与えられても、その時定数で決定される所
定時間遅れた後に出力電圧が入力電圧と等しくなるから
である。

また、誤ったモード出力が入力される態様として、同時
に２以上のモード出力が与えられる場合がある。しかし
、上述の実施例では、ディジタル信号で与えられるモー
ド出力をそのモードに応じた直流電圧のレベルに一旦変
換してその変換した直流電圧のレベルに基づいてモード
の判別を行６なうようにしているため、同時に２以上の
モード出力が入力されても、いずれか１つのモードとし
て判別される。

次に、入力端子１ａないし１ｎに与えられるモ２−ド出
力が成るモードから他のモードへ移行した場合を説明す
る。この場合、モードの移行がいずれのモード圏で行な
われても、コンデン４ｊ６を含む積分回路の出力はその
積分効果によって移行前のモードから移行優のモードへ
滑かに変化する。

すなわち、移行前のモードから順次隣り合うモードへ変
化していき移行侵のモードへと落前く。これに対し、従
来のモード判別回路は、各モード出力が個別に判別され
るため、その判別出力もモード出力の移行に応じて急激
に変化してしまう。

第３図はこの発明の他の実施例を示す回路図である。こ
の第３図の実施例は３つのモードが判別可能なように構
成されている。すなわち、第１のモード出力が与えられ
る入力端子１ａと第２モード出力が与えられる入力端子
１ｂとが設けられる。

そして、このモード判別装置はこれら第１および第２の
モード出力に対応する第１および第２のモードを判別す
るとともに、いずれの入力端子１ａおよび１ｂにもモー
ド出力が与えられていないときを第３のモードとして判
別する。

なお、この第３図では、第１図と類似する機能を有する
部分には、第１図と同様の参照番号を付している。

まず、入力端子１ａに第１のモード出力が与えられると
、トランジスタ２１ａがオフ、トランジスタ２３ａがオ
ン、トランジスタ２７ａがオン。

トランジスタ２８ａがオンとなる。したがって、積分端
子１４の電位は直流電源１３の電圧を抵抗４．５および
３ａで分圧した値Ｖ１となる。一方、入力端子１ｂに第
２のモード出力が与えられると、トランジスタ２１ｂが
オフ、トランジスタ３３ｂがオンとなり、積分端子１４
の電位は直流電源１３の電圧を抵抗４．５および３ｂで
分圧したＷ１ｖ２となる。次に、入力端子１および２の
いずれにもモード出力が与えられていないときは、トラ
ンジス’？　２８　ａおよび３３ｂはともにオフとなっ
ており、積分端子１４の電位は直流電源１３の電圧を抵
抗４および５で分圧したｍｖｏとなる。比較器８ａおよ
び８ｂには、それぞれ基準電圧（Ｖ１＋ＶＯ）／’２お
よび（ＶＯ＋Ｖ２）／２が与えられる。そのために、抵
抗１ｏａ、ｉｏｂ、１１ａ。

１１ｂおよび１１Ｃの各抵抗値が適当な値に選ばれる。

積分回路の出力が■１のときはいずれの基準電圧よりも
大きいため、出力端子１２ａおよび１２ｂのいずれから
も出力は得られない。積分回路の出力が■０のときは比
較器８８のみが基準電圧よりも低いことを検出し、出力
端子１２ａにのみ出力が得られる。積分回路の出力がｖ
２のときは比較器８ａおよび８ｂのいずれの基準電圧よ
りも小さいため、出力端子１２ａおよび１２ｂから出力
が得られる。したがって、出力端子１２ａおよび１２ｂ
から得られる出力を適当な論理回路で処理すればモード
の切換えが行なえる。

なお、第３図の実施例も第１図と同様の効果を奏する。

すなわち、積分回路の時定数内のモード出力の誤入力は
比較器８ａおよび８ｂに伝達されない。また、同時に第
１および第２のモード出力が与えられても、モードの判
別不能となることはない。さらに、積分回路の出力がｖ
２がらＶｌへ移行する場合や■１がら■２へ移行する場
合であっても、必ずＶｏのレベルを通過するため、モー
ドの変化が急激に行なわれず滑らかになる。すなわち、
第１のモードから第２のモードあるいは第２のモードか
ら第１のモードに移行する場合であっても、モードの判
別は第１のモード→第３のモード→第２のモードあるい
は第２のモード→第３のモード→第１のモードと段階的
に行なわれる。

たとえば、第３図のモード判別回路をＶＨ８方式のＶＴ
Ｒに用い、第１のモードをＳＰモード（テープ速度３３
．３５ｍ５／ｓ　）とし、第３のモードをＬＰモード（
テープ速度１６．６８１１１／Ｓ　）とし、第２のモー
ドをＥＰモード（テープ速度１１゜１２＋Ｉｌ／ｓ　）
とした場合、キャプスタンの急速な速度変化が阻止され
、テープやキャプスタンモータやドラムに対する過渡負
荷の軽減が図られる。

なお、以上のＳＰ、ＬＰ、ＥＰモードのデジタル検知は
通常ＣＴＬ信号区間のキャプスタンＦＧ信号数で検知さ
れる。

さらに、第１図および第３図の実施例では、以下に述べ
るような効果がある。すなわち、複数のモードの判別に
対し、積分用コンデンサは１個設ければよいため、回路
の集積化が容易となる。なぜならば、特に半導体で具現
しにくいコンデンサ５を集積回路の外付部品としても、
コンデンサが１個であるため端子１ピンの追加だけで済
み、効率のよい集積回路化ができるからである。これに
対し、従来のモード判別回路はモード出力の数に対応す
る積分用コンデンサが必要であり、集積化が困難である
。

以上のように、この発明によれば、ディジタル信号によ
る複数のモード出力に応じて積分回路の抵抗値を段階的
に切換えることにより、モードの変化を直流電圧のレベ
ルに変換し、その直流電圧のレベルを複数個の比較手段
で比較して判別出力を得るようにしたので、モードの移
行が段階的かつ清らかに行なわれる。したがって、ＶＴ
Ｒなどの各種電子機器に応用した場合テープや機器を傷
めることがない。また、複数のモード出力が同時に入力
された場合であっても従来のように判別不能となること
はない。

さらに、１つの積分回路を設ければよいため、回路の集
積化が容易となる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図である。第２
図は積分回路の出力と比較器の基準電圧との関係を示す
図である。第３図はこの発明の他の実施例を示す回路図
である。 図において、１ａないし１ｎは入力端子、２ａないし２
ｎはトランジスタ、３ａないし３　＋１＋　４および５
は積分回路用分圧抵抗、６は積分コンデンサ、８ａない
し８ｎは比較器、１０ａないし１０ｎおよび１１ａない
し１１０は基準電圧用分圧抵抗、１３は直流電源を示す
。

Claims (1)

1. 【特許請求の範囲】 ディジタル信号によるモード出力が個別に与えられる複
   数の入力端子、 直流電源、 前記直流電源の出力を積分する１つの積分回路、前記入
   力端子に与えられる各モード出力に応じて前＆ｌ！積分
   回路の抵抗値を段階的に切換える手段、および 前記各モード出力に対応して設けられ、前記積分回路の
   出力と予め定めらた基準電圧とを比較する複数の比較手
   段を備え、 前記基準電圧は前記各モード出力に対応して所定の値に
   設定され、前記比較手段出力がモード判別出力として取
   出される、モード判別装置。