JPS58215920A - 過電流保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は自己過熱回避機能を有する過電流保護回路の改
良に関覆る。トランジスタを過電流による過熱破損から
保護覆るために、主トランジスタの発熱を感知して動作
する感温素子を同一半導体基板内に形成りる方法が提案
されている。く例えば特願昭５５−１１７５２．特開昭
５４−１５７０８６等。）上記感温素子を内蔵した主ト
ランジスタは熱暴走しないばかりか、負荷ショート機能
構成も備えることが出来る。

他方に於て自動車用ヘッドランプや小型モータ負荷の如
く起動直後の過渡状態で大きな突入電流が流れるような
負荷電流をＩＣ回路からの小信号で制御覆るためのパワ
ートランジスタをダーリントン接続構成で用いたリレー
用トランジスタ回路があり、過渡状態及び定常状態での
１−ランジスタ回路の電力損失を低減り−るためにダー
リントン接続の前段トランジスタのコレクタと後段（出
力）１〜ランジスタのコレクタとの間にダイオードを接
続する構成が提案されている。

本発明の好適実施態様によれば主トランジスタと同一基
板内に形成された感温素子（トランジスタ）と上記の如
きダーリントン接続構成とを結合して成るｉ−ランジス
タ回路の過電流保護回路の改良構成が提供される。即ち
上記の如きターリン１−ン接続構成では前段ｉ〜ランジ
スタのように負荷ショー１一時にそのトランジスタのコ
レクターエミッタ間電圧が上昇し、過大電流が流れ得る
素子が存在づると、主トランジスタの保護機能（感温素
子に連なる構成）は動作せず、前段１〜ランジスタを破
損Ｊることがある。本発明はこの欠点に鑑みなされたも
ので、主［−ランジスタの保護機能を有効に働らかけ、
前段トランジスタを破損することなく動作させ、回路全
体として過電流保護機能を確実に効果的に達成さけるも
のである。

以下図面を参照して本弁明を説明する。図中同一参照符
号は同一要素を示η。第１図は本発明の適用されるリレ
ー用トランジスタ回路を例示し、第２図は第１図の主］
・ランジスタ１と前段ｉ〜ランジスタ５の］レクタ電流
とトランジスタ破損時間との関係を示づ。

第１図に於て、主トランジスタ１と感温トランジスタ２
は同−半導体基板上若しくは基板内に構成されており、
主トランジスタの発熱は直ちにトランジスタ２が感知づ
るように配置されている。

主１〜ランジスタ１のベースはターリン１〜ン接続を構
成づる前段］・ランジスタ５のエミッタに接続され、１
〜ランジスタ５のコレクタはダイオード４を介してトラ
ンジスタ１のコレクタに接続されている。また主トラン
ジスタのコレクタは負荷（モータＭ）の一方の端子に接
続され、他方の端子は電源のプラス側に接続される。ト
ランジスタ２のエミッタは負荷ショー１へ用のスイッチ
ングトランジスタ３のベースと接続され、トランジスタ
３のコレクタ、トランジスタ５のベースは共に抵抗日に
接続されている。後述の如く比較的低い温度領域に於て
主１−ランジスタ１が動作されるように制御されるべく
、ｌ・ランジスタ３は］ヘランジスタ１゜２から隔置さ
れて配置され、主トランジスタ１がらトランジスタ３に
至る熱伝達には所定の時間（Ｍ延時間）を要するように
構成される。抵抗６はスイッチ７を介して電源のプラス
側に接続される。トランジスタ３のエミッタは主トラン
ジスタ１のエミッタに接続され、導通時には負荷モータ
及び主１〜ランジスタをショート（短絡）するように動
作する。スイッチ７が閉成されると抵抗日を〜　介しベ
ース電流ＩＢ１が１〜ランジスタ５に流れ、主トランジ
スタに負荷電流ｌＬ　が流れる。この時０荷が例えばｔ
−夕の時には起動時の突入電流が流れようとし、主トラ
ンジスタ１のコレクターエミッタ間電圧が十４′？ｌる
。このときアノードを主トランジスタのコレクタに接続
しカソードを１ヘランジスタ５のコレクタに接続したダ
イΔ−ド４は順方向にバイアスされ、ダイオート４、抵
抗Ｒ１を介してｌ・ランジスタ５に大きなコレクタ電流
が流れ、これは主トランジスタ１のベースに流入して、
主１〜ランジスタ１には大きな突入電流を流づことがぐ
きる。一方ＩＬの定常時にはＩＢ□が十分であれば主ト
ランジスタ１の単体のＶ。Ｅ（ｓａゎ）で動作できるよ
うにバイアスされる。断るダイオード４、時の如く負荷
インピーダンスが低く主トランジスタのコレクターエミ
ッタ間電圧が所定値以上になる状態ではダイオード４を
介して流れる電流により主トランジスタのコレクタ電流
が増加づる反面コレクターエミッタ電圧が低下して主１
ヘランジスタの電力損失を低く抑えることが出来る。ま
た定常状態ではダイオード４により１〜ランジスタ５の
ベースからコレクタ側へ流出するベース電流成分は零と
なり、主トランジスタに対するトランジスタ５の逆方向
動作が阻止されトランジスタ５の＝コレクターエミッタ
間電圧は主１〜ランジスタ単体の飽和電圧となるので主
トランジスタの電力損失を小さくすることが出来る。ダ
イオード４の断る作用の詳細は本願と同一出願人による
特願昭５６−３００９８、特願昭５５−１７１５２で開
示されたものである。

次にトランジスタ２，３の作用について述べる。

例えば０荷がショート状態になり過電流が流れ始めると
主トランジスタ１が発熱し始め、トランジスタ２はこの
発熱を感知し自身のコレクターエミッタ間リーク電流Ｉ
ＣＥＯを増加し、トランジスタ３のペースに流し込み、
該トランジスタ３をオンさせる。従ってトランジスタ５
に供給されていたＩＢＩをトランジスタ３側に引き込み
主］・ランジスタ１を遮断することにより負荷ショート
による過電流から主トランジスタ１を保護づるようにト
ランジスタ２は動作する。感温トランジスタ２に応答す
るショート用トランジスタ３は温度に対し正の電流増幅
率（以下ＩＩ　Ｐ・ｇ・ｒ　０表わ１）を有Ｊるもので
主１−ランジスタ１からの熱は所定の時間遅延を経て伝
達されるように配置され（−いる構成により次の過電流
制御動作を可能とづる。即ち感温］へランジスタ２は加
熱されると自身のコレクターペース間に熱的に励起され
たリーク電流ＩＣＢＯが発生し、このＩＣＢＯは１〜ラ
ンジスタ２自身の電流増幅率りゆ、ｒにより増幅されコ
レクターエミッタ間リーク電流Ｉ　　となる。このとき
Ｉ　　は温度ＣＥＯＣＥＯ に対し指数関数的に増加りる、即ちＩ　　はあるＥＯ 温度Ｔになると急激に増加する。このＴはＩ　ＣＢＯお
よびＩＩＰ’Ｅ’Ｊ’　　により決まるのｒ、ＩｃＢｏ
あるいは１１□、ｒを制御することにより任意に選択す
ることができる。今トランジスタ３がトランジスタ２の
１　　により導通にされた時点を考えると、ＥＯ このときトランジスタ３はトランジスタ１の発熱を十分
に感知していないために比較的低い温度で動作し、トラ
ンジスタ２の温度と主トランジスタ１のコレクタ電流Ｉ
。、との関係は第２図△→Ｂ→Ｃと変化する。しかし動
作後はトランジスタ１の発熱により所定の遅れ時間を経
た接にトランジスタ３のｉ　ＩＩが上昇す°るので、公
知のようにトランジスタ３の電流増幅率＋１ＦＥが増加
づるため、主［〜ランラスタ１の温度が低下しても上記
遮断動作は保持され、遮断動作時の温度より低い値で第
２図のＣ−＋Ｄ−＋Ａのように復帰し主］−・ランジス
タ１のコレクタ電流Ｉ。１はヒステリシスループを描く
よう制御される。この温度はトランジスタ３のｈＦＩＥ
の温度変化の大きさにより制御することが出来る。

上記の過電流保護機能を有した回路に於て、負荷ショー
ト実験したところ、過大なショー１〜電流が流れた時に
は、ｉ〜ランジスタ５が破損するという問題が生じた。

これは１−ランジスタ１，５の各破損時間ｔｄ＋　、　
ｔｄｓ　（所定の異常過電流が流れ始めてから破損に至
る時間）が各々の］レクタ電流Ｉ０□”　Ｃ２に対して
第３図のようにトランジスタ５の時間が短かいことに起
因している。即ち第３図は負荷ショー１〜実験で得られ
た所の各トランジスタのコレクタ電流と該当トランジス
タが破損に至る時間との関係を示すもので、主トランジ
スタ１のコレクタ電流１゜１により同トランジスタが破
損づる時間は図のＴＲ−１の関係であり、一方トランジ
スタ５の］レクタ電流ＩＣ２とその破損時間は図の王Ｒ
−５である。従って感温素子が動作する応答速度（ｉ−
ランジスタ１が異常発熱し始めてから応答する迄の時間
ｔ）は少なくともＴＲ−１損時間ｔｄ５を満足づる条件
に選定する。−斯る条件とする事によりｉ〜ランジスタ
５が破損する以前に感温素子が動作し、回路を破損する
ことなく過電流保護がぐきる。具体的には第４図のよう
にトランジスタ５のコレクタ制限抵抗Ｒ＋を接続（る方
法、１〜ランジスタ５のｈＦＥ５を制御し上記条件を満
足するＩＣ２以内とでる方法等がある。第４図はタイＡ
−ド４と直列に電流制限抵抗Ｒ１をトランジスタ５のコ
レクタ側に挿入づる構成を示づ。このとき、抵抗Ｒ１の
値はトランジスタ５が突入電流を流した時十分飽和領域
が動作できるようにＦ＜　＋　＞　ＩＢ□／ｈＦＥ５　
　の関係とする。所る構成とすることにより、突入電流
発生時にががるトランジスタ５のコレクターエミッタ間
電圧は十分に低い値となり、トランジスタ５での電力損
失も大幅に低減できるためトランジスタ５は破損りるこ
となく、主トランジスタ１の発熱を感知して動作する感
温１〜ランジスタ２及びショート用１−ランジスタ３の
保護動作が確実に機能される。第１図の主トランジスタ
１と１−ランジスタ２を有する半導体装置１２の実装法
を工夫した他の実施例を第５（ａ）図、第５（ｂ）図に
示づ。１０は厚膜基板、１１と１３は上記半導体装置１
２のヒートシンクとして作用する例えば銅板である。半
導体装置１２の発熱はヒートシンク１１又は１３で吸収
され、その温度上背速度はヒーｉ・シンク１１又は１３
の形状用法に依存覆る。即ちビー１〜シンク１１．１３
が薄＜、小さい程温度上昇速度が速くなり第３図の破損
時間ｔｄｌは短かくなる。このためｔｄｌ＜ｔｄ５と設
定でき、トランジスタ５を破損から防止できる。木実流
側ではヒートシンク１１として１５ｍｍｘ　１７ｍｍで
２ｍｍ厚さの銅ヒートシンクを使い、負荷ショート電流
４０Ａを流した時には、］−ランジスタ５が破損したが
、ビー１〜シンク１３のように７　ｍ１ｌｌＸ　７　ｍ
ｍで１ｍｍ厚さの小さな銅ヒ−１〜シンクとした時には
、半導体装置１２の保護機能が働らき、］・ランジスタ
５を破損りることなく作動スタ回路の前段１〜ランジス
タが過電流で破損づる前に感温１ヘランジスタによる保
護回路を確実に動作さける簡単な構成を提供し、断るト
ランジスタ回路の信頼性の向上に寄与するものである。

【図面の簡単な説明】

第１図はリレー用トランジスタ回路の１例を示し、第２
図は第１図回路の主１ヘランジスタの被制御］レクタ電
流の温度特性を示し、第３図は第１図回路の主１ヘラン
ジスタ及び前段１一ランジスタの破損時間と］レクタ電
流との関係を示し、第４図は本発明実施例を示し、第５
（ａ）図及び第５（１）　）図は本弁明の別の実施例を
示す。 １・・・主１ヘランジスタ ２・・・感温トランジスタ ３・・・スイツヂングトランジスタ ４・・・ダイオード ５・・・前段ｉ・ランジスタ ６・・・抵抗 Ｒ１・・・抵抗 １１、１３・・・ヒートシンク 代理人　浅　　祠　　　皓 外４名

Claims (2)

【特許請求の範囲】
1. （１）、過電流発生後の時間ｔに於て主トランジスタの
   発熱を感知して動作する感温素子を有した過電流保護機
   能付半導体装置（１）と、過電流が流れた時にトランジ
   スタのコレクターエミッタ間電圧が上昇して過大電流が
   流れ得る半導体素子（５）を有した回路構成とが共存す
   るとき、過電流による前記半導体装置及び半導体素子の
   破損時間を夫れ夫れｔｄｌ　、　ｔｄ５とするときｔ　
   ＜ｔｄｌ＜　　ｔ５の関係を設定覆る手段を有する過電
   流保護回路。
2. （２）、主トランジスタと前段トランジスタどのターリ
   ン１−ン接続を有するリレー用トランジスタ回路の過電
   流保護回路ひあって、過電流発生後の時間［に於て主ト
   ランジスタの発熱を感知して動作する感温素子と、過電
   流から前記ダーリントン接続を保護するために前記感温
   素子に応答するスイツヂングトランジスタと、前記トラ
   ンジスタの］レクタ間に接続されたダイオードと、過電
   流発生後に前記主トランジスタ及び前段トランジスタが
   破損に至る時間を各々ｔｄｌ　、　ｔｄ５とづるときに
   ｔ　＜ｔｄｌ　＜ｔｄ５の関係を設定する手段とを有す
   る過電流保護回路。