JPS60146527A - 負荷制御回路 - Google Patents
負荷制御回路Info
- Publication number
- JPS60146527A JPS60146527A JP59002821A JP282184A JPS60146527A JP S60146527 A JPS60146527 A JP S60146527A JP 59002821 A JP59002821 A JP 59002821A JP 282184 A JP282184 A JP 282184A JP S60146527 A JPS60146527 A JP S60146527A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- semiconductor switching
- control circuit
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は負荷のオン・オフの制御に用いることができる
負荷制御回路に関するものである。
負荷制御回路に関するものである。
従来例の構成とその問題点
近年、メカトロニクス化が進み、従来、制御素子を用い
ていなかった分野やリレーを用いていた分野にまで半導
体スイッチング素子の利用が期待されている。一方、半
導体スイッチング素子は負荷短絡や過負荷に弱く、限ら
れた分野だけで利用されたり、複雑な保護回路を並設し
て利用されている。
ていなかった分野やリレーを用いていた分野にまで半導
体スイッチング素子の利用が期待されている。一方、半
導体スイッチング素子は負荷短絡や過負荷に弱く、限ら
れた分野だけで利用されたり、複雑な保護回路を並設し
て利用されている。
以下図面を参照しながら従来の半導体スイッチング素子
保護回路を備える負荷制御回路について説明する。第１
図は従来の負荷制御回路の回路図であり、１は制御入力
端子、２は半導体スイッチング素子としてのＮ型ＭＯ８
ＦＥＴである。３はその負荷で、４はその電源である。
保護回路を備える負荷制御回路について説明する。第１
図は従来の負荷制御回路の回路図であり、１は制御入力
端子、２は半導体スイッチング素子としてのＮ型ＭＯ８
ＦＥＴである。３はその負荷で、４はその電源である。
５は温度検出用のＰＮ接合で、Ｎ型ＭＯ８ＦＥＴ２とＰ
Ｎ接合らは熱的に結合された系６の中にある。了は保護
回路の電源、８は定電流源、９と１０は基準電圧発生用
の分割抵抗、１１は電圧比較器である。
Ｎ接合らは熱的に結合された系６の中にある。了は保護
回路の電源、８は定電流源、９と１０は基準電圧発生用
の分割抵抗、１１は電圧比較器である。
１２はＮＡＮＤ回路、１３はリセット入力付り型双安定
回路、１４と１５は遅延用の反転器である。
回路、１４と１５は遅延用の反転器である。
以上のように構成された負荷制御回路についてその動作
を以下に説明する。
を以下に説明する。
制御入力端子１に加えられる制御入力がローレベルのと
きはＮＡＮＤ回路１２の出力はハイレベルになるので、
Ｄ型双安定回路１３にリセットがかが９、この出力はロ
ーとなり、半導体スイッチング素子２はオフになって、
負荷３には電流が流れない。次に制御入力がノ・イレベ
ルになった場合は系６の温度により２通りに分類できる
。まず、系６が通常の温度の場合、定電流源８からＰＮ
接合６に流れて生じる順方向電圧が、分割抵抗９と１０
によって決定される基準電圧より大きいようにこの基準
電圧が設定されているため、電圧比較器１１の出力はハ
イレベルになり、制御入力もノ・イなのでＮＡＮＤ回路
１２の出力はローレベルになり、Ｄ型双安定回路１３に
リセットはかから慣制御入力の立上シから反転器１４と
１５を通過する時間分遅れてＤ型双安定回路１３のクロ
ック入力が立上り、Ｄ入力のノ・イレベルをラッチして
Ｄ型双安定回路１３の出力はノ・イレベルになり、半導
体スイッチング素子２がオンになって、電源４から負荷
３に電流が流れる。次に負荷３が短絡していたシ過負荷
の状態である場合、半導体スイッチング素子２の温度が
上昇し、系６の中にあるＰＮ接合６の順方向電圧が、分
割抵抗９と１０で決まる基準電圧より低くなって電圧比
較器１１の出力がローレベルになシ、ＮＡＮＤ回路１２
の出力かハ１ノヘルになってＤ型双安定回路１３にリセ
ットがかかシ、半導体スイッチング素子２がオフになっ
て保護される。このように制御入力がハイレベルにもか
かわらず半導体スイッチング素子２がオフである保護状
態は制御入力を一度ローにし、再びハイレベルにするこ
とによってリセットできる。
きはＮＡＮＤ回路１２の出力はハイレベルになるので、
Ｄ型双安定回路１３にリセットがかが９、この出力はロ
ーとなり、半導体スイッチング素子２はオフになって、
負荷３には電流が流れない。次に制御入力がノ・イレベ
ルになった場合は系６の温度により２通りに分類できる
。まず、系６が通常の温度の場合、定電流源８からＰＮ
接合６に流れて生じる順方向電圧が、分割抵抗９と１０
によって決定される基準電圧より大きいようにこの基準
電圧が設定されているため、電圧比較器１１の出力はハ
イレベルになり、制御入力もノ・イなのでＮＡＮＤ回路
１２の出力はローレベルになり、Ｄ型双安定回路１３に
リセットはかから慣制御入力の立上シから反転器１４と
１５を通過する時間分遅れてＤ型双安定回路１３のクロ
ック入力が立上り、Ｄ入力のノ・イレベルをラッチして
Ｄ型双安定回路１３の出力はノ・イレベルになり、半導
体スイッチング素子２がオンになって、電源４から負荷
３に電流が流れる。次に負荷３が短絡していたシ過負荷
の状態である場合、半導体スイッチング素子２の温度が
上昇し、系６の中にあるＰＮ接合６の順方向電圧が、分
割抵抗９と１０で決まる基準電圧より低くなって電圧比
較器１１の出力がローレベルになシ、ＮＡＮＤ回路１２
の出力かハ１ノヘルになってＤ型双安定回路１３にリセ
ットがかかシ、半導体スイッチング素子２がオフになっ
て保護される。このように制御入力がハイレベルにもか
かわらず半導体スイッチング素子２がオフである保護状
態は制御入力を一度ローにし、再びハイレベルにするこ
とによってリセットできる。
しかしながら、上記のような構成においては、熱的に結
合された系６は同一チップ上にあることが望ましいが、
系６の端子数が４本となり、通常量産されている３端子
型のパッケージに入れることができないためコストが大
きく上がシ、外付けの保護回路が必要なためさらにコス
トが上がるという問題点を有していた。また、たとえ保
護回路全体をワンチップ化したとしても保護回路の電源
端子が必要で、入力・出力・共通端子を含めてやはｐ４
端子構造となシ、コストが上がるという問題点を有して
いた。
合された系６は同一チップ上にあることが望ましいが、
系６の端子数が４本となり、通常量産されている３端子
型のパッケージに入れることができないためコストが大
きく上がシ、外付けの保護回路が必要なためさらにコス
トが上がるという問題点を有していた。また、たとえ保
護回路全体をワンチップ化したとしても保護回路の電源
端子が必要で、入力・出力・共通端子を含めてやはｐ４
端子構造となシ、コストが上がるという問題点を有して
いた。
発明の目的
本発明の目的は、保護回路内蔵型の半導体スイッチング
素子を単体のスイッチング素子と同様の３端子構造での
実現を可能とする半導体スイッチング素子の保護回路を
備える負荷制御回路を提供することにある。
素子を単体のスイッチング素子と同様の３端子構造での
実現を可能とする半導体スイッチング素子の保護回路を
備える負荷制御回路を提供することにある。
発明の構成
本発明の負荷制御回路は、入力を電源として働き、この
電源入力の立上がシ時の状態が一定し、かつ異常の検出
によって反転する双安定回路からなる保護回路と、半導
体スイッチング素子を用いて構成したものであり、入力
を電源として働くために回路端子数が減少して３端子構
造とすることが可能になシ、安価な３端子パツケージに
半導体スイッチング素子とともに実装でき、従来の半導
体スイッチング素子とそのまま置きかえ可能となって、
負荷異常に対し高信頼性を得ることができるものである
。
電源入力の立上がシ時の状態が一定し、かつ異常の検出
によって反転する双安定回路からなる保護回路と、半導
体スイッチング素子を用いて構成したものであり、入力
を電源として働くために回路端子数が減少して３端子構
造とすることが可能になシ、安価な３端子パツケージに
半導体スイッチング素子とともに実装でき、従来の半導
体スイッチング素子とそのまま置きかえ可能となって、
負荷異常に対し高信頼性を得ることができるものである
。
実施例の説明
以下本発明の一実施例について、図面を参照しながら説
明する。第２図は本発明の一実施例における半導体スイ
ッチング素子保護回路を備える負荷制御回路の回路図を
示すものである。第２図において、１０１は制御入力、
１０２は半導体スイッチング素子としてのＮ型ＭＯ８Ｆ
ＥＴである。
明する。第２図は本発明の一実施例における半導体スイ
ッチング素子保護回路を備える負荷制御回路の回路図を
示すものである。第２図において、１０１は制御入力、
１０２は半導体スイッチング素子としてのＮ型ＭＯ８Ｆ
ＥＴである。
１０３はその負荷で、１０４はその電源である。
１０５は温度検出用のＰＮ接合で、Ｎ型ＭＯ３ＦＥＴ１
０２とＰＮ接合１０５は熱的に結合された系１０６の中
にある。１０７は双安定回路、１０８は定電流源、１０
９と１１０は基準電圧発生用の分割抵抗、１１１は電圧
比較器である。１１２は電圧シフト用のダイオード、１
１３はそのバイアス抵抗である。
０２とＰＮ接合１０５は熱的に結合された系１０６の中
にある。１０７は双安定回路、１０８は定電流源、１０
９と１１０は基準電圧発生用の分割抵抗、１１１は電圧
比較器である。１１２は電圧シフト用のダイオード、１
１３はそのバイアス抵抗である。
以上のように構成された本実施例の負荷制御回路につい
て以下その動作を説明する。！！ず、制御人力１０１が
ローレベルの時は保護回路全体の電源が供給されないた
め双安定回路１０７の出力はローレベルで、半導体スイ
ッチング素子１０２はオフとなシ、負荷１０３には電流
が流れない。次に系１０６が通常温度という条件で制御
入力１０１にハイレベルが加えられた場合を考える。電
圧シフト用ダイオード１１２のシフト電圧を、保護回路
全体の最低動作電圧から、その最低動作電圧における双
安定回路１０７の入カスレジホールトー電圧を差引いた
電圧より少し高めに選んであると、制御人力１０１の電
圧立上９過渡期に双安定回路１０７のＳＥＴ入力がロー
レベルと認識され、制御入力１０１が定常のハイレベル
の電圧になった時にはＳＥＴ入力はハイレベルと認識さ
れる。系１０６が通常の温度の場合、定電流源１０８か
らＰＮ接合１０５に流れて生じる順方向電圧が分割抵抗
１０９と１１０によって決定される基準電圧より大きい
ようにこの基準電圧が設定されているため、電圧比較器
１１１の出力はハイレベルになり、双安定回路１０７に
はリセットが少からず、一方ＳＥＴ入力は前記のように
制御入力１０１の立上りの過渡期に一度ローレベルにな
るので、双安定回路１０７の出方はハイレベルになり、
スイッチング素子１０２がオンになって電源１０４から
負荷１０３に電流が流れる。次に負荷１０３が短絡して
いたり過負荷の状態である場合、スイッチング素子１０
２の温度が上昇し、系１０６の中にあるＰＮ接合１０６
の順方向電圧が、分割抵抗１０９と１１０で決まる基準
電圧より低くなって電圧比較器１１１の出力がローレベ
ルにな９、双安定回路１０γにリセットがかかつて半導
体スイッチング素子１０２がオフになシ、保護される。
て以下その動作を説明する。！！ず、制御人力１０１が
ローレベルの時は保護回路全体の電源が供給されないた
め双安定回路１０７の出力はローレベルで、半導体スイ
ッチング素子１０２はオフとなシ、負荷１０３には電流
が流れない。次に系１０６が通常温度という条件で制御
入力１０１にハイレベルが加えられた場合を考える。電
圧シフト用ダイオード１１２のシフト電圧を、保護回路
全体の最低動作電圧から、その最低動作電圧における双
安定回路１０７の入カスレジホールトー電圧を差引いた
電圧より少し高めに選んであると、制御人力１０１の電
圧立上９過渡期に双安定回路１０７のＳＥＴ入力がロー
レベルと認識され、制御入力１０１が定常のハイレベル
の電圧になった時にはＳＥＴ入力はハイレベルと認識さ
れる。系１０６が通常の温度の場合、定電流源１０８か
らＰＮ接合１０５に流れて生じる順方向電圧が分割抵抗
１０９と１１０によって決定される基準電圧より大きい
ようにこの基準電圧が設定されているため、電圧比較器
１１１の出力はハイレベルになり、双安定回路１０７に
はリセットが少からず、一方ＳＥＴ入力は前記のように
制御入力１０１の立上りの過渡期に一度ローレベルにな
るので、双安定回路１０７の出方はハイレベルになり、
スイッチング素子１０２がオンになって電源１０４から
負荷１０３に電流が流れる。次に負荷１０３が短絡して
いたり過負荷の状態である場合、スイッチング素子１０
２の温度が上昇し、系１０６の中にあるＰＮ接合１０６
の順方向電圧が、分割抵抗１０９と１１０で決まる基準
電圧より低くなって電圧比較器１１１の出力がローレベ
ルにな９、双安定回路１０γにリセットがかかつて半導
体スイッチング素子１０２がオフになシ、保護される。
このように制御人力１ｏ１がハイレベルにもかかわらず
半導体スイッチング素子１０２がオフである保護状態は
制御入力１０１をローにすることによシ保護回路の電源
が供給されなくなるのでリセットされる。
半導体スイッチング素子１０２がオフである保護状態は
制御入力１０１をローにすることによシ保護回路の電源
が供給されなくなるのでリセットされる。
負荷異常の検出方法として、スイッチング素子１０２と
同一チップ上のＰＮ接合１０６の順方向電圧を参照する
方法は、素子の温度を直接検出できるため素子の負荷に
対する余裕度を測定することができ、また保護回路とス
イッチング素子をフンチップ化するのに有利な方法と言
える。
同一チップ上のＰＮ接合１０６の順方向電圧を参照する
方法は、素子の温度を直接検出できるため素子の負荷に
対する余裕度を測定することができ、また保護回路とス
イッチング素子をフンチップ化するのに有利な方法と言
える。
またＭＯ８型ＦＥＴには熱暴走がほとんどないので、こ
の素子を半導体スイッチング素子１０２として用いる方
法はチップ温度の検出により負荷に対する余裕度を測定
しやすい点と、制御入力電圧が比較的高いので、この電
圧を電源とした保護回路の回路設計がしやすい点で有利
な方法と言える。
の素子を半導体スイッチング素子１０２として用いる方
法はチップ温度の検出により負荷に対する余裕度を測定
しやすい点と、制御入力電圧が比較的高いので、この電
圧を電源とした保護回路の回路設計がしやすい点で有利
な方法と言える。
以上のように本実施例によれば、保護回路の電源を制御
入力からとるので、半導体スイッチング素子とその温度
検出用ＰＮ接合および保護回路をワンチップ上に乗せ同
一パッケージ内におさめることによシ、半導体スイッチ
ング素子単体と同一の３端子のパッケージに入れること
ができるためコストを抑えることができ、外付の保護回
路を必要としないため、従来の保護回路のないスイッチ
ング回路の半導体スイッチング素子とそのまま置きかえ
可能であるという利点を有する。
入力からとるので、半導体スイッチング素子とその温度
検出用ＰＮ接合および保護回路をワンチップ上に乗せ同
一パッケージ内におさめることによシ、半導体スイッチ
ング素子単体と同一の３端子のパッケージに入れること
ができるためコストを抑えることができ、外付の保護回
路を必要としないため、従来の保護回路のないスイッチ
ング回路の半導体スイッチング素子とそのまま置きかえ
可能であるという利点を有する。
発明の効果
以上の説明から明らかなように本発明は、入力を電源と
して働き、この電源入力の立上がり時の状態が一定し、
かつ異常の検出によって反転する双安定回路からなる保
護回路と、半導体スイッチング素子を用いて構成してい
るので、保護回路に対して新たな電源を供給する必要が
なく回路の端子数を減少させることができ、また入力の
オフによって保護回路のリセットが本質的に行なえると
いう優れた効果が得られる。さらに半導体スイッチング
素子と同一チップ上のＰＮ接合の順方向電圧を温度検出
に用い、半導体スイッチング素子としてＭＯ８型ＦＥＴ
を用いることにより、半導体スイッチング素子と保護回
路のワンチップ化が容易になり、保護回路の回路設計も
行ないやすくなる。さらに制御入力を保護回路の電源と
して用いて回路の端子数を減少させたことにより、保護
回路を含めた半導体スイッチング素子の３端子化が可能
になる。これは従来の半導体スイッチング素子単体と同
一の３端子のパッケージに入れることができるため、コ
ストを抑えることができ、外付けの保護回路を必要とし
ないため、従来の保護回路のないスイッチング回路の半
導体スイッチング素子とそのまま置きかえ可能という優
れた効果が得られる。一方、従来、半導体スイッチング
素子を使うことができなかったような温度条件や負荷条
件の厳しい分野１で保護回路を追加することなく半導体
スイッチング素子を用いることができるという優れた効
果も得られる。
して働き、この電源入力の立上がり時の状態が一定し、
かつ異常の検出によって反転する双安定回路からなる保
護回路と、半導体スイッチング素子を用いて構成してい
るので、保護回路に対して新たな電源を供給する必要が
なく回路の端子数を減少させることができ、また入力の
オフによって保護回路のリセットが本質的に行なえると
いう優れた効果が得られる。さらに半導体スイッチング
素子と同一チップ上のＰＮ接合の順方向電圧を温度検出
に用い、半導体スイッチング素子としてＭＯ８型ＦＥＴ
を用いることにより、半導体スイッチング素子と保護回
路のワンチップ化が容易になり、保護回路の回路設計も
行ないやすくなる。さらに制御入力を保護回路の電源と
して用いて回路の端子数を減少させたことにより、保護
回路を含めた半導体スイッチング素子の３端子化が可能
になる。これは従来の半導体スイッチング素子単体と同
一の３端子のパッケージに入れることができるため、コ
ストを抑えることができ、外付けの保護回路を必要とし
ないため、従来の保護回路のないスイッチング回路の半
導体スイッチング素子とそのまま置きかえ可能という優
れた効果が得られる。一方、従来、半導体スイッチング
素子を使うことができなかったような温度条件や負荷条
件の厳しい分野１で保護回路を追加することなく半導体
スイッチング素子を用いることができるという優れた効
果も得られる。
第１図は従来の負荷制御回路の回路図、第２図は本発明
の一実施例における負荷制御回路の回路図である。 １０１・・・・・・制御入力、１０２・・・・・半導体
スイッチング素子、１０３・・・・・・負荷、１０４・
・・・・・電源、１０６・・・・・・温度検出用ＰＮ接
合、１０γ・・・・・双安定回路、１１１・・・・・・
電圧比較器、１１２・・・・・電圧シフト用ダイオード
。
の一実施例における負荷制御回路の回路図である。 １０１・・・・・・制御入力、１０２・・・・・半導体
スイッチング素子、１０３・・・・・・負荷、１０４・
・・・・・電源、１０６・・・・・・温度検出用ＰＮ接
合、１０γ・・・・・双安定回路、１１１・・・・・・
電圧比較器、１１２・・・・・電圧シフト用ダイオード
。
Claims (4)
- （１）負荷に流れる電流を制御する半導体スイッチング
素子と、この半導体スイッチング素子を制御する制御回
路と、その半導体スイッチング素子の異常を検出する異
常検出回路を備え、第１の端子は上記制御回路の入力端
子であり、第２の端子は上記半導体スイッチング素子の
出力端子であり、第３の端子は上記負荷制御回路全体の
共通グランド端子であり、上記制御回路には上記入力端
子からの信号と上記異常検出回路の出力が入力され、上
記制御回路の出力が上記半導体スイッチング素子の入力
に接続され、上記入力端子からの電気入力が上記制御回
路および上記異常検出回路の電源入力を兼ねるように構
成したことを特徴とする負荷制御回路。 - （２）異常の検出によって反転する双安定回路を制御回
路として用いたことを特徴とする特許請求の範囲第１項
記載の負荷制御回路。 - （３）半導体スイッチング素子と同一チップ上のＰＮ接
合の順方向電圧を基準電圧と比較する電圧比較器を異常
検出回路として用いたことを特徴とする特許請求の範囲
第１項記載の負荷制御回路。 - （４）ＭＯ８型ＦＥＴを半導体スイッチング素子として
用いたことを特徴とする特許請求の範囲第１項記載の負
荷制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002821A JPH07105701B2 (ja) | 1984-01-11 | 1984-01-11 | 負荷制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002821A JPH07105701B2 (ja) | 1984-01-11 | 1984-01-11 | 負荷制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60146527A true JPS60146527A (ja) | 1985-08-02 |
| JPH07105701B2 JPH07105701B2 (ja) | 1995-11-13 |
Family
ID=11540074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59002821A Expired - Lifetime JPH07105701B2 (ja) | 1984-01-11 | 1984-01-11 | 負荷制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105701B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001526869A (ja) * | 1997-05-28 | 2001-12-18 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 過熱−保護回路 |
| US7180330B2 (en) | 2002-03-07 | 2007-02-20 | Matsushita Electric Industrial Co., Ltd. | Output circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833322A (ja) * | 1981-08-21 | 1983-02-26 | Toshiba Corp | トランジスタ回路 |
| JPS58205333A (ja) * | 1982-05-05 | 1983-11-30 | シ−メンス・アクチエンゲゼルシヤフト | スイツチングトランジスタの保護回路 |
| JPS58215920A (ja) * | 1982-06-10 | 1983-12-15 | 株式会社デンソー | 過電流保護回路 |
-
1984
- 1984-01-11 JP JP59002821A patent/JPH07105701B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833322A (ja) * | 1981-08-21 | 1983-02-26 | Toshiba Corp | トランジスタ回路 |
| JPS58205333A (ja) * | 1982-05-05 | 1983-11-30 | シ−メンス・アクチエンゲゼルシヤフト | スイツチングトランジスタの保護回路 |
| JPS58215920A (ja) * | 1982-06-10 | 1983-12-15 | 株式会社デンソー | 過電流保護回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001526869A (ja) * | 1997-05-28 | 2001-12-18 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 過熱−保護回路 |
| US7180330B2 (en) | 2002-03-07 | 2007-02-20 | Matsushita Electric Industrial Co., Ltd. | Output circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105701B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4682278A (en) | Procedure and device for detecting the non-conducting state of turn-off thyristors | |
| EP0602699A2 (en) | Current limited power semiconductor device | |
| US4493002A (en) | Electronic circuit breaker | |
| JPH06120787A (ja) | パワーデバイスの過電流保護回路及び半導体集積回路装置 | |
| EP0032985B1 (en) | Line driver circuit with short circuit protection | |
| US6429631B2 (en) | Regulated power source circuit including an overcurrent detecting mechanism for eliminating loss in the output control element | |
| JPS58186858A (ja) | 電子計算モジユ−ルの監視回路装置 | |
| JPS60146527A (ja) | 負荷制御回路 | |
| US3303386A (en) | Transient overvoltage and overload protection circuit | |
| US5014155A (en) | Circuit for protecting input of semiconductor device | |
| JPS6245218A (ja) | 無接触動作電子スイツチ装置 | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JP2546051Y2 (ja) | 安定化電源回路 | |
| SU1283958A1 (ru) | Транзисторный ключ с защитой от перегрузки по току | |
| JPH0424456Y2 (ja) | ||
| SU964609A2 (ru) | Стабилизатор напр жени посто нного тока | |
| JPS61157024A (ja) | トランジスタの保護回路 | |
| JPH0742145Y2 (ja) | 電圧監視回路 | |
| SU1241429A1 (ru) | Триггер | |
| SU1136135A1 (ru) | Стабилизатор напр жени посто нного тока с защитой | |
| SU1226614A1 (ru) | Одновибратор | |
| KR930001376Y1 (ko) | 저 전력손실 전원쇼트 보호회로 | |
| JPH0267767A (ja) | 半導体装置及びその回路 | |
| SU1264155A1 (ru) | Система питани полупроводниковой аппаратуры с селиктивной защитой от перегрузок | |
| SU1108418A2 (ru) | Устройство дл защиты стабилизатора напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |