JPS58220486A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPS58220486A JPS58220486A JP10454882A JP10454882A JPS58220486A JP S58220486 A JPS58220486 A JP S58220486A JP 10454882 A JP10454882 A JP 10454882A JP 10454882 A JP10454882 A JP 10454882A JP S58220486 A JPS58220486 A JP S58220486A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- type inp
- substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体発光装置の製造方法に係り、特に、基板
に設けられたストライプ状の溝にレーザが発光する活性
領域が埋め込まれ九インジウム・ガリウム・ヒ索・リン
（ＩｎＧａＡｓＰ） ／インジウム・リン（Ｉｎｋ）系
ダブルへテロ接合型半導体レーザの製造方法に関する。
に設けられたストライプ状の溝にレーザが発光する活性
領域が埋め込まれ九インジウム・ガリウム・ヒ索・リン
（ＩｎＧａＡｓＰ） ／インジウム・リン（Ｉｎｋ）系
ダブルへテロ接合型半導体レーザの製造方法に関する。
（２）技術の背景
半導体レーザは他のレーザ系に比べて波長の選択が比較
的容易で且つ、小型、高効率動作、長寿命、＾速直接変
病及び単一波長動作などの数々の利点があり、光伝送・
処理の各種の実用システムの光源として用いられてい゛
る。
的容易で且つ、小型、高効率動作、長寿命、＾速直接変
病及び単一波長動作などの数々の利点があり、光伝送・
処理の各種の実用システムの光源として用いられてい゛
る。
特に、埋め込み構造を有する半導体レーザでｒま、活性
領域の幅を実質上減少させ々ことができるので、１−値
電流を低減でき、且つ半導体レーザの各々端面での微分
量子効率全向上できるという効果がめる。
領域の幅を実質上減少させ々ことができるので、１−値
電流を低減でき、且つ半導体レーザの各々端面での微分
量子効率全向上できるという効果がめる。
（３）従来技術と問題点
第１図はＩｎ’ｐ基板にｖｓｊ−型の溝ｆ：設け、該溝
中にＩｎＧａＡｓＰ活性層を埋め込んだ半導体レーザの
賛部断面図全示す。同図に於いて、１はｎｆｉ工ｎＰ基
板、２はｐ型ＩｎＰ層、３はｎ型工ｎＰクラッド層、３
１は。型Ｉｎｋ層、番はＩｎＧａＡｓＰ活性層、５はｐ
型ＩｎＰクラッド層、６はｐ側電極、７はｎ側電極上そ
れぞれ示す。
中にＩｎＧａＡｓＰ活性層を埋め込んだ半導体レーザの
賛部断面図全示す。同図に於いて、１はｎｆｉ工ｎＰ基
板、２はｐ型ＩｎＰ層、３はｎ型工ｎＰクラッド層、３
１は。型Ｉｎｋ層、番はＩｎＧａＡｓＰ活性層、５はｐ
型ＩｎＰクラッド層、６はｐ側電極、７はｎ側電極上そ
れぞれ示す。
この半導体レーザはｐ＊Ｉｌ’を極６に正、ｎ側電極フ
に負の電圧全印加し、ｐ型ＩｎＰ層２とｎ型Ｉｎ２層３
′のｐ−ｎ逆″イア７によ・て・キパノアヲ一解内に埋
め込筐れた活性層４へ注入する。活性層４に注入された
キャリアは半導体層の接合に対して垂直方向ｖｃ隣接し
７ｔｎ製クツクラッド及びｐ臘りラッド層６にエリ、活
性層表内に閉じ込められる。そして十分な注入キャリア
によって利得が損失に打ち勝っｍ時、活性層番からレー
ザ光が生じる。
に負の電圧全印加し、ｐ型ＩｎＰ層２とｎ型Ｉｎ２層３
′のｐ−ｎ逆″イア７によ・て・キパノアヲ一解内に埋
め込筐れた活性層４へ注入する。活性層４に注入された
キャリアは半導体層の接合に対して垂直方向ｖｃ隣接し
７ｔｎ製クツクラッド及びｐ臘りラッド層６にエリ、活
性層表内に閉じ込められる。そして十分な注入キャリア
によって利得が損失に打ち勝っｍ時、活性層番からレー
ザ光が生じる。
次に、第２図乃至第５図を参照して、上記構成から成る
半導体レーザの従来の製造方法の一部について説明する
。伺、第１図で説明し皮部分と同部分は同記号で指示し
である。
半導体レーザの従来の製造方法の一部について説明する
。伺、第１図で説明し皮部分と同部分は同記号で指示し
である。
第２図参照
（、ｌ ｎ型工ｎＰ基板１に液相エピタキシャル成長
法を用いてその表面にｐ型１ｎＰ層２會形成する０第３
図参照 （１）） 前記ｐ型ＩｎＰ層２六面に二酸化シリコン
（Ｓｉｎ、）層８ｔ−形成旨、、通常のフォト・エツチ
ング法會適用して５１０２層８０ノ（ターニングを行な
い、溝形成用の窓９ｔ−形成する。
法を用いてその表面にｐ型１ｎＰ層２會形成する０第３
図参照 （１）） 前記ｐ型ＩｎＰ層２六面に二酸化シリコン
（Ｓｉｎ、）層８ｔ−形成旨、、通常のフォト・エツチ
ング法會適用して５１０２層８０ノ（ターニングを行な
い、溝形成用の窓９ｔ−形成する。
第４図参照
（０） ウェットエツチング法を適用し、４形成用の
窓９を介して基板ｌに達する深さのＶ＊Ｕの溝ｌＯを形
成する。
窓９を介して基板ｌに達する深さのＶ＊Ｕの溝ｌＯを形
成する。
ｉｄ） ＃形成用のマスクとして使用し７’（８１０
□層８を除去する。
□層８を除去する。
第５図参照
（ｅ） 液相エピタキシャル成長法を通用して、Ｖ字
型の溝１０内にｎ型ＩｎＰクラッド層３．ＩｎＧａＡｓ
Ｐ活性層番及びｐ ｍ Ｉ ｎ Ｐクラッド層５會順次
形成する。この時、ｎ型工ｎＰクラッド層３及びＩｎ（
）ａＡａＰ活性層４は溝１０内に埋め込まれるが、＃１
０外部のｐ型ＩｎＰ１２表面にもｎ型工ｎ Ｐ ４３’
及びＩｎＧａＡｇＰ層４′が成長する。また、レーザの
発光領域となる活性層４の断面は、中央部の厚さが厚く
、端部へいくに従って薄い所−三ケ月状となる。
型の溝１０内にｎ型ＩｎＰクラッド層３．ＩｎＧａＡｓ
Ｐ活性層番及びｐ ｍ Ｉ ｎ Ｐクラッド層５會順次
形成する。この時、ｎ型工ｎＰクラッド層３及びＩｎ（
）ａＡａＰ活性層４は溝１０内に埋め込まれるが、＃１
０外部のｐ型ＩｎＰ１２表面にもｎ型工ｎ Ｐ ４３’
及びＩｎＧａＡｇＰ層４′が成長する。また、レーザの
発光領域となる活性層４の断面は、中央部の厚さが厚く
、端部へいくに従って薄い所−三ケ月状となる。
上記の様な従来の製造方法では、ｎ型工ｎＰクラッド！
−３成味前にｐ型ＩｎＰ層２表面が一喝空気１ にさらされｐ壓ＩｎＰ層２の表面に汚染物が付着したり
、７字型の溝１ 、Ｏｔ″形成る為に用いられたエツチ
ング液がｐ型ＩｎＰ層２の表面に残留し７ｔり。
−３成味前にｐ型ＩｎＰ層２表面が一喝空気１ にさらされｐ壓ＩｎＰ層２の表面に汚染物が付着したり
、７字型の溝１ 、Ｏｔ″形成る為に用いられたエツチ
ング液がｐ型ＩｎＰ層２の表面に残留し７ｔり。
ま友、ｎ ｍ Ｉ ＥＩ Ｆクラッド層３の成長前の高
温保持のｖｌＡｐ型工ｎＰＩｄ２Ｎｍからリン（Ｐ）が
昇華しｆｃりする等の問題が生じ、ｐ型工ｕＰ層２とｎ
戯ＩｎＰ層３′との界面が良好なｐ −ｎ接合が得られ
なか２′ｆｔ−０更に、ｎ型工ｎＰ層３′の層厚は、ｎ
ｆｉ工ｎｐり２ラド層３の層厚により決定されてしまう
為、例えばｎｉ工ｎＰクラッド層３の一番厚いところで
の層厚Ｄμｍ）に対してｎ型ＩｎＰ層３′の層厚は約０
４（ａｍｌと薄く、ｐＷＩｎＰ層２とｎ型ＩｎＰｌｉｉ
３’間でブレークダウンが生じ易いという欠点かメ−）
り。
温保持のｖｌＡｐ型工ｎＰＩｄ２Ｎｍからリン（Ｐ）が
昇華しｆｃりする等の問題が生じ、ｐ型工ｕＰ層２とｎ
戯ＩｎＰ層３′との界面が良好なｐ −ｎ接合が得られ
なか２′ｆｔ−０更に、ｎ型工ｎＰ層３′の層厚は、ｎ
ｆｉ工ｎｐり２ラド層３の層厚により決定されてしまう
為、例えばｎｉ工ｎＰクラッド層３の一番厚いところで
の層厚Ｄμｍ）に対してｎ型ＩｎＰ層３′の層厚は約０
４（ａｍｌと薄く、ｐＷＩｎＰ層２とｎ型ＩｎＰｌｉｉ
３’間でブレークダウンが生じ易いという欠点かメ−）
り。
（４）発明の目的
本発明は上記従来の問題点全解決し、電流狭窄機能とし
て十分なｐ −ｎ接合半導体層全形成し、素子動作時に
ブレークダウンが生じることのない半導体発光素子の装
造方法全提供する。
て十分なｐ −ｎ接合半導体層全形成し、素子動作時に
ブレークダウンが生じることのない半導体発光素子の装
造方法全提供する。
（５）発明の構成
本発明の上記の目的は、工ｎＰ基板上に第１の導′−型
を有するＩｎＰ層、更に第２の導電型を有するＩｎＰ層
金順次成長させ、該第２の導電型音響するＩｎＰ７ｉｉ
ｉ表面から前記ＩｎＰ基板に達する深さの凹部を選択的
に設け、該凹部に発光領域金膜ける仁とにより達成され
る。
を有するＩｎＰ層、更に第２の導電型を有するＩｎＰ層
金順次成長させ、該第２の導電型音響するＩｎＰ７ｉｉ
ｉ表面から前記ＩｎＰ基板に達する深さの凹部を選択的
に設け、該凹部に発光領域金膜ける仁とにより達成され
る。
（６）発明の実施列
本発明の一実施例を第６図乃至第９図を参照して説明す
る。
る。
第６図参照
（、） スズ（Ｓｎ）がドープされたキャリア濃度が
２ ｘ ｌ Ｏ，’″〔副−１〕のｎ型工ｎｐ基板１１
に液相エピタキシャル成長法全適用してその表面にカド
ミウム（Ｃｄ）がドープされ几キャリア濃度が５ ｘ
ｌ Ｏ”（ｍ−”）のｐ ｍ Ｉ ｎ Ｐ層１２ ’ｆ
ｒ ｌ（μｍ）の厚さに、更にＳｎがドープされたキャ
リア濃度が５ Ｘ １０ ”（ｍ−’ ）のｎ型工ｎＰ
層１３ｉ１（μｍ）の厚さに順次形成する。
２ ｘ ｌ Ｏ，’″〔副−１〕のｎ型工ｎｐ基板１１
に液相エピタキシャル成長法全適用してその表面にカド
ミウム（Ｃｄ）がドープされ几キャリア濃度が５ ｘ
ｌ Ｏ”（ｍ−”）のｐ ｍ Ｉ ｎ Ｐ層１２ ’ｆ
ｒ ｌ（μｍ）の厚さに、更にＳｎがドープされたキャ
リア濃度が５ Ｘ １０ ”（ｍ−’ ）のｎ型工ｎＰ
層１３ｉ１（μｍ）の厚さに順次形成する。
第７図参照
（ｂ） ｎ型工ｎＰＨ婦１３にＯＶＤ法ま友はスパッ
タリング法を適用してその表面にＳｉｎ、層１４を３０
００ （Ａ）の厚さに形成する。
タリング法を適用してその表面にＳｉｎ、層１４を３０
００ （Ａ）の厚さに形成する。
（０） 通常のフォト・エツチング法を適用してｓｔ
Ｏ，４１４のパターニングを行ない、溝形成用の窓１５
を形成する。同、この場合のエツチング液ハフッ化アン
モニウム（ＮＨ，ｉＦ）液ｔ−使用する。
Ｏ，４１４のパターニングを行ない、溝形成用の窓１５
を形成する。同、この場合のエツチング液ハフッ化アン
モニウム（ＮＨ，ｉＦ）液ｔ−使用する。
（ｄ） ウェットエツチング法を適用し、溝形成用の
窓１５−＜介してｎｇ工ｎＰ基板１１．ｐｉＩｎＰ層１
２．及びｎ型工ｎＰ層１３′ｔ−エツチングし、幅約２
．５〔μｍ〕、深さ約３５〔μｍ〕のＶ字型の溝１６全
形証する。尚、この場合のエツチング液は体積比が塩酸
（ＨＯｔ）ニリン（Ｉｔ （ＨＡ ＰＯ４） −３：
１の混合液を使用する。
窓１５−＜介してｎｇ工ｎＰ基板１１．ｐｉＩｎＰ層１
２．及びｎ型工ｎＰ層１３′ｔ−エツチングし、幅約２
．５〔μｍ〕、深さ約３５〔μｍ〕のＶ字型の溝１６全
形証する。尚、この場合のエツチング液は体積比が塩酸
（ＨＯｔ）ニリン（Ｉｔ （ＨＡ ＰＯ４） −３：
１の混合液を使用する。
第８図参照
（、） 溝形成用のマスクとして使用し７’ｃＳｉｏ
。
。
層１４ｉＮＨ，Ｆ液中に浸漬して除去する。
（ｆ） ｉ相エピタキシャル成長法金適用し、該Ｖ字
型の溝１６にａｎがドープされたキャリア濃度が２ ｘ
ｌ Ｏ”（ｃｒｎ−” ）、一番厚いところでの厚さ
が１．８［μｍ〕のｎｄＩｎＰクラッド層１′Ｉ、ノン
ドープで一番厚いところでの厚さが０１７〔μｍ〕のＩ
ｎＧａＡｓＰｆｆｌａ層１Ｂ、Ｃｄがドープされたキャ
リア濃度が５ｘｌＯＩ７（ｃｍ”）、一番厚いところで
の厚さが２．７〔μｍ〕の′ｐ壓ＩｎＰクラッド層１９
を順次形成する。このとき、Ｖ字型の溝内の活性層１８
の断面形状は、中央部の厚さが厚く、端部へいくに従っ
て薄い所副三ケ月状となる一方、ｎ型ＩｎＰｌｄ１３表
面にも約０５〔μｍ〕の厚さのｎ型ＩｎＰ層１７′及び
厚さの薄いＩｎＧａＡＢｐ層１ Ｂ’が順次成長する。
型の溝１６にａｎがドープされたキャリア濃度が２ ｘ
ｌ Ｏ”（ｃｒｎ−” ）、一番厚いところでの厚さ
が１．８［μｍ〕のｎｄＩｎＰクラッド層１′Ｉ、ノン
ドープで一番厚いところでの厚さが０１７〔μｍ〕のＩ
ｎＧａＡｓＰｆｆｌａ層１Ｂ、Ｃｄがドープされたキャ
リア濃度が５ｘｌＯＩ７（ｃｍ”）、一番厚いところで
の厚さが２．７〔μｍ〕の′ｐ壓ＩｎＰクラッド層１９
を順次形成する。このとき、Ｖ字型の溝内の活性層１８
の断面形状は、中央部の厚さが厚く、端部へいくに従っ
て薄い所副三ケ月状となる一方、ｎ型ＩｎＰｌｄ１３表
面にも約０５〔μｍ〕の厚さのｎ型ＩｎＰ層１７′及び
厚さの薄いＩｎＧａＡＢｐ層１ Ｂ’が順次成長する。
（ｇ） 更に続いて液相エビタキンヤル成長法ケ適用
し、ｐ型工ｎＰクラッド層１９表面にｃｄがドープされ
たキャリア濃度がＩ Ｘ Ｉ Ｏ”（ｃｔｎ−” ）の
ｎ戯ＩｎＧａＡｓＰキャップ層２０を０９〔μｍ〕の厚
さに形成する。
し、ｐ型工ｎＰクラッド層１９表面にｃｄがドープされ
たキャリア濃度がＩ Ｘ Ｉ Ｏ”（ｃｔｎ−” ）の
ｎ戯ＩｎＧａＡｓＰキャップ層２０を０９〔μｍ〕の厚
さに形成する。
第９図参照
（ｈ） 蒸着法を適用して、ｐ型工ｎＰキャップ層２
０表面に金（Ａ ｕ ）／亜鉛（Ｚ ｎ）からｇａｐ側
電極２１ｉ３０００（Ａ）の厚さに形成し、そしてｎｆ
ｉＩｎＰ基板工１襄面に金（Ａｕ）／Ｓｎから成るｎ側
電極２２ｉ３０００（Ａ）の厚さに形成する。
０表面に金（Ａ ｕ ）／亜鉛（Ｚ ｎ）からｇａｐ側
電極２１ｉ３０００（Ａ）の厚さに形成し、そしてｎｆ
ｉＩｎＰ基板工１襄面に金（Ａｕ）／Ｓｎから成るｎ側
電極２２ｉ３０００（Ａ）の厚さに形成する。
本実施例によれば、ｐ −ｎ接合半導体層、即ちｐ型Ｉ
ｎｐ層１２及びｎ型工ｎＰ層１３會液相エピタキシャル
成長法によｐ連続的に成長させている為、ｐ型ＩｎＰ層
１２表面に於ける空気汚染、ウェットエツチング液の残
留及びＰの昇華等が生じることなく、良好なｐ −ｎ接
合界面を得ることができる。またｎ型工ｎＰ層１３はブ
レークダウンが生じない厚さに制御できるので良好な素
子特性が得られる。
ｎｐ層１２及びｎ型工ｎＰ層１３會液相エピタキシャル
成長法によｐ連続的に成長させている為、ｐ型ＩｎＰ層
１２表面に於ける空気汚染、ウェットエツチング液の残
留及びＰの昇華等が生じることなく、良好なｐ −ｎ接
合界面を得ることができる。またｎ型工ｎＰ層１３はブ
レークダウンが生じない厚さに制御できるので良好な素
子特性が得られる。
この様な方法で製作した半導体発光素子の１−値電流は
２３（ｍＡ）、リークｗ、ｉは０−５０（μＡ）であっ
た。伺、従来の製造方法で製作した素子の閾値電ｉは３
５〔ｍム〕、リーク電流はαｌ−５（ｍＡ）であった０ （７）発明の効果 本発明によれば、電流狭窄機能を有するｐ−ｎ接合半導
体層上連続的に成長している為、良好なｐ −ｎ接合界
面が得られ、良好な素子特性が得られるという効果がめ
る０
２３（ｍＡ）、リークｗ、ｉは０−５０（μＡ）であっ
た。伺、従来の製造方法で製作した素子の閾値電ｉは３
５〔ｍム〕、リーク電流はαｌ−５（ｍＡ）であった０ （７）発明の効果 本発明によれば、電流狭窄機能を有するｐ−ｎ接合半導
体層上連続的に成長している為、良好なｐ −ｎ接合界
面が得られ、良好な素子特性が得られるという効果がめ
る０
第１図は工ｎＧａＡｓＰ／ＩｎＰ系埋め込み型半導体レ
ーザの要部断面図、第２図乃至第５図は従来の半導体レ
ーザの製造方法金示す工程断面図、第６図乃至第９図は
本発明の一実施例を示す工程断面図である。 １、ｌｉ・・・ｎ［工ｎＰ基板、２．１２・・−ｐｆｉ
ＩｎＰ層、３，１７・・・ｎ型工ｎＰクラッドノー、３
’、１３・・・ｎｆｉＩｎＰ層、４．１Ｂ、、・工ｎＧ
ａＡｓＰ活性／ｍ、５゜１９−−・ｐ型ＩｎＰクラッド
層、６．２ｌ−ｐ１４１ｔ電極、第 １ 図 消 ２ 図 第 ４ 図 第 Ｓ 図 躬６図 恥 ７ 図 第３図 男ｒ図
ーザの要部断面図、第２図乃至第５図は従来の半導体レ
ーザの製造方法金示す工程断面図、第６図乃至第９図は
本発明の一実施例を示す工程断面図である。 １、ｌｉ・・・ｎ［工ｎＰ基板、２．１２・・−ｐｆｉ
ＩｎＰ層、３，１７・・・ｎ型工ｎＰクラッドノー、３
’、１３・・・ｎｆｉＩｎＰ層、４．１Ｂ、、・工ｎＧ
ａＡｓＰ活性／ｍ、５゜１９−−・ｐ型ＩｎＰクラッド
層、６．２ｌ−ｐ１４１ｔ電極、第 １ 図 消 ２ 図 第 ４ 図 第 Ｓ 図 躬６図 恥 ７ 図 第３図 男ｒ図
Claims (1)
- インジウム・リン基板上に第１の導電型を有するインジ
ウム・リン層、更に第２の導電型を有するインジウム・
リン層を順次成長させ、該第２の導電型金布するインジ
ウム・リン層弐面から前記インジウム・リン基板に達す
る深さの凹部を選択的に設け、該凹部に発光領域を設け
ること全特徴とする半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10454882A JPS58220486A (ja) | 1982-06-17 | 1982-06-17 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10454882A JPS58220486A (ja) | 1982-06-17 | 1982-06-17 | 半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58220486A true JPS58220486A (ja) | 1983-12-22 |
Family
ID=14383525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10454882A Pending JPS58220486A (ja) | 1982-06-17 | 1982-06-17 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58220486A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758535A (en) * | 1986-05-31 | 1988-07-19 | Mitsubishi Denki Kabushiki Kaisha | Method for producing semiconductor laser |
| US4824747A (en) * | 1985-10-21 | 1989-04-25 | General Electric Company | Method of forming a variable width channel |
| US4837775A (en) * | 1985-10-21 | 1989-06-06 | General Electric Company | Electro-optic device having a laterally varying region |
| US4845014A (en) * | 1985-10-21 | 1989-07-04 | Rca Corporation | Method of forming a channel |
| US4966863A (en) * | 1988-07-20 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a semiconductor laser device |
-
1982
- 1982-06-17 JP JP10454882A patent/JPS58220486A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4824747A (en) * | 1985-10-21 | 1989-04-25 | General Electric Company | Method of forming a variable width channel |
| US4837775A (en) * | 1985-10-21 | 1989-06-06 | General Electric Company | Electro-optic device having a laterally varying region |
| US4845014A (en) * | 1985-10-21 | 1989-07-04 | Rca Corporation | Method of forming a channel |
| US4758535A (en) * | 1986-05-31 | 1988-07-19 | Mitsubishi Denki Kabushiki Kaisha | Method for producing semiconductor laser |
| US4966863A (en) * | 1988-07-20 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a semiconductor laser device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| JPS63269593A (ja) | 半導体レ−ザ装置とその製造方法 | |
| JPS6244440B2 (ja) | ||
| JPS60126880A (ja) | 半導体レ−ザ装置 | |
| KR0179012B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JPH0770758B2 (ja) | 発光半導体装置 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH02181491A (ja) | 半導体発光装置 | |
| JPS59112674A (ja) | 半導体発光装置 | |
| JPS61281561A (ja) | 半導体面発光素子の製造方法 | |
| JPH0770779B2 (ja) | 半導体レーザの製造方法 | |
| JPS63122190A (ja) | 半導体発光装置の製造方法 | |
| KR940011105B1 (ko) | 레이저 다이오드 및 그 제조방법 | |
| JPH02240988A (ja) | 半導体レーザ | |
| JPS5896791A (ja) | 半導体発光装置の製造方法 | |
| JPS61182293A (ja) | 半導体レーザ及びその製造方法 | |
| JPH04297082A (ja) | 半導体発光素子及びその製造方法 | |
| JPS58114478A (ja) | 半導体レ−ザ | |
| JPS622718B2 (ja) | ||
| JPH05226775A (ja) | 半導体レーザ素子 | |
| JPH05121721A (ja) | 半導体発光装置およびその製造方法 | |
| JPS58170089A (ja) | 半導体発光装置の製造方法 | |
| JPS58220485A (ja) | 半導体発光装置及びその製造方法 | |
| JPH05175599A (ja) | 半導体レーザおよびその製造方法 |