JPS5823451A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5823451A JPS5823451A JP56122672A JP12267281A JPS5823451A JP S5823451 A JPS5823451 A JP S5823451A JP 56122672 A JP56122672 A JP 56122672A JP 12267281 A JP12267281 A JP 12267281A JP S5823451 A JPS5823451 A JP S5823451A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- polysilicon
- wire
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、特にワイヤーンデインダ工程のがンデイン
グによるダメージを防止する高信頼性の半導体装置に関
する。
グによるダメージを防止する高信頼性の半導体装置に関
する。
近年、半導体集積回路は、ますます高集積化が要求され
ている。このような集積回路を製造するには、半導体素
子に対する微細加工を容易にする必要があり、そのため
に特に半導体基板（以下単に基板と称する）表面上に形
成される二酸化珪素（ＳｔＯ，）等からなる絶縁保護膜
およびアルミニウム等からなる金属配線膜なとの膜厚は
薄くなってきている。
ている。このような集積回路を製造するには、半導体素
子に対する微細加工を容易にする必要があり、そのため
に特に半導体基板（以下単に基板と称する）表面上に形
成される二酸化珪素（ＳｔＯ，）等からなる絶縁保護膜
およびアルミニウム等からなる金属配線膜なとの膜厚は
薄くなってきている。
ところで、このような半導体装置には１通・常外部配線
と接続される／ｌｌラド形成される。この／９ツＰは、
第１図に示すように基板１１表面上に二酸化珪素（８１
０，）等か゛らなる絶縁保護膜１２が例えば気相成長法
によって形成され。
と接続される／ｌｌラド形成される。この／９ツＰは、
第１図に示すように基板１１表面上に二酸化珪素（８１
０，）等か゛らなる絶縁保護膜１２が例えば気相成長法
によって形成され。
この絶縁保護膜１ｊ表面土にアルミニウム等からなる金
属配線膜１３が例えば蒸着法によって形成されてなる構
造を有している。この金属配線膜１１は、半導体素子間
を接続して集積回路を構成し、通常パッド以外の表面１
にはノ譬ツＶペーシプン膜１４が形成されている。
属配線膜１３が例えば蒸着法によって形成されてなる構
造を有している。この金属配線膜１１は、半導体素子間
を接続して集積回路を構成し、通常パッド以外の表面１
にはノ譬ツＶペーシプン膜１４が形成されている。
この上うなノ母ツ門二対して、外部配線と集積回路を接
続するために、金細線等からなるワイヤががンデイソダ
される。すなわち、ノ臂ツドの金属配線膜１１表面上に
熱圧着法等によって、ワイヤを付着させる。しかしなが
ら、上記のような／譬ブト、すなわち高集積化のため署
＝絶縁保護膜１２および金属配線膜１３の膜厚が例えば
０、番６５〔声篤〕程度に薄く形成されている半導体装
置の・譬ツドに、上記のようなワイヤがンデインダが行
なわれた場合、−ンデイング時に与えられる圧力および
熱等の衝撃力によって、絶縁保護膜１２にクラックが発
生するなどのダメーシカ生じる。このようなワイヤＩン
デイングのダメージによって、例えば絶縁保護膜１２の
クラックが基板１１まで達した場合、金属配線−１１と
基板１１間にリーク電流が発生し、半導体装置の機能を
損なうなど、半導体装置の信頼性を低下させ、それによ
って歩留の低下をもたらす欠点が、ある。
続するために、金細線等からなるワイヤががンデイソダ
される。すなわち、ノ臂ツドの金属配線膜１１表面上に
熱圧着法等によって、ワイヤを付着させる。しかしなが
ら、上記のような／譬ブト、すなわち高集積化のため署
＝絶縁保護膜１２および金属配線膜１３の膜厚が例えば
０、番６５〔声篤〕程度に薄く形成されている半導体装
置の・譬ツドに、上記のようなワイヤがンデインダが行
なわれた場合、−ンデイング時に与えられる圧力および
熱等の衝撃力によって、絶縁保護膜１２にクラックが発
生するなどのダメーシカ生じる。このようなワイヤＩン
デイングのダメージによって、例えば絶縁保護膜１２の
クラックが基板１１まで達した場合、金属配線−１１と
基板１１間にリーク電流が発生し、半導体装置の機能を
損なうなど、半導体装置の信頼性を低下させ、それによ
って歩留の低下をもたらす欠点が、ある。
この発明は、上記の事情を鑑みてなされたもので、ワイ
ヤＩンデインダ工程において％−ンｒイングによる絶縁
保護膜へのダメージを防止できる／譬ツドな有すること
によって、半導体素子の正常な機能を得ることができる
高信頼性の半導体装置を提供することを目的とする。
ヤＩンデインダ工程において％−ンｒイングによる絶縁
保護膜へのダメージを防止できる／譬ツドな有すること
によって、半導体素子の正常な機能を得ることができる
高信頼性の半導体装置を提供することを目的とする。
以下図面を参照してこの発明の一実施例について説明す
る。第２図はその一実施例に係る半導体装置のパッドの
構成を示すもので、基板１１表面１に形成される二酸化
珪累等からなる絶縁保護膜１２表面上（二対して、少な
くともワイヤーンデインダされる領域に例えば−リシリ
コンからなる導電性膜１１を落（形成する。この導電性
膜２１は、例えば集積回路を構成するＭｏ８）ランジス
タの１！Ｖツコンからなるｒ−Ｆを形成する工程（例え
ば気相成長法）を利用して、そのｒ−）と同時に形成す
る。そして、この導電性膜２１表面上にアルミニウム等
からなる金属配線膜ＩＪが形成され、この金属配線膜Ｉ
Ｊは前記のように半導体素子間を接続して集積回路を構
成し、通常パッド以外の表面土にハノタッシペーシ！！
ｙ膜１４が形成されている。
る。第２図はその一実施例に係る半導体装置のパッドの
構成を示すもので、基板１１表面１に形成される二酸化
珪累等からなる絶縁保護膜１２表面上（二対して、少な
くともワイヤーンデインダされる領域に例えば−リシリ
コンからなる導電性膜１１を落（形成する。この導電性
膜２１は、例えば集積回路を構成するＭｏ８）ランジス
タの１！Ｖツコンからなるｒ−Ｆを形成する工程（例え
ば気相成長法）を利用して、そのｒ−）と同時に形成す
る。そして、この導電性膜２１表面上にアルミニウム等
からなる金属配線膜ＩＪが形成され、この金属配線膜Ｉ
Ｊは前記のように半導体素子間を接続して集積回路を構
成し、通常パッド以外の表面土にハノタッシペーシ！！
ｙ膜１４が形成されている。
ど功ように構成されるノ譬ツド（：、例えば熱圧着法に
よってワイヤーンｒインダを行なうと、パッドの金属配
線膜ＩＪ裏表面金細線等からなるワイヤが接続され、こ
の−ンｒイングワイヤによって半導体装置と外部配線が
接続される。
よってワイヤーンｒインダを行なうと、パッドの金属配
線膜ＩＪ裏表面金細線等からなるワイヤが接続され、こ
の−ンｒイングワイヤによって半導体装置と外部配線が
接続される。
このとき、ワイヤーンデインダによって金属配線ｇｘｘ
表面から基板１１方向へ田方および熱等の衝撃が与えら
れるが、絶縁保護膜１２と金属配線膜１３間に設けられ
た４すνツコン等からなる導電性膜２１が緩衝材として
働き、１記−ンディングによる衝撃が絶縁保護膜１２へ
与えられるのを大幅に防ぐことになる。したがって、絶
縁保護膜）２を高集積化のために薄く形成した場合、導
電性膜２１によって補強ｓｈるため一ンデインダによっ
て絶縁保護膜１１にクラックが発生して、基板１１にま
でそのクラックが達するなどのダメージを大幅に低減で
きる。
表面から基板１１方向へ田方および熱等の衝撃が与えら
れるが、絶縁保護膜１２と金属配線膜１３間に設けられ
た４すνツコン等からなる導電性膜２１が緩衝材として
働き、１記−ンディングによる衝撃が絶縁保護膜１２へ
与えられるのを大幅に防ぐことになる。したがって、絶
縁保護膜）２を高集積化のために薄く形成した場合、導
電性膜２１によって補強ｓｈるため一ンデインダによっ
て絶縁保護膜１１にクラックが発生して、基板１１にま
でそのクラックが達するなどのダメージを大幅に低減で
きる。
なお、上記実施例において導電性膜２１は。
Ｉすνツコンに限ることなく、例えばモリブデン等の他
のものでもよい、但しその場合には、導電性膜２１とし
て使用される材料と金属配線膜（例えばアルミニウム）
ＩＪとの接触が安定であり、しかもその材料が集積回路
を形成する際に使用されるものである方が望ましい、す
なわち、導電性Ｈ２１が集積回路を形成する際には使用
されない材料の場合、導電性膜２１を製造する工程が別
に必要となり、半導体装置の製造工程が多くなる不都合
がある。
のものでもよい、但しその場合には、導電性膜２１とし
て使用される材料と金属配線膜（例えばアルミニウム）
ＩＪとの接触が安定であり、しかもその材料が集積回路
を形成する際に使用されるものである方が望ましい、す
なわち、導電性Ｈ２１が集積回路を形成する際には使用
されない材料の場合、導電性膜２１を製造する工程が別
に必要となり、半導体装置の製造工程が多くなる不都合
がある。
以上詳述したように、この発明（二よれば絶縁保護膜を
簿くした高集積変の半導体装置において、ワイヤがンデ
インダエ糧の際、−ンデインダによる絶縁保護膜へのダ
メージを防止できる導電性膜を有したパッドを形成する
ことによって、半導体素子の正常な機能を得ることがで
きる高信頼性の半導体装置を提供できる。
簿くした高集積変の半導体装置において、ワイヤがンデ
インダエ糧の際、−ンデインダによる絶縁保護膜へのダ
メージを防止できる導電性膜を有したパッドを形成する
ことによって、半導体素子の正常な機能を得ることがで
きる高信頼性の半導体装置を提供できる。
第１図は従来の半導体装置の概略的構成図、第２図はこ
の発明の一実施例に係る半導体装置の概略的構成図であ
る。 １１・・・基板、１２・・・絶縁保護膜、１３・・・金
属配線膜、１４・・・Ｉ臂ツＶペーシプン膜、２１・・
・導電性膜。
の発明の一実施例に係る半導体装置の概略的構成図であ
る。 １１・・・基板、１２・・・絶縁保護膜、１３・・・金
属配線膜、１４・・・Ｉ臂ツＶペーシプン膜、２１・・
・導電性膜。
Claims (1)
- 半導体基板表面上に形成される絶縁保護膜とこの絶縁保
護膜１ｊ土の少なくともワイヤーンデインダされる領域
に形成される導電性膜と、この導電性膜表面上に形成さ
れて、上記−ンディングワイヤが接続される金属配線膜
とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122672A JPS5823451A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122672A JPS5823451A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5823451A true JPS5823451A (ja) | 1983-02-12 |
Family
ID=14841774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56122672A Pending JPS5823451A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823451A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04218967A (ja) * | 1991-03-20 | 1992-08-10 | Rohm Co Ltd | 半導体装置 |
| US5661081A (en) * | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5239378A (en) * | 1975-09-23 | 1977-03-26 | Seiko Epson Corp | Silicon-gated mos type semiconductor device |
-
1981
- 1981-08-05 JP JP56122672A patent/JPS5823451A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5239378A (en) * | 1975-09-23 | 1977-03-26 | Seiko Epson Corp | Silicon-gated mos type semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04218967A (ja) * | 1991-03-20 | 1992-08-10 | Rohm Co Ltd | 半導体装置 |
| US5661081A (en) * | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
| US5734200A (en) * | 1994-09-30 | 1998-03-31 | United Microelectronics Corporation | Polycide bonding pad structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952404A (en) | Beam lead formation method | |
| US5734200A (en) | Polycide bonding pad structure | |
| US6475897B1 (en) | Semiconductor device and method of forming semiconductor device | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| JPH06105726B2 (ja) | 半導体集積回路装置 | |
| US20050215048A1 (en) | Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits | |
| US4394678A (en) | Elevated edge-protected bonding pedestals for semiconductor devices | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| US5075758A (en) | Semiconductor device | |
| JPH1098133A (ja) | 半導体装置及びその製造方法 | |
| US4609936A (en) | Semiconductor chip with direct-bonded external leadframe | |
| KR100497193B1 (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
| JPS62165349A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2954297B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06333977A (ja) | 半導体装置及びその製造方法 | |
| US20190206785A1 (en) | Electronic devices with bond pads formed on a molybdenum layer | |
| JPH01130545A (ja) | 樹脂封止型半導体装置 | |
| JPH0778910A (ja) | 半導体装置 | |
| JPS615562A (ja) | 半導体装置 | |
| JP2970622B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10223626A (ja) | 半導体チップ，半導体チップの製造方法，半導体装置，電子装置 | |
| JPH0682704B2 (ja) | 半導体装置 | |
| KR200148753Y1 (ko) | 반도체 패키지 | |
| JPS5937576B2 (ja) | 半導体装置 | |
| JPH01233739A (ja) | 半導体装置の製造方法 |