JPS5823761B2 - 直結多段増巾回路 - Google Patents
直結多段増巾回路Info
- Publication number
- JPS5823761B2 JPS5823761B2 JP48098606A JP9860673A JPS5823761B2 JP S5823761 B2 JPS5823761 B2 JP S5823761B2 JP 48098606 A JP48098606 A JP 48098606A JP 9860673 A JP9860673 A JP 9860673A JP S5823761 B2 JPS5823761 B2 JP S5823761B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- resistor
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、半導体集積回路、特に、低い電源電圧で駆動
せしめる半導体集積回路に適した多段増巾回路に関する
。
せしめる半導体集積回路に適した多段増巾回路に関する
。
半導体集積回路においては、大容量の結合キャパシタが
内蔵できないために、段間を直流的に結合した直結多段
増巾回路が専ら用いられている。
内蔵できないために、段間を直流的に結合した直結多段
増巾回路が専ら用いられている。
この為各段のバイアス電位は他の段との関係で大きく制
約されることになる。
約されることになる。
また半導体集積回路には負荷としてインダクタンスを内
蔵せしめることができないために、主に抵抗等が用いら
れる。
蔵せしめることができないために、主に抵抗等が用いら
れる。
トランジスタを飽和させずに動作せしめるためには負荷
抵抗に生じる直流電圧降下を大きくすることができず、
負荷抵抗を小さくしなければならない。
抵抗に生じる直流電圧降下を大きくすることができず、
負荷抵抗を小さくしなければならない。
特に低い電源電圧で駆動せしめる半導体集積回路に於い
てはこの問題は大きい。
てはこの問題は大きい。
この低い値の負荷抵抗は交流的な電圧利得をも低くする
結果になる。
結果になる。
第１図に従来の増巾回路を示す如く、差動増巾器１の負
荷としてトランジスタ２のコレクタ・ベース間を短絡し
たものと抵抗７とを用い、トランジスタ２のコレクタ・
ベースの短絡点に次段のトランジスタ３のベースを接続
し、エミッタ抵抗８と負荷抵抗４をこのトランジスタ３
に直列に接続することによってトランジスタ３のバイア
スの熱的安定性を改善したものがある。
荷としてトランジスタ２のコレクタ・ベース間を短絡し
たものと抵抗７とを用い、トランジスタ２のコレクタ・
ベースの短絡点に次段のトランジスタ３のベースを接続
し、エミッタ抵抗８と負荷抵抗４をこのトランジスタ３
に直列に接続することによってトランジスタ３のバイア
スの熱的安定性を改善したものがある。
尚トランジスタ１０、抵抗９は差動増巾回路１に定電流
を供続するもので、トランジスタ３のコレクタに出力端
子６が接続されており、回路は電源５で駆動される。
を供続するもので、トランジスタ３のコレクタに出力端
子６が接続されており、回路は電源５で駆動される。
かかる従来の多段増巾回路に於いては、トランジスタ３
にはトランジスタ２のエミッタ電流密度と等しい電流密
度の電流が流され、これらのトランジスタ２，３のベー
ス・エミッタ間電圧を等しくして歪率を小さくするよう
に考慮されている。
にはトランジスタ２のエミッタ電流密度と等しい電流密
度の電流が流され、これらのトランジスタ２，３のベー
ス・エミッタ間電圧を等しくして歪率を小さくするよう
に考慮されている。
この場合、抵抗７，８の抵抗値は比較的低いものを用い
て次の関係を満足するように設計される。
て次の関係を満足するように設計される。
ここで１゜２＋ＩＥ３はトランジスタ２，３のエミッタ
電流を、Ｒ７，Ｒ８は抵抗γ、８の抵抗値を、ＳＦ３．
ＳＦ３はトランジスタ２，３の実効エミッタ面積を、ま
たｍは比を表わす。
電流を、Ｒ７，Ｒ８は抵抗γ、８の抵抗値を、ＳＦ３．
ＳＦ３はトランジスタ２，３の実効エミッタ面積を、ま
たｍは比を表わす。
一方、製造条件によりバランくトランジスタ２，３のエ
ミッタ電流は、エミッタ抵抗γと８により、相当程度バ
ラツキが補正され、この補正はエミッタ抵抗１，８の抵
抗値が大きい程効果的である。
ミッタ電流は、エミッタ抵抗γと８により、相当程度バ
ラツキが補正され、この補正はエミッタ抵抗１，８の抵
抗値が大きい程効果的である。
この抵抗値の増大は電圧降下を太きくし、無歪み最大出
力を小さくする。
力を小さくする。
一方、トランジスタ２と３のエミッタ電流密度が等しい
ことはトランジスタ２と３の回路の直流電流増巾率が式
（１）のｍで与えられ、かつ交流分に対する増巾率も上
記ｍに等しい。
ことはトランジスタ２と３の回路の直流電流増巾率が式
（１）のｍで与えられ、かつ交流分に対する増巾率も上
記ｍに等しい。
そのため負荷抵抗４を大きくして電圧増中度を大きくし
ようとするとその直流電圧降下の為に無歪最大出力電圧
が小さくなる欠点がある。
ようとするとその直流電圧降下の為に無歪最大出力電圧
が小さくなる欠点がある。
従って、本発明の目的は負荷抵抗に生じる直流電圧降下
を増さずに交流分に対する増中度を増しかつ大きな無歪
最大出力を得ることのできる多段結合増巾回路を得るこ
とにある。
を増さずに交流分に対する増中度を増しかつ大きな無歪
最大出力を得ることのできる多段結合増巾回路を得るこ
とにある。
すなわち本発明によれば、入力端子、出力端子および共
通端子を備えた第１のトランジスタと、第１のトランジ
スタの出力端子に接続されたコレクタとベースが短絡さ
れた第２のトランジスタと、この第２のトランジスタの
エミッタに一端が接続された第１の抵抗と、第１のトラ
ンジスタの出力端子にベースが接続された第３のトラン
ジスタと、第３のトランジスタのエミッタに一端が接続
された第２の抵抗と、第３のトランジスタのコレクタに
一端が接続された負荷インピーダンスと、第１および２
の抵抗の他端と負荷インピーダンスの他端との間に接続
された電源とを有し、第３のトランジスタのエミッタ電
流密度を第２のトランジスタのエミッタ電流密度よりも
大きくして直流的電流増巾率よりも大きな交流的電流増
巾率を得ることを特徴とする多段増巾回路を得る。
通端子を備えた第１のトランジスタと、第１のトランジ
スタの出力端子に接続されたコレクタとベースが短絡さ
れた第２のトランジスタと、この第２のトランジスタの
エミッタに一端が接続された第１の抵抗と、第１のトラ
ンジスタの出力端子にベースが接続された第３のトラン
ジスタと、第３のトランジスタのエミッタに一端が接続
された第２の抵抗と、第３のトランジスタのコレクタに
一端が接続された負荷インピーダンスと、第１および２
の抵抗の他端と負荷インピーダンスの他端との間に接続
された電源とを有し、第３のトランジスタのエミッタ電
流密度を第２のトランジスタのエミッタ電流密度よりも
大きくして直流的電流増巾率よりも大きな交流的電流増
巾率を得ることを特徴とする多段増巾回路を得る。
本願発明によれば以下の詳細な説明で了解されるように
直流的な電流増巾率よりも大きな交流的電流増巾率を得
ることができる。
直流的な電流増巾率よりも大きな交流的電流増巾率を得
ることができる。
さらにこの交流的電流増巾率は第２および第３の各トラ
ンジスタのエミッタ電流密度の比と第１の抵抗の電圧降
下で決まるものであり、同一の交流的電流増巾率に対し
第３のトランジスタのエミッタ電流を自由に選定するこ
とができる。
ンジスタのエミッタ電流密度の比と第１の抵抗の電圧降
下で決まるものであり、同一の交流的電流増巾率に対し
第３のトランジスタのエミッタ電流を自由に選定するこ
とができる。
すなわち第３のトランジスタの直流的バイアス電位を交
流的電流増巾率に無関係に決定でき、無歪最大出力を大
きく取ることが可能である。
流的電流増巾率に無関係に決定でき、無歪最大出力を大
きく取ることが可能である。
次に図面を参照して本願発明をより詳細に説明する。
まず、従来の多段増巾回路と同様に、第１図を用いて本
発明を説明する。
発明を説明する。
等何回路は従来の多段増巾回路と同じであるが、本発明
によればトランジスタ３のエミッタ電流密度をトランジ
スタ２のエミッタ電流密度よりも大きく、例えば２倍以
上に選定している。
によればトランジスタ３のエミッタ電流密度をトランジ
スタ２のエミッタ電流密度よりも大きく、例えば２倍以
上に選定している。
今、トランジスタ２および３のエミッタ電流をそれぞれ
ＩＰ、２ ＞ ＩＰ３ とし、ベース・エミッタ間電圧
をＶＢＥ２．ｖＢＥ３とし、抵抗７および８の抵抗値を
Ｒ７，Ｒ８とし、抵抗８、トランジスタ３のエミッタ・
ベース、トランジスタ２のベース、エミッタおよび抵抗
γで形成されるループにキルヒホフの法則を適用すると
次式が得られる。
ＩＰ、２ ＞ ＩＰ３ とし、ベース・エミッタ間電圧
をＶＢＥ２．ｖＢＥ３とし、抵抗７および８の抵抗値を
Ｒ７，Ｒ８とし、抵抗８、トランジスタ３のエミッタ・
ベース、トランジスタ２のベース、エミッタおよび抵抗
γで形成されるループにキルヒホフの法則を適用すると
次式が得られる。
トランジスタ３のエミッタ接合面積をトランジスタ２の
エミッタ接合面積のｍ倍とし、トランジスタ２の飽和電
流を１３ とすると ここで ｐ：電子の電荷の絶対値 に：ボルツマン定数 Ｔ：絶対温度 を得る。
エミッタ接合面積のｍ倍とし、トランジスタ２の飽和電
流を１３ とすると ここで ｐ：電子の電荷の絶対値 に：ボルツマン定数 Ｔ：絶対温度 を得る。
故に
ここで（６）式をＩＰ２ で微分すると従って
を得る。
（８）式に（６）式を代入するとを得る。
この式（９）はエミッタ電流密度の比、すなわちこの場
合交流電流増巾率を直流電流増巾率の１０５％以上にな
るように設定しなければ半導体素子製造工程のバラツキ
により本願発明の目的が十分達せられないことがあり、
またむやみに大きい値を得ようとすると回路の温度特性
を劣化せしめる。
合交流電流増巾率を直流電流増巾率の１０５％以上にな
るように設定しなければ半導体素子製造工程のバラツキ
により本願発明の目的が十分達せられないことがあり、
またむやみに大きい値を得ようとすると回路の温度特性
を劣化せしめる。
今、トランジスタ２および３のエミッタ電流を変よるこ
となくトランジスタ３のエミッタ接合面積を半分にする
かもしくは、トランジスタ２および３のエミッタ接合面
積を変えることなく抵抗８ノ値ヲ小さくしてトランジス
タ３のエミッタ電流を２倍にすることにより、トランジ
スタ３のエミッタ電流密度をトランジスタ２のエミッタ
電流密度の２倍にすることができ、抵抗γによる電圧降
下を１００ｍＶ、絶対温度を３００°Ｋ（２７°Ｃ）と
すると、式（８）より となって、交流的電流増巾率は直流的電流増巾率の１．
１７倍となる。
となくトランジスタ３のエミッタ接合面積を半分にする
かもしくは、トランジスタ２および３のエミッタ接合面
積を変えることなく抵抗８ノ値ヲ小さくしてトランジス
タ３のエミッタ電流を２倍にすることにより、トランジ
スタ３のエミッタ電流密度をトランジスタ２のエミッタ
電流密度の２倍にすることができ、抵抗γによる電圧降
下を１００ｍＶ、絶対温度を３００°Ｋ（２７°Ｃ）と
すると、式（８）より となって、交流的電流増巾率は直流的電流増巾率の１．
１７倍となる。
また、式（８）から解るように、トランジスタ３のエミ
ッタ電流密度をトランジスタ２のエミッタ電流密度より
も大きくした状態で、抵抗７の電圧降下を小さくすると
、より大きな交流的電流増巾率が得られるが、その反面
この抵抗γの電圧降下をあまり小さくすると熱的安定性
および大信号時の出力の直線性が劣化する。
ッタ電流密度をトランジスタ２のエミッタ電流密度より
も大きくした状態で、抵抗７の電圧降下を小さくすると
、より大きな交流的電流増巾率が得られるが、その反面
この抵抗γの電圧降下をあまり小さくすると熱的安定性
および大信号時の出力の直線性が劣化する。
さらに、式（８）から解るように、トランジスタ２と３
のエミッタ電流密度の組み合せおよび抵抗１の電圧降下
との関係で交流的電流増巾率は決まるものであり、一定
の交流的電流増巾率に対し選べるトランジスタ３のエミ
ッタ電流には広い自由度がある。
のエミッタ電流密度の組み合せおよび抵抗１の電圧降下
との関係で交流的電流増巾率は決まるものであり、一定
の交流的電流増巾率に対し選べるトランジスタ３のエミ
ッタ電流には広い自由度がある。
すなわち、交流的電流増巾率とは無関係に出力端子６の
直流電位を定めることができる。
直流電位を定めることができる。
またこのことは、出力端子６の直流電位を、例えば電源
５の電圧の半分にする等により、大きな振巾の出力信号
を取り出し得ることを示している。
５の電圧の半分にする等により、大きな振巾の出力信号
を取り出し得ることを示している。
第２〜４図は本発明の他の実施例を示したものであり、
第１図のトランジスタ２，３のかわりに複合素子を用い
たものである。
第１図のトランジスタ２，３のかわりに複合素子を用い
たものである。
すなわち、第２図は第１図のトランジスタ２，３のかわ
りに同種ダーリントン接続されたＰＮＰトランジスタ２
２゜２３を用いたものであり、第３図はＰＮＰ）ランジ
スタとＮＰＮトランジスタとの異種ダーリントン接続さ
れたトランジスタ３２．３３を用い、トランジスタ４２
のバイアスを抵抗３４．３５で調節したものである。
りに同種ダーリントン接続されたＰＮＰトランジスタ２
２゜２３を用いたものであり、第３図はＰＮＰ）ランジ
スタとＮＰＮトランジスタとの異種ダーリントン接続さ
れたトランジスタ３２．３３を用い、トランジスタ４２
のバイアスを抵抗３４．３５で調節したものである。
第４図は、第３図と同様異種ダーリントン接続されたト
ランジスタ４２，４３を用いトランジスタ４２のベース
相当端子とコレクタ相当端子との間にダイオード４９を
接続したものである。
ランジスタ４２，４３を用いトランジスタ４２のベース
相当端子とコレクタ相当端子との間にダイオード４９を
接続したものである。
これらの実施例によれば、半導体集積回路に本発明を具
体化した時、エミッタ接地電流増ｈｆｅの小さな横型Ｐ
ＮＰ トランジスタをも活用できる。
体化した時、エミッタ接地電流増ｈｆｅの小さな横型Ｐ
ＮＰ トランジスタをも活用できる。
第１図は従来の直結多段増巾回路および本願発明の第１
の実症例を説明する回路図である。 第２〜４図はそれぞれ本願発明の他の実施例を示す回路
図である。 １・・・・・・差動増巾器、２，３，１０・・・・・・
トランジスタ、４，７，８，９，３４，３５・・・・・
・抵抗、５・・・・・電源、６・・・・・・出力端子、
４９・・・・・・ダイオード、２２．２３，３２，３３
，４２，４３・・・・・・複合トランジスタ。
の実症例を説明する回路図である。 第２〜４図はそれぞれ本願発明の他の実施例を示す回路
図である。 １・・・・・・差動増巾器、２，３，１０・・・・・・
トランジスタ、４，７，８，９，３４，３５・・・・・
・抵抗、５・・・・・電源、６・・・・・・出力端子、
４９・・・・・・ダイオード、２２．２３，３２，３３
，４２，４３・・・・・・複合トランジスタ。
Claims (1)
- １ 人力信号を受ける第１のトランジスタと、該第１の
トランジスタの出力端と一方の電源端との間に接続され
たＰＮ接合素子および第１の抵抗の直列回路と、前記第
１のトランジスタの出力端にベースが接続された第２の
トランジスタと、該第２のトランジスタのエミッタと前
記一方の電源端との間に接続された第２の抵抗き、前記
第２のトランジスタのコレクタと他方の電源端との間に
接続された負荷インピーダンスとを有し、前記第２のト
ランジスタのエミッタ接合面積を前記ＰＮ接合素子の接
合面積よりも小さくするか又は前記第２の抵抗の抵抗値
を前記第１の抵抗のそれよりも小さくすることにより、
前記第２のトランジスタのコレクタ出力を入力に帰還す
ることなく、前記第２のトランジスタのエミッタ電流密
度を前記ＰＮ接合素子の電流密度よりも大きくして入力
信号に対する交流的電流増幅率を直流的電流増幅率より
も大きくしたことを特徴とする直結多段増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48098606A JPS5823761B2 (ja) | 1973-09-01 | 1973-09-01 | 直結多段増巾回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48098606A JPS5823761B2 (ja) | 1973-09-01 | 1973-09-01 | 直結多段増巾回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59010628A Division JPS59139709A (ja) | 1984-01-23 | 1984-01-23 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5048860A JPS5048860A (ja) | 1975-05-01 |
| JPS5823761B2 true JPS5823761B2 (ja) | 1983-05-17 |
Family
ID=14224248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48098606A Expired JPS5823761B2 (ja) | 1973-09-01 | 1973-09-01 | 直結多段増巾回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823761B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137859U (ja) * | 1986-02-25 | 1987-08-31 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3531730A (en) * | 1969-10-08 | 1970-09-29 | Rca Corp | Signal translating stage providing direct voltage |
| JPS4846244A (ja) * | 1971-10-12 | 1973-07-02 |
-
1973
- 1973-09-01 JP JP48098606A patent/JPS5823761B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137859U (ja) * | 1986-02-25 | 1987-08-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5048860A (ja) | 1975-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3925718A (en) | Current mirror and degenerative amplifier | |
| US3537023A (en) | Class b transistor power amplifier | |
| US3418590A (en) | Single ended push-pull class b amplifier with feedback | |
| US4267521A (en) | Compound transistor circuitry | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| JP2628663B2 (ja) | 電流ミラー回路 | |
| US5365198A (en) | Wideband amplifier circuit using npn transistors | |
| JP2765257B2 (ja) | 増幅回路 | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| US4047118A (en) | Transistor amplifier circuit | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH04369907A (ja) | 高周波増幅回路 | |
| JPS6221059Y2 (ja) | ||
| JPS5910627Y2 (ja) | 絶対値検出回路 | |
| JPS6121857Y2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS6113403B2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| KR850000581B1 (ko) | 신호 변환 회로 | |
| JPS59139709A (ja) | トランジスタ回路 | |
| JPS5942491B2 (ja) | 増幅回路 | |
| JPH0363847B2 (ja) |