JPS5823931B2 - ハンドウタイキバンジヨウノ ハクソウエツチングホウ - Google Patents

ハンドウタイキバンジヨウノ ハクソウエツチングホウ

Info

Publication number
JPS5823931B2
JPS5823931B2 JP9895075A JP9895075A JPS5823931B2 JP S5823931 B2 JPS5823931 B2 JP S5823931B2 JP 9895075 A JP9895075 A JP 9895075A JP 9895075 A JP9895075 A JP 9895075A JP S5823931 B2 JPS5823931 B2 JP S5823931B2
Authority
JP
Japan
Prior art keywords
etching
layer
polycrystalline silicon
silicon layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9895075A
Other languages
English (en)
Other versions
JPS5222881A (en
Inventor
林久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9895075A priority Critical patent/JPS5823931B2/ja
Publication of JPS5222881A publication Critical patent/JPS5222881A/ja
Publication of JPS5823931B2 publication Critical patent/JPS5823931B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は、半導体基板上に被着した薄層のエツチング法
に係わる。
半導体装置に於ては、周知のように、例えばトランジス
タ、半導体集積回路(IC)等の場合、その半導体デバ
イスの表面に表面安定化のための絶縁性薄層が被着形成
され、またフォトセル・フォトトランジスタ等の場合、
その光照射されるデバイス面を無反射とすべく光学的コ
ーティング層が被着形成される。
これら表面安定化薄層又は光学的コーティング層として
はSiO□、S i3N4等の薄層が知られており、且
つこれらS i02、S I 3N4は夫々NH4HF
2液、熱リン酸液によって選択エツチングが可能とされ
ている。
一力、本出願人は先に上記の表面安定化層及び光学的コ
ーティング層用として極めて好適な半絶縁性多結晶シリ
コン層を提案した。
この半絶縁性多結晶シリコン層は、例えば酸素を15〜
35原子%含む多結晶シリコン、又は窒素を10原子%
以上含む多結晶シリコンより成るものである。
然るに、この半絶縁性多結晶シリコン層を用いた場合、
その半絶縁性多結晶シリコン層に対する選択エツチング
、例えば電極取出しのための窓明を行う際の選択エツチ
ングを良好に行うことができなかった。
即ち、このような半絶縁性多結晶シリコン層に対するエ
ツチングとしては、例えばHNO3+HF系のエツチン
グ液あるいはプラズマエツチングを用いることが考えら
れたか、これらを用いた場合には半絶縁性多結晶シリコ
ン層のエツチングの終点が明確でなく、エツチングが足
りなかったり、或はエツチングしすぎたりする憧れが充
分にあり、且つ基板のシリコンをもエツチングしてしま
いシリコン面が荒れてしまうという欠点があった。
又、上記のS 13N4に対する選択エツチングではエ
ツチング液として液温180°C程度の熱リン酸溶液を
用いるためにエツチングマスクとして通常のフォトレジ
スト層を用いることが出来ない不便かあった。
本発明は、かかる点に鑑みシリコン半導体基板上に上記
の酸素を含む多結晶シリコン、あるいは窒素を含む多結
晶シリコン及び513N4の如き窒化シリコンよりなる
薄層を被着した場合に於て、該薄層の選択エツチングを
良好に行なえるようにした半導体基板上の薄層エツチン
グ法を提供するものである。
以下、本発明の詳細な説明する。
本発明においては、特殊のエツチング液を用いて上記の
如き酸素を含む多結晶シリコン及び窒化シリコンよりな
る薄層に対する選択エツチングを行うものであり、先づ
このエツチング液について述べる。
本発明のエツチング液は、過酸化水素(H2O2)と弗
酸(HF)と中和溶液すなわちNH4F、 NH4on
KOHl又はNaOH等の如き塩又は塩基との混液より
成り、弱酸性か中性すなわちpH3,5〜5,5である
液をもって構成する。
ここで液のpHを3.5〜5.5の範囲に選定した理由
は、例えば上記半絶縁性多結晶シリコンをエツチングし
た場合、pHが3.5より小さいとエツチング後の表面
にスティン(さび)が生じ、またpHが5.5より太き
いとエツチング速度が極度に落ち実用的でなくなるため
である。
また、エツチング液に於ては、液が強酸性の場合、エツ
チングマスクとして一般に用いられているフォトレジス
トが剥離などによって使用できないが、液が中性に近づ
くにつれて剥離がなくなりフォトレジストの使用が可能
となる。
上記のエツチング液はpHが3.5〜5.5であるため
にエツチングマスクとしてフォトレジストの使用が可能
となる。
又、上記エツチング液に於ては、そのH2O2が被エツ
チング層(例えば酸素を含む多結晶シリコン)中のSi
、SiOをSiO□に酸化させる作用をなし、HFがそ
のSiO□を腐食する作用をなし、塩又は塩基が液のp
Hを調整する作用をなす。
このために、このエツチング液さしてはH2O2とHF
吉の比も重要な要素きなるもので、従ってH2O2とH
Fとの比を次のような範囲に選定するを可とする。
ここで、H2す2不Fが3に達しないときはエツチング
される被エツチング層、特に半絶縁性多結晶シリコンに
おいてスティンであろうと思われる青味がかった残留物
が残り好ましくない。
またH2O2,有Fが20を越えるときはエツチング速
度が遅くなり実際の製造に適さない。
次に本発明のエツチング液の実施例を示す。
表〔目はH2O2とHFとNH4Fとの混液によるもの
で、各組成比を種々変えたときの夫々の特性(pH、エ
ツチング速度)を示したものである。
尚、使用したH2O2は30%水溶液、HFは50%水
溶液、NH4Fは40%水溶液でいずれも市販のもので
ある。
被エツチング薄層はN20とS IH40 の流量比がN20/5iH4= 15oとしたときの酸
素含有多結晶シリコン層(酸素原子濃度が20atom
s%の多結晶シリコン)で厚さ4000人のもである。
上記表〔1〕では試料番号3,4,5.7のエツチング
液が使用可能であり、中でも試料番号4のエツチング液
が最適である。
又、最適エツチング液(試料番号4)による他の被エツ
チング層、即ちシリコン(Sl)、CV D法によるS
+ 02、熱酸化による5IO2及び窒素含有多結晶
シリコン(NH3/5iH4=20015o)、513
N4 に対するエツチング特性を下記の表〔■〕に示
す。
なお、第1図に本発明のエツチング液、すなわち表(1
)の試料番号4で示したエツチング液の酸素を含む多結
晶シリコン中の酸素濃度に対するエツチング特性を示す
縦軸にエツチング速度(入/沙)横軸に酸素を含む多結
晶シリコン中の酸素の濃度(原子%)をとって示す。
図中、曲線aは本発明のエツチング液、曲線すは従来の
5i02用エツチング液(HF:NH4F=12: 1
oo)、曲線Cは従来のSi用エツチング液(HF:H
NO3:CH3CO0I−(−I:5:40)である。
この特性図から明らかなように、本発明によるエツチン
グ液は酸素含有が10原子%以下の多結晶シリコンに対
してエツチング作用がなく、酸素含有が10原子%を越
えるところから急激にエツチング作用が生じ、特に表面
安定化層に適した酸素含有が14〜35原子%の多結晶
シリコンにおいて高いエツチング作用を呈するこさが認
められる。
又、上記表CI、lに示した実施例はNH4Fを用いた
場合であるが、その他のNH4OH,KOH,NaOH
等を用いた場合も同様である。
例えばH2O2とHFとNH4OHとを6:1:6の割
合で混液したエツチング液においては、液のpHが4、
表CI)で用いた酸素を含む多結晶シリコンに対するエ
ツチング速度が約45人廓であり、上記実施例と同様の
エツチング特性を有する。
この混液においてもpHが3.5〜5.5の範囲に選定
し、H20□、とHFとの比もH2O2/HF−3〜2
0の範囲に選定するようになすを可とする。
同様に、H20□とHFとKOHによるエツチング液あ
るいはH2O2とHFとNaOHによるエツチング液に
おいても各成分を適当量配分してpHが3.5〜5.5
となるように選定し、またH2O2/Hp=3〜20
となるように選定すれば、上記実施例と同様のエツチン
グ特性を有するものである。
而して、本発明においては、シリコン半導体基板上に直
接又は間接に酸素を含む多結晶シリコン層あるいは窒素
を含む多結晶シリコン層及び513N4層の如き窒化シ
リコン層の一種又は複数種を被着して例えば表面安定化
層或は光学的コーティング層を形成した場合の該薄層の
選択エツチングを、上述した特殊のエツチング液を利用
し、フォトレジスト層あるいは多結晶シリコン層をエツ
チングマスクとして行うようにするものである1次に実
施例を用いて説明する。
第2図は8102層と酸素を含む多結晶シリコン層によ
る表面安定化層の選択エツチングに適用した場合である
第2図Aにおいて、1は例えばN形のシリコン単結晶基
板、2は選択拡散で形成されたP影領域、jはPN接合
を示す。
この基板1上の全面に酸素を含む多結晶シリコン層3と
5IO2層4を順次被着形成し、表面安定化層5を形成
する。
酸素を含む多結晶シリコン層3はその酸素含有が14〜
35原子%、就中20原子%のものとし、之等層3及び
4は共に所謂C,V、D法によって形成し得る。
次にこの8102層4上のエツチング除去すべき部分例
えば電極取出のための窓明けを行う部分を除く他部にエ
ツチング用マスク6を被着形成する。
このマスク6としてはフォトレジスト層(例えばKPR
:商品名、コダック社製)、純粋な多結晶シリコン層ま
たは10原子%以下の酸素を含む多結晶シリコン層を用
い得る。
しかる後、上述の本発明によるエツチング液によってマ
スク6の被着されていない部分の表面安定化層5を選択
エツチングして除去する。
斯くすれば、8102層4及び酸素を含む多結晶シリコ
ン層3のみがエツチングされ、基板1のシリコンはエツ
チングされないために基板1の表面は荒れず且つ正確な
選択エツチングができる(第2図B)。
この場合、上記表〔1〕及び(n)によりSiO□層4
のエツチング速度(2oooA10)と酸素を含む多結
晶シリコン層3のエツチング速度(2640jv15+
)とが略同程度であるために同一のエツチングで同時に
エツチングされる。
第3図は、酸素を含む多結晶シリコン層と窒素を含む多
結晶シリコン層による表面安定化層の選択エツチングに
適用した場合である。
第3図Aに示すようにPN接合」の形成された基板1上
に酸素を含む多結晶シリコン層3と窒素を含む多結晶シ
リコン層7を被着して二層による表面安定化層8を形成
する。
この場合、酸素を含む多結晶シリコン層3はその酸素含
有量が14〜35原子%、就中20原子%のものを可と
し、窒素を含む多結晶シリコン層7はその窒素含有量が
10原子%以上、就中40原子%のものを可とし、夫々
C,V、D法にて連結成長して形成し得る。
即ち、例えば酸素を含む多結晶シリコン層3の場合は基
板温度を6506Cとし、SiH4:50C外、N20
:20cc15+、キャリアガスN2:401/分の混
合ガスを送り熱分解により酸素含有が20原子%の多結
晶シリコンを成長し、また窒素を含む多結晶シリコン層
7の場合は基板温度を同様に650℃とし、S t H
4: 50”7外、NH3:200CC4、キャリアガ
スN2:4A/6の混合ガスを送り熱分解で窒素含有が
40原子%の多結晶シリコン層7を成長する。
次いで、窒素を含む多結晶シリコン層γ上に選択的に第
2図と同様のエツチングマスク6を被着し、上述の本発
明によるエツチング液をもって表面安定化層8に対する
選択エツチングを行う(第3図B)。
斯くすれば、酸素を含む多結晶シリコン層3及び窒素を
含む多結晶シリコン層7はエツチングされるも、基板の
シリコンはエツチングされないので、良好な選択エツチ
ングができる。
この場合、下層の酸素を含む多結晶シリコン層3の方が
上層の窒素を含む多結晶シリコン層7よりエツチング速
度が大きいので、窒素を含む多結晶シリコン層7のサイ
ドエツチングが少なくきれいな窓明は等の選択エツチン
グができる。
第4図は、SiO2層と窒素を含む多結晶シリコン層又
は5t3N4層とによる表面安定化層の選択エツチング
に適用した場合である。
すなわち、第4図Aに示すようにPN接合Jの形成され
た基板1上に8102層4と窒素を10原子%以上含む
多結晶シリコン層又はS + 3N4層7′を被着して
表面安定化層9を形成する。
次いで、層7′上に第2図と同様のエツチングマスク層
6を被着して後、上述の本発明によるエツチング液にて
表面安定化層9に対する選択エツチングを行う(第4図
B)。
かかる場合においても、上側と同様に層9に対する良好
な選択エツチングができる。
なお、この場合、下層の8102層4の力が上層7′よ
りもエツチング速度が犬であるために層7′のサイドエ
ツチングは少なくきれいな窓明けができる。
なお、従来Si3N4用のエツチング液としては熱リン
酸が用いられ(このときのエツチング速度は100A/
6)でいたが、この熱リン酸を用いたときはエツチング
マスクとして一般に使用されるフォトレジスト層が使え
ない。
然るに上述の本発明のエツチング液ではSi3N4層を
常温で且つ熱リン酸と同程度のエツチング速度(100
A/分)でエツチングができるので、エツチングマスク
としてフォトレジストを利用できる利点がある。
上述せる如く、本発明によれば半導体装置の表面安定化
層又は光学的コーティング層として優れた特性を有する
酸素を含む多結晶シリコン層あるいは窒素を含む多結晶
シリコン層に対する選択エツチングを半導体基板表面を
荒すことなくきれいに且つ正確に行うことができ、また
Si3N4に対する選択エツチングも常温で行うことが
でき、各種の半導体装置の製造に適用して好適ならしめ
るものである。
【図面の簡単な説明】
第1図は本発明によるエツチング液の特性を示す図、第
2図乃至第4図は夫々本発明の実施例を示す断面図であ
る。 1は第1導電形の半導体基板、2は第2導電形の半導体
領域、3はS 102層、4は酸素を含む多結晶シリコ
ン層、6はエツチングマスク、7は窒素を含む多結晶シ
リコン層である。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板上に10原子%を越える酸素を含有する
    シリコン層を形成し、過酸化水素と弗酸と塩又は塩基と
    よりなる混液で且つ該混液のpHが3.5〜5.5であ
    り、過酸化水素と弗酸の比が3≦H2O2/HF≦20
    であるエツチング液にて上記層をエツチングすることを
    特徴とする半導体基板上の薄層エツチング法。
JP9895075A 1975-08-14 1975-08-14 ハンドウタイキバンジヨウノ ハクソウエツチングホウ Expired JPS5823931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9895075A JPS5823931B2 (ja) 1975-08-14 1975-08-14 ハンドウタイキバンジヨウノ ハクソウエツチングホウ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9895075A JPS5823931B2 (ja) 1975-08-14 1975-08-14 ハンドウタイキバンジヨウノ ハクソウエツチングホウ

Publications (2)

Publication Number Publication Date
JPS5222881A JPS5222881A (en) 1977-02-21
JPS5823931B2 true JPS5823931B2 (ja) 1983-05-18

Family

ID=14233367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9895075A Expired JPS5823931B2 (ja) 1975-08-14 1975-08-14 ハンドウタイキバンジヨウノ ハクソウエツチングホウ

Country Status (1)

Country Link
JP (1) JPS5823931B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176340U (ja) * 1985-04-20 1986-11-04
JPS6221245U (ja) * 1985-07-20 1987-02-07

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919711Y2 (ja) * 1978-12-22 1984-06-07 川崎製鉄株式会社 炉壁冷却装置
US5281544A (en) * 1990-07-23 1994-01-25 Seiko Epson Corporation Method of manufacturing planar type polar transistors and combination bipolar/MIS type transistors
KR100200397B1 (ko) * 1990-07-23 1999-06-15 야스카와 히데아키 반도체장치 및 그 제조방법
JP2857042B2 (ja) * 1993-10-19 1999-02-10 新日本製鐵株式会社 シリコン半導体およびシリコン酸化物の洗浄液

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176340U (ja) * 1985-04-20 1986-11-04
JPS6221245U (ja) * 1985-07-20 1987-02-07

Also Published As

Publication number Publication date
JPS5222881A (en) 1977-02-21

Similar Documents

Publication Publication Date Title
US4804560A (en) Method of selectively depositing tungsten upon a semiconductor substrate
JPS59115538A (ja) 集積回路の製造方法
EP0032024B1 (en) Process for producing semiconductor devices, devices produced by the process, and circuits and articles including such devices
EP1062691B1 (en) Selective wet etching of inorganic antireflective coatings
US4585515A (en) Formation of conductive lines
US3751314A (en) Silicon semiconductor device processing
US4742025A (en) Method of fabricating a semiconductor device including selective etching of a silicide layer
US4125427A (en) Method of processing a semiconductor
US6117350A (en) Adjustable selectivity etching solutions and methods of etching semiconductor devices using the same
CN112151369B (zh) 半导体结构及其形成方法
US4172158A (en) Method of forming a phosphorus-nitrogen-oxygen film on a substrate
JPH07193002A (ja) ガリウムヒ素の分子線エピタキシャル成長用シリコン窒化物ガリウム拡散障壁の作成方法
JPH10270434A (ja) 半導体ウエーハの洗浄方法及び酸化膜の形成方法
Simpson et al. Planarization Processes and Applications: I. Undoped GeO2‐SiO2 Glasses
US5747357A (en) Modified poly-buffered isolation
JPS58204540A (ja) 半導体装置の製法
JP3032244B2 (ja) 半導体装置の製造方法
JPS6262457B2 (ja)
JPH0529470A (ja) 配線の形成方法
JPH021123A (ja) 分離酸化中シールされる界面のためのオキシナイトライドを形成する急速熱窒化方法
ES337635A1 (es) Un dispositivo semiconductor.
JP2706964B2 (ja) 半導体装置の製造方法
JPS5931215B2 (ja) 絶縁層の形成方法
JPH02284423A (ja) 半導体装置の製造方法
JPS6256654B2 (ja)