JPS6256654B2 - - Google Patents
Info
- Publication number
- JPS6256654B2 JPS6256654B2 JP53112593A JP11259378A JPS6256654B2 JP S6256654 B2 JPS6256654 B2 JP S6256654B2 JP 53112593 A JP53112593 A JP 53112593A JP 11259378 A JP11259378 A JP 11259378A JP S6256654 B2 JPS6256654 B2 JP S6256654B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- psg film
- psg
- sio
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は、硅燐酸ガラス膜（以下PSG膜と記
す）とこの下に燐を含有しない酸化シリコン膜が
被着されてなる半導体基板上からPSG膜を選択的
に除去するにあたり、その下側にある酸化シリコ
ン膜に影響を及ぼすことなくPSG膜のみを除去す
ることのできる半導体装置の製造方法に関する。
す）とこの下に燐を含有しない酸化シリコン膜が
被着されてなる半導体基板上からPSG膜を選択的
に除去するにあたり、その下側にある酸化シリコ
ン膜に影響を及ぼすことなくPSG膜のみを除去す
ることのできる半導体装置の製造方法に関する。
半導体基板表面の安定化のために、半導体基板
表面を二酸化シリコン膜（SiO2膜）で覆うこと
はすでによく知られているところであるが、この
SiO2膜中に可動イオンが存在した場合、形成さ
れる半導体装置の電気的特性が不安定になる。し
たがつて、かかる可動イオンをSiO2膜中から除
去することは半導体装置の特性を安定化させる上
で極めて大切である。この目的達成のために、
SiO2膜上にPSG膜を形成し、SiO2膜中の可動イ
オンをPSG膜でゲツタさせる表面安定化処理方法
がすでに提案されている。また、PSG膜をＮ型不
純物源として用い、PSG膜中の燐を半導体基板内
へ拡散してＮ形領域を形成する拡散方法もすでに
提案されている。PSG膜は上記のような使用目的
に沿つて近年広く使用されるに至つているが、反
面、PSG膜の吸質性が極めて高くこのPSG膜の適
用される半導体装置の電極材料としてアルミニウ
ムなどが用いられた場合、高温多湿の条件下にお
いて電極に腐食がもたらされるところとなる。
表面を二酸化シリコン膜（SiO2膜）で覆うこと
はすでによく知られているところであるが、この
SiO2膜中に可動イオンが存在した場合、形成さ
れる半導体装置の電気的特性が不安定になる。し
たがつて、かかる可動イオンをSiO2膜中から除
去することは半導体装置の特性を安定化させる上
で極めて大切である。この目的達成のために、
SiO2膜上にPSG膜を形成し、SiO2膜中の可動イ
オンをPSG膜でゲツタさせる表面安定化処理方法
がすでに提案されている。また、PSG膜をＮ型不
純物源として用い、PSG膜中の燐を半導体基板内
へ拡散してＮ形領域を形成する拡散方法もすでに
提案されている。PSG膜は上記のような使用目的
に沿つて近年広く使用されるに至つているが、反
面、PSG膜の吸質性が極めて高くこのPSG膜の適
用される半導体装置の電極材料としてアルミニウ
ムなどが用いられた場合、高温多湿の条件下にお
いて電極に腐食がもたらされるところとなる。
したがつて、PSG膜を使用した場合には上記の
不都合を招く部分に位置するPSG膜を除去するこ
とが必要となる。従来は、かかるPSG膜の除去に
あたり、弗化水素酸を主成分とするエツチング液
を用いてエツチング処理を施すことが一般に行わ
れていた。
不都合を招く部分に位置するPSG膜を除去するこ
とが必要となる。従来は、かかるPSG膜の除去に
あたり、弗化水素酸を主成分とするエツチング液
を用いてエツチング処理を施すことが一般に行わ
れていた。
このエツチング液を用いた場合には、PSG膜を
除去する所期の目的は達成されるものの、PSG膜
の下にある燐を含まないSiO2膜（化学蒸着ある
いは熱酸化で形成されたSiO2膜）までが容易に
除去されてしまう不都合が派生する。たとえば弗
化水素酸と弗化アンモニウムを体積比で１：６の
割合で混合してなるエツチング液を用いて熱酸化
によるSiO2膜と五酸化燐（P2O5）のモル濃度が20
％のPSG膜とをエツチングした場合、両者のエツ
チング速度の比は約１：６程度となり、SiO2膜
とPSG膜との間エツチングの選択性はみられるも
のの、それほど顕著ではなく、SiO2膜に対して
もかなりのエツチングがなされるところとなる。
除去する所期の目的は達成されるものの、PSG膜
の下にある燐を含まないSiO2膜（化学蒸着ある
いは熱酸化で形成されたSiO2膜）までが容易に
除去されてしまう不都合が派生する。たとえば弗
化水素酸と弗化アンモニウムを体積比で１：６の
割合で混合してなるエツチング液を用いて熱酸化
によるSiO2膜と五酸化燐（P2O5）のモル濃度が20
％のPSG膜とをエツチングした場合、両者のエツ
チング速度の比は約１：６程度となり、SiO2膜
とPSG膜との間エツチングの選択性はみられるも
のの、それほど顕著ではなく、SiO2膜に対して
もかなりのエツチングがなされるところとなる。
本発明は、以上説明したようにPSG膜の除去に
伴いSiO2膜も除去されてしまう不都合の排除を
目的としてなされたものであり、本発明の特徴は
燐酸イオンを含む溶液たとえば燐酸溶液を用いて
PSG膜をエツチングするところにある。
伴いSiO2膜も除去されてしまう不都合の排除を
目的としてなされたものであり、本発明の特徴は
燐酸イオンを含む溶液たとえば燐酸溶液を用いて
PSG膜をエツチングするところにある。
以下に図面を参照して本発明の方法について詳
述する。第１図〜第４図はPSG膜を用いてＮ型エ
ミツタ領域が形成される半導体集積回路用NPN
トランジスタの製造過程を示す図であり、第１図
はＮ型エピタキシヤル島領域１の中へ酸化膜２を
マスクとしてＰ型不純物たとえば硼素を拡散しＰ
型ベース領域３を形成し、さらにベース領域上に
形成された熱酸化膜を選択的に除去したのちの状
態を示す。次いで、Ｐ型ベース領域２の中へＮ型
不純物を選択的に拡散してエミツタ領域を形成す
るわけであるが、この工程でPSG膜がＮ型不純物
源として用いられる。
述する。第１図〜第４図はPSG膜を用いてＮ型エ
ミツタ領域が形成される半導体集積回路用NPN
トランジスタの製造過程を示す図であり、第１図
はＮ型エピタキシヤル島領域１の中へ酸化膜２を
マスクとしてＰ型不純物たとえば硼素を拡散しＰ
型ベース領域３を形成し、さらにベース領域上に
形成された熱酸化膜を選択的に除去したのちの状
態を示す。次いで、Ｐ型ベース領域２の中へＮ型
不純物を選択的に拡散してエミツタ領域を形成す
るわけであるが、この工程でPSG膜がＮ型不純物
源として用いられる。
第２図はPSG膜を用いてＮ型エミツタ領域の形
成されたのちの状態を示す図であり、図中４が
PSG膜であり、５がPSG膜中の燐を拡散させて形
成したＮ型エミツタ領域である。かかるエミツタ
領域５の形成は次のようにしてなされる。すなわ
ち、化学蒸着法によりP2O5のモル濃度がたとえ
ば20％となるようなPSG膜４を約5000Åの厚さに
形成したのち1000〜1100℃の温度で熱処理を施こ
せばよい。
成されたのちの状態を示す図であり、図中４が
PSG膜であり、５がPSG膜中の燐を拡散させて形
成したＮ型エミツタ領域である。かかるエミツタ
領域５の形成は次のようにしてなされる。すなわ
ち、化学蒸着法によりP2O5のモル濃度がたとえ
ば20％となるようなPSG膜４を約5000Åの厚さに
形成したのち1000〜1100℃の温度で熱処理を施こ
せばよい。
このようにしてＮ型エミツタ領域５を形成した
のちPSG膜４のみを選択的に除去するわけである
が、燐酸イオンを含むエツチング液として燐酸溶
液を使用する。この燐酸溶液をたとえば150〜180
℃に加熱し、この中へ半導体基板を約15分間浸漬
することによつてPSG膜のみが選択的に除去され
る。
のちPSG膜４のみを選択的に除去するわけである
が、燐酸イオンを含むエツチング液として燐酸溶
液を使用する。この燐酸溶液をたとえば150〜180
℃に加熱し、この中へ半導体基板を約15分間浸漬
することによつてPSG膜のみが選択的に除去され
る。
たとえば、160℃に加熱された燐酸溶液（濃度
80％）でSiO2膜とP2O5のモル濃度が20％のPSG
膜をエツチングした場合、両者のエツチング速度
は前者が12Å／分、後者が500Å／分であり、エ
ツチング速度の比は約１：40となり、極めて大き
な選択性が示される。したがつて、上記のPSG膜
４の除去に際してはPSG膜４の下にあるSiO2膜は
殆んどエツチングされることはない。第３図は以
上の過程を経てPSG膜のみが選択的に除去された
のちの状態を示す。こののち必要であれば第４図
で示すように半導体基板上にたとえば化学蒸着法
によるSiO2膜６を設け、表面保護をより強化し
てもよい。
80％）でSiO2膜とP2O5のモル濃度が20％のPSG
膜をエツチングした場合、両者のエツチング速度
は前者が12Å／分、後者が500Å／分であり、エ
ツチング速度の比は約１：40となり、極めて大き
な選択性が示される。したがつて、上記のPSG膜
４の除去に際してはPSG膜４の下にあるSiO2膜は
殆んどエツチングされることはない。第３図は以
上の過程を経てPSG膜のみが選択的に除去された
のちの状態を示す。こののち必要であれば第４図
で示すように半導体基板上にたとえば化学蒸着法
によるSiO2膜６を設け、表面保護をより強化し
てもよい。
以上説明してきたところから明らかなように、
本発明の方法によれば、燐を含まない酸化膜に影
響を及ぼすことなくPSG膜のみ選択的に除去する
ことができ、したがつて、同一半導体基板上にお
けるPSG膜の厚さが不均一であること、あるい
は、半導体基板相互間においてPSG膜の厚さが不
均一であることなどの問題があつたとしてもこの
ことによる影響を受けることがなく、一度に大量
の処理が可能となり製造能率を高めることが可能
になる。また、不要なPSG膜のみの除去が確実と
なるため得られる半導体装置の信頼性を高める効
果も奏される。
本発明の方法によれば、燐を含まない酸化膜に影
響を及ぼすことなくPSG膜のみ選択的に除去する
ことができ、したがつて、同一半導体基板上にお
けるPSG膜の厚さが不均一であること、あるい
は、半導体基板相互間においてPSG膜の厚さが不
均一であることなどの問題があつたとしてもこの
ことによる影響を受けることがなく、一度に大量
の処理が可能となり製造能率を高めることが可能
になる。また、不要なPSG膜のみの除去が確実と
なるため得られる半導体装置の信頼性を高める効
果も奏される。
第１図〜第４図は本発明の方法の適用された半
導体集積回路用NPNトランジスタの製造過程を
示す図である。 １……Ｎ型エピタキシヤル島領域、２……酸化
膜、３……Ｐ型ベース領域、４……PSG膜、５…
…Ｎ型エミツタ領域、６……化学蒸着による
SiO2膜。
導体集積回路用NPNトランジスタの製造過程を
示す図である。 １……Ｎ型エピタキシヤル島領域、２……酸化
膜、３……Ｐ型ベース領域、４……PSG膜、５…
…Ｎ型エミツタ領域、６……化学蒸着による
SiO2膜。
Claims (1)
- １ 硅燐酸ガラス膜とこの下に燐を含有しない酸
化シリコン膜が被着されてなる半導体基板上の前
記硅燐酸ガラス膜を選択的にエツチングするにあ
たり、燐酸溶液を硅燐酸ガラスに作用させて前記
硅燐酸ガラス膜をエツチングすることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11259378A JPS5539634A (en) | 1978-09-12 | 1978-09-12 | Manufacture of semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11259378A JPS5539634A (en) | 1978-09-12 | 1978-09-12 | Manufacture of semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5539634A JPS5539634A (en) | 1980-03-19 |
| JPS6256654B2 true JPS6256654B2 (ja) | 1987-11-26 |
Family
ID=14590613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11259378A Granted JPS5539634A (en) | 1978-09-12 | 1978-09-12 | Manufacture of semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5539634A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2820065B2 (ja) | 1995-04-27 | 1998-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135395B2 (ja) * | 1972-09-25 | 1976-10-01 |
-
1978
- 1978-09-12 JP JP11259378A patent/JPS5539634A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5539634A (en) | 1980-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0008928B1 (en) | A method of making a semiconductor device | |
| CA1108310A (en) | Process for producing a semiconductor device | |
| US3507716A (en) | Method of manufacturing semiconductor device | |
| GB1432949A (en) | Silicon dioxide semiconductor product containing boron trioxide and phosphorus pentoxide dopants | |
| US4039359A (en) | Method of manufacturing a flattened semiconductor device | |
| US3751314A (en) | Silicon semiconductor device processing | |
| US3426422A (en) | Method of making stable semiconductor devices | |
| US3767483A (en) | Method of making semiconductor devices | |
| US3784424A (en) | Process for boron containing glasses useful with semiconductor devices | |
| JPS6256654B2 (ja) | ||
| US3759761A (en) | Washed emitter method for improving passivation of a transistor | |
| JPS6234152B2 (ja) | ||
| GB1177320A (en) | Improvements in or relating to the Production of Planar Semiconductor Components | |
| JPS5842254A (ja) | 半導体装置の製造方法 | |
| JPS6032974B2 (ja) | 半導体装置の製造方法 | |
| US3658610A (en) | Manufacturing method of semiconductor device | |
| JPS60219759A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0258252A (ja) | 半導体装置の製造方法 | |
| JPS6027180B2 (ja) | 半導体装置の製造方法 | |
| US3634133A (en) | Method of producing a high-frequency silicon transistor | |
| JPS59191354A (ja) | 半導体装置の製造方法 | |
| JPH0122731B2 (ja) | ||
| JPS6250974B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JPH079930B2 (ja) | 半導体装置の製造方法 |