JPS5824237Y2 - アラ−ム付電子時計 - Google Patents

Description

【考案の詳細な説明】 本考案は、設定時刻になるといつもアラームを発する繰
返しアラームと、１度アラームを発するとそれ以後はア
ラームを発しない単発のアラームの２つのアラーム機能
を有するアラーム付電子時計に関するものであり、特に
単発のアラームの改良に関するものである。

従来のアラーム付電子時計は、メモリー回路のセット、
リセットにより制御されていたため、非使用状態ではメ
モリー回路はリセットされ、従って、使用前には必らず
時刻設定が必要であり、はなはだ面倒で使いずらく２つ
のアラームが十分活用されていなかった。

本考案はこれらの欠点を克服するためになされたもので
ある。

第１図は本考案のアラーム付電子時計の一実施例を示す
ブロック図である。

１は発振器、２は分周器、３は時刻カウンターで、発振
器１の発振周波数信号は分周器２で１止信号に分周され
、時刻カウンター３において現時刻が刻まれる。

４は時刻カウンター３の内容と任意の時刻に設定された
アラームカウンター（メモリー回路）５，６の内容との
比較回路であり、いずれか一方の設定時刻と一致したと
き発音体駆動回路７を動作する。

８，９はどちらのアラームカウンターの内容を比較回路
４に入力するかどうかを選択するゲート回路、１０はこ
の制御信号及びアラームカウンターへの時刻設定信号等
を発生する制御部である。

制御部１０において、１０−２〜１０−４は制御信号、
１０−１及び１０−５はそれぞれアラームカウンター５
，６への時刻設定信号、また４−１は比較回路４からの
一致検出信号を示す。

１１．１２及び１３は制御信号１０−２〜１０−４を入
力してゲート回路８，９を制御するアンドゲート及びイ
ンバータである。

制御部１０の要部詳細は第２図のとおりであり、３つの
ラッチＬＡ−１，２，３とインバータＩｎとナントゲー
トＮＡを含む。

ラッチＬＡ−１のＳ（セット）端子には比較回路４から
の一致検出信号４−１が、またＲ（リセット）端子には
スイッチ信号ａがそれぞれ入力され、Ｑ端子出力はラッ
チＬＡ−２のＲ端子に、またインバータＩｎを介してナ
ンドゲー）ＮＡに入力されている。

ラッチＬＡ−２のＳ端子にはスイッチ信号ａが入力され
、これのＱ端子出力が制御信号１０−２となる。

またナントゲートＮＡにはサンプリングパルスＳが入力
されており、これの出力は制御信号１０−３である。

更にラッチＬＡ−３のＳ、Ｒ端子にはそれぞれセットス
イッチ信号す、リセット信号Ｃが入力され、Ｑ端子出力
は制御信号１０−４として出力される。

さて、第２図において、スイッチ信号ａが入力されると
ラッチＬＡ−１はリセットされＱ端子出をＬレベルにす
るとともに、ラッチＬＡ−２はセットされ制御信号１０
−２を、Ｈレベルにする。

これはアラームカウンター５の比較を可能にしいわゆる
単発アラームをセットする。

一方、ナンドゲー）ＮＡの一方の入力はＨレベルで゛あ
り、その出力はサンプリングパルスＳによって制御され
る。

このサンプリングパルスＳは秒から分への桁上げ信号（
Ｈレベルとなるパルス巾は比較的短かい）からなり、秒
から分への桁上げがあるときそのＨレベルとなる間にナ
ントゲートＮＡの出力すなわち制御信１１０−３がＬレ
ベルとなり、まずアンドゲート１１がオンし単発のアラ
ーム時刻が時刻カウンター３の時刻と比較される。

一致検出されると、一致検出信号４−１がＨレベルとな
り、ラッチＬＡ−１がセット、続いてラッチＬＡ−２が
リセットされ、制御信号１０−２．１０−３はそれぞれ
Ｌレベル、Ｈレベルとなり、アンドゲート１１をオフ、
またアンドゲート１２をオンにする。

そして、次にサンプリングパルスＳ・が入力されても、
ラッチＬＡ−１はリセット状態でアンドゲート１１はオ
フのまま保持され、単発アラームは比較されない。

サンプリングパルスＳの入力時、単発アラームで一致検
出されなければ一致検出信号４−１は出力されずラッチ
ＬＡ−１はリセットのままで゛あるので゛、サンプリン
グパルスＳのＬレベルとなる間に制御信号１０−３がＨ
レベルとなり、アンドゲート１２がオンし繰返しアラー
ムが比較される。

サンプリングパルスＳのＨレベルとなる期間は比較的短
かく、繰返しアラームの一致検出にはほとんどずれかな
いようにできる。

このような状態で、次にまたサンプリングパルスＳが入
力されれば、再びまず単発アラームが比較され続いて繰
返しアラームが比較される。

前述したように単発アラームで一致検出がされれば、以
後繰返しアラームのみの比較となる。

なお、繰返しアラームはセット信号すを入力してラッチ
ＬＡ−３をセットし制御信号１０−４をＨレベルとする
ことが必要である。

今少し詳しく説明する。

制御信号１０−２が、Ｈレベルにセットされた場合、制
御信号１０−３がＬレベルになるとき、アンドゲート１
１がオンし、単発アラームの制御信号、１０２がアンド
ゲート１１を介してゲート回路８に印加される。

これによってゲート回路８がオンし、単発アラーム（ア
ラームカウンター５）の時刻が比較回路４に入力され時
刻カウンター３の時刻と比較される。

設定された時刻になり一致検出されると制御信号１０−
２がＬレベルに変換され、以後ゲート回路８をオフし再
度設定された単発アラームの時刻になっても比較されな
い。

しかし、この場合、アラームカウンター５の内容はその
ままであって、制御信号１０−２を再びＨレベルにセッ
トすれば、ただちに、アラームカウンター５の時刻がゲ
ート回路８を介して比較回路４へ入力可能となり、単発
アラームが再セットされる。

制御信号１０−２．１０−４が共にＨレベルにセットさ
れると、制御信号１０−３がＬレベルになったときゲー
ト回路８がオンし、単発アラームが比較される。

そして単発アラームの設定時刻になると一致検出され、
発音体駆動回路７を動作させると同時に一致検出信号４
−１により自動的に制御信号１０−３をＬレベルに切換
え、ゲート回路８をオフするとともにゲート回路９をオ
ンし、繰返しアラーム（アラームカウンター６）のみを
比較するようにする。

一方、繰返しアラームの設定時刻になれば発音体駆動回
路７が動作されるが、制御信号１０３はＨレベルのまま
で、繰返してこれが続けられる。

また、単発アラーム及び繰返しアラームに同時刻が設定
された場合においても、優先順位は単発アラーム、繰返
しアラームの順につけられ、単発アラームは１駆動作す
ると次の設定時刻には動作せず、繰返しアラームのみが
動作する。

また、制御信号１０−４のみがＨレベルの場合、常時制
御信号１０−３はＨレベルであり、アンドゲート１２が
オンし、繰返しアラームの制御信号１０−４がアンドゲ
ート１２を介してゲート回路９に印加されている。

従って、繰返しアラーム（アラームカランター６）の時
刻が常に比較回路４に入力され時刻カウンター３との時
刻を比較して、設定された時刻になる度に発音体駆動回
路７を繰返して動作する。

なお、アラーム時刻の表示は、リセット時、時刻以外の
表示（例えば、コロンのみの表示）となるようにすれば
、セット、リセットの区別が容易にでき便利である。

以上のように本考案によれば、アラーム回路のアラーム
カウンターをリセットすることなくアラームに優先順位
をつけ、ゲート回路で切換えることによりアラームのセ
ット操作を容易にするとともに、単発アラームも繰返し
アラームと同様の使用方法が可能になりより広範囲な使
用が可能となる。

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロック図、第２図は
第１図の制御部の要部詳細を示すブロック図である。 ３・・・・・・時刻カウンター、４・・・・・・比較回
路、５，６・・・・・・アラームカウンター、８，９・
・・・・・ゲート回路、１０・・・・・・制御部、１０
−１．１０−５・・・・・・時刻設定信号、１０−２〜
１０−４・・・・・・制御信号。

Claims (1)

【実用新案登録請求の範囲】
1. 時刻を計数するカウンター回路とアラームを発する時刻
   を記憶する２つのメモリー回路と比較回路を有し、該比
   較回路により前記カウンター回路とメモリー回路の時刻
   を比較し一致が検出されたとき前記アラームを発するよ
   うにしたアラーム付電子時計において、前記メモリー回
   路の１つは単発のアラームの動作をし、他のメモリー回
   路は繰返しアラームの動作をするものであって、前記単
   発アラーム及び繰返しアラームのセット状態をそれぞれ
   記憶する手段と、該アラームのセット状態に従がい比較
   すべき最小桁の桁上げ信号発生毎に、単発アラーム、繰
   返しアラームの順に順序づけて前記各メモリー回路の時
   刻を前記比較回路に供給制御する手段と、前記単発アラ
   ームの一致が検出されたとき、前記単発アラームのセッ
   ト状態を解除し、前記単発アラームの、時刻の前記比較
   回路への供給を禁止する手段とを設けたことを特徴とす
   るアラーム付電子時計。