JPS582486B2 - タイマ− - Google Patents
タイマ−Info
- Publication number
- JPS582486B2 JPS582486B2 JP5241373A JP5241373A JPS582486B2 JP S582486 B2 JPS582486 B2 JP S582486B2 JP 5241373 A JP5241373 A JP 5241373A JP 5241373 A JP5241373 A JP 5241373A JP S582486 B2 JPS582486 B2 JP S582486B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- capacitor
- potential
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、短い時間間隔の信号を発生するタイマーの改
良に関する。
良に関する。
近年データ処理装置において、各種のタイマーが使用さ
れている。
れている。
このようなタイマーの内で一番簡単な構成のものはトラ
ンジスタのエミツタにコンデンサを接続し、該コンデン
サの充放電により前記トランジスタをオンON,オフO
FFさせ、コレクタ側の出力の変化を時間信号として取
り出すというものである。
ンジスタのエミツタにコンデンサを接続し、該コンデン
サの充放電により前記トランジスタをオンON,オフO
FFさせ、コレクタ側の出力の変化を時間信号として取
り出すというものである。
しかしながら、そのような構成のタイマーにおいては、
使用トランジスタのスイッチング特性に比べて短い時間
信号を得ようとすると、安定な時間信号が得られないと
いう欠点があった。
使用トランジスタのスイッチング特性に比べて短い時間
信号を得ようとすると、安定な時間信号が得られないと
いう欠点があった。
本発明は上記欠点を除去した新規なタイマを提供しよう
とするものであり、本発明の目的はトランジスタのエミ
ツタを抵抗を介して電源に接続するとともに該エミッタ
にコンデンサを接続し、該コンデンサの充放電により前
記トランジスタがオン,オフする事を利用して、前記ト
ランジスタのコレクタ側から得た信号を時間信号とする
形式のタイマーにおいて、前記トランジスタのエミツタ
とコンデンサ間に、前記エミツタと直列にショットキー
バリアダイオードを設ける事により達成する事が出来る
。
とするものであり、本発明の目的はトランジスタのエミ
ツタを抵抗を介して電源に接続するとともに該エミッタ
にコンデンサを接続し、該コンデンサの充放電により前
記トランジスタがオン,オフする事を利用して、前記ト
ランジスタのコレクタ側から得た信号を時間信号とする
形式のタイマーにおいて、前記トランジスタのエミツタ
とコンデンサ間に、前記エミツタと直列にショットキー
バリアダイオードを設ける事により達成する事が出来る
。
以下本発明を図面により詳細に説明する。
第1図は従来のタイマの回路例図、第2図は第1図の回
路動作波形図である。
路動作波形図である。
第1図において、INは入力信号端子、T1,T2はト
ランジスタ、Cはコンデンサ、Rは抵抗を示す。
ランジスタ、Cはコンデンサ、Rは抵抗を示す。
抵抗Rは、電圧源−Vに接続されて電流源を構成してい
る。
る。
第2図において、INは入力信号端子INの電位波形、
E2は第1図におけるE2点の電位波形、OUTは第1
図のOUTを示す点における電位波形を示している。
E2は第1図におけるE2点の電位波形、OUTは第1
図のOUTを示す点における電位波形を示している。
次に第1図の回路の動作を第2図を用いて説明する。
第1図}とおいて、第1図IN点に第2図INに示すよ
うな矩形波を与える。
うな矩形波を与える。
するとT1はオンとなり、電流がT1を経て+Vから−
Vへ流れる。
Vへ流れる。
T1がオンとなり、電流が流れるのでT1のエミツタ側
の電位は、あるレベルまで上昇する。
の電位は、あるレベルまで上昇する。
この結果第1図のE2点の電位は瞬時に上昇し、このE
2点の電位がトランジスタT2のVBEより高くなるた
めトランジスタT2はオフとなる。
2点の電位がトランジスタT2のVBEより高くなるた
めトランジスタT2はオフとなる。
従って第1図OUT点の電位は上昇する。
次いでコンデンサCは抵抗Rを介して放電し、その結果
E2点の電位は降下し、トランジスタT2のペースエミ
ッタが順方向にバイアスされる電位まで降下したところ
でトランジスタT2がオンとなる。
E2点の電位は降下し、トランジスタT2のペースエミ
ッタが順方向にバイアスされる電位まで降下したところ
でトランジスタT2がオンとなる。
この様子を示したのが第2図のE2である。
従ってOUT点の電位はトランジスタT2のオン、オフ
に応じて第2図OUTの実線のようになる。
に応じて第2図OUTの実線のようになる。
この第2図OUTの信号を時間信号として用いるわけで
ある。
ある。
しかしながら実際には第1図のE2点の波形は第2図の
E2に点線で示す波形となるため、短い時間信号を得よ
うと場合に不都合があった。
E2に点線で示す波形となるため、短い時間信号を得よ
うと場合に不都合があった。
即ち、トランジスタT2のエミツタ容量がCにシリーズ
に接続されているため、例えばスピードの遅いトランジ
スタ等の様にエミツタ容量がトランジスタT1のエミツ
タ負荷として接続される形となる。
に接続されているため、例えばスピードの遅いトランジ
スタ等の様にエミツタ容量がトランジスタT1のエミツ
タ負荷として接続される形となる。
これはエミツタホロワの負荷に容量性負荷が接続された
形となってエミッタホロワの寄生振動を誘起しやすくな
り、該トランジスタのエミツタ側の電圧波形が振動して
しまい、その影響により、コンデンサCの電圧波形も第
2図E20点線に示すように振動してしまう。
形となってエミッタホロワの寄生振動を誘起しやすくな
り、該トランジスタのエミツタ側の電圧波形が振動して
しまい、その影響により、コンデンサCの電圧波形も第
2図E20点線に示すように振動してしまう。
その結果、第1図におけるOUTの点より得られる時間
信号はかすかな電源電圧の変動や温度変化により変化し
てし才い、実用上問題であった。
信号はかすかな電源電圧の変動や温度変化により変化し
てし才い、実用上問題であった。
第3図は本発明の第1実施例の回路図である。
図においてINは入力信号端子、T1,T2はそれぞれ
トランジスタ、Cはコンデンサ、SDはショットキーバ
リアダイオードを示している。
トランジスタ、Cはコンデンサ、SDはショットキーバ
リアダイオードを示している。
本発明は第3図に示すように、トランジスタ(第3図で
はT2)のエミッタに直列にショットキーバリアダイオ
ードを挿入する点に特徴を有する。
はT2)のエミッタに直列にショットキーバリアダイオ
ードを挿入する点に特徴を有する。
該ショットキーバリアダイオードを接続する事により、
そのショットキーバリアダイオードの逆電圧容量の小容
量化によりトランジスタT1の容量性負荷が軽減されて
振動が防止され、かつ、ショットキーバリアダイオード
の遮断速度の早さによって見かけ上トランジスタT2も
同様の早さで遮断されるので、トランジスタT2のスイ
ッチングは前記振動に左右されず一定となり、またその
特性も一層改善される。
そのショットキーバリアダイオードの逆電圧容量の小容
量化によりトランジスタT1の容量性負荷が軽減されて
振動が防止され、かつ、ショットキーバリアダイオード
の遮断速度の早さによって見かけ上トランジスタT2も
同様の早さで遮断されるので、トランジスタT2のスイ
ッチングは前記振動に左右されず一定となり、またその
特性も一層改善される。
第4図は本発明の第2実施例であり、発振器に本発明を
用いたものである。
用いたものである。
図において、T3,T4はそれぞれトランジスタ、SD
I,SD2はショットキーバリアダイオード、Cはコン
デンサ、R1,R2及びRは抵抗を示している。
I,SD2はショットキーバリアダイオード、Cはコン
デンサ、R1,R2及びRは抵抗を示している。
また第5図は第4図におけるB2点、E3点、E4点の
電圧波形を示す。
電圧波形を示す。
以下第5図を用いて第4図の同路の動作を説明する。
第4図においてトランジスタT3がオン,トランジスタ
T4がオフとする。
T4がオフとする。
トランジスタT3はオンであるので、コンデンサCは、
トランジスタT3のエミッタ→コンデンサC→抵抗R2
の径路で充電される。
トランジスタT3のエミッタ→コンデンサC→抵抗R2
の径路で充電される。
この時、トランジスタT4のエミッタの電位E4は漸近
線的に降下する。
線的に降下する。
この様子を示したのが第5図のE4である。
ぞして、E4がトランジスタT4のエミツタ電位(VB
E)まで降下すると、トランジスタT4はオンとなる。
E)まで降下すると、トランジスタT4はオンとなる。
トランジスタT4がオンとなると、E4点の電位が上昇
するため今度はトランジスタT3のエミツタの電位が一
気に上昇する。
するため今度はトランジスタT3のエミツタの電位が一
気に上昇する。
これにより、トランジスタT3はE3点の電位がトラン
ジスタT3のV BEより高くなった所でオフとなる(
第5図E3)。
ジスタT3のV BEより高くなった所でオフとなる(
第5図E3)。
E3が降下し、トランジスタT3のエミツタ電位に一致
するまでは、第5図に示すようにE4,B2の電位は一
定である。
するまでは、第5図に示すようにE4,B2の電位は一
定である。
さてE3の電位がトランジスタT3のエミツタ電位に一
致すると、トランジスタT3は再びオンとなり、E4が
上昇するのでトランジスタT4はオフとなる。
致すると、トランジスタT3は再びオンとなり、E4が
上昇するのでトランジスタT4はオフとなる。
即ち、初めの状態に戻るわけである。この場合もショト
キーバリアダイオードSD1,SD2をトランジスタT
3,T4のエミツタに直列に挿入することにより、各1
一ランジスタのスイッチング動作を安定にしている。
キーバリアダイオードSD1,SD2をトランジスタT
3,T4のエミツタに直列に挿入することにより、各1
一ランジスタのスイッチング動作を安定にしている。
従って本発明の適用された発振器の出力信号は理想的に
立上り、立下る非常に良好な信号パルスとなる。
立上り、立下る非常に良好な信号パルスとなる。
以上のように、本発明によれば電源電圧や温度の変動に
影響を受けないタイマーが可能である。
影響を受けないタイマーが可能である。
更に、本発明は単にタイマーのみならず、トランジスタ
回路一般に使用可能である事は言うまでもない。
回路一般に使用可能である事は言うまでもない。
第1図は従来方式によるタイマーの回路図、第2図は第
1図におけるタイマーの動作波形図、第3図は本発明の
第1の実施例であるタイマーの回路図、第4図は本発明
の第2の実施例の回路図を示している。 図中、T1,T2はトランジスタ、Cはコンテ゛ンサ、
E,E1,E2はショットキーバリアダイオード、Rl
,R2及びR、は抵抗を示している。
1図におけるタイマーの動作波形図、第3図は本発明の
第1の実施例であるタイマーの回路図、第4図は本発明
の第2の実施例の回路図を示している。 図中、T1,T2はトランジスタ、Cはコンテ゛ンサ、
E,E1,E2はショットキーバリアダイオード、Rl
,R2及びR、は抵抗を示している。
Claims (1)
- 1 トランジスタのエミツタを抵抗を介して電源に接続
するとともに該エミツタにコンデンサを接続し、該コン
デンサの充放電により前記トランジスタがオン,オフす
る事を利用して、前記トランジスタのコレクタ側から得
た信号を時間信号とする形式のタイマーにおいて、前記
トランジスタのエミツタとコンデンサ間に、前記エミツ
タと直列にショットキーバリアダイオードを設けて安定
な時間信号を得るようにしたことを特徴とするタイマー
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241373A JPS582486B2 (ja) | 1973-05-11 | 1973-05-11 | タイマ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241373A JPS582486B2 (ja) | 1973-05-11 | 1973-05-11 | タイマ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS503254A JPS503254A (ja) | 1975-01-14 |
| JPS582486B2 true JPS582486B2 (ja) | 1983-01-17 |
Family
ID=12914086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5241373A Expired JPS582486B2 (ja) | 1973-05-11 | 1973-05-11 | タイマ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582486B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH689395A5 (de) * | 1995-03-16 | 1999-03-31 | Alusuisse Lonza Services Ag | Verfahren zur kontinuierlichen anodischen Oxidation von Baendern oder Draehten aus Aluminium. |
-
1973
- 1973-05-11 JP JP5241373A patent/JPS582486B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS503254A (ja) | 1975-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0053014A1 (en) | Clock generator circuit | |
| US4783604A (en) | Buffer circuit for outputting signals of different polarities | |
| JPH04249359A (ja) | 基板バイアス発生装置 | |
| US3641369A (en) | Semiconductor signal generating circuits | |
| KR960016010B1 (ko) | 지연-펄스 발생기 | |
| US4370569A (en) | Integratable single pulse circuit | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| US3512106A (en) | Clock oscillator | |
| US3968385A (en) | Solid-state storage drive | |
| KR970072454A (ko) | 다이오드-바이어스된 차동 증폭기를 갖춘 용량 결합 회로 | |
| US4600897A (en) | Voltage-controlled oscillator of emitter-coupled astable multivibrator type | |
| US3593198A (en) | Solid-state free running triangle waveform generator | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JPS5820939Y2 (ja) | 電位変動検出回路 | |
| US4644183A (en) | Pulse generator circuit | |
| JPH0560284B2 (ja) | ||
| SU1169132A1 (ru) | Формирователь радиоимпульсов | |
| KR860001361Y1 (ko) | 모노 멀티바이브레이터 | |
| JPS5936036Y2 (ja) | Cmos発振回路 | |
| JP2647930B2 (ja) | 半導体遅延回路 | |
| JP2648040B2 (ja) | 基板電位供給回路 | |
| JP2557405B2 (ja) | 発振回路 | |
| SU428556A1 (ru) | Логический элемент на переключателях тока | |
| SU618836A1 (ru) | Мультивибратор | |
| SU341409A1 (ru) | Генератор инфранизких частот |