JPS5936036Y2 - Ｃｍｏｓ発振回路 - Google Patents
Ｃｍｏｓ発振回路Info
- Publication number
- JPS5936036Y2 JPS5936036Y2 JP15897179U JP15897179U JPS5936036Y2 JP S5936036 Y2 JPS5936036 Y2 JP S5936036Y2 JP 15897179 U JP15897179 U JP 15897179U JP 15897179 U JP15897179 U JP 15897179U JP S5936036 Y2 JPS5936036 Y2 JP S5936036Y2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- type transistor
- power supply
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【考案の詳細な説明】
本考案は、ＣＭＯ５発振回路に関するものであって、第
１のインバータ１の出力端Ｃを第１のＭＯ８形トランジ
スタ２のゲートに接続し、前記第１のＭＯ５形トランジ
スタ２のバイアス電流を流すための定電流回路３を構成
する第２のＭＯ８形トランジスタ４と第１のＭＯ８形ト
ランジスタ２とを直列に接続し、両ＭＯ５形トランジス
タ４，２の接続点を、別の３個以上奇数個のインバータ
５を直列に接続した初段のインバータ５□の入力端りに
接続し、第３、第４の２個のＭＯ８形トランジスタ６．
７を直列に接続して形成せる定電流分圧回路８の出力を
終段のインバータ（５□ｎ＋１）の前記出力端Ｅに接続
するとともに、抵抗Ｒ１とコンデンサＣ１とからなる時
定数回路９に定電流分圧回路８の出力を接続し、前記コ
ンデンサＣ１の充電々圧を第１のインバータ１の入力端
Ａに入力し、電源電圧Ｖ。
１のインバータ１の出力端Ｃを第１のＭＯ８形トランジ
スタ２のゲートに接続し、前記第１のＭＯ５形トランジ
スタ２のバイアス電流を流すための定電流回路３を構成
する第２のＭＯ８形トランジスタ４と第１のＭＯ８形ト
ランジスタ２とを直列に接続し、両ＭＯ５形トランジス
タ４，２の接続点を、別の３個以上奇数個のインバータ
５を直列に接続した初段のインバータ５□の入力端りに
接続し、第３、第４の２個のＭＯ８形トランジスタ６．
７を直列に接続して形成せる定電流分圧回路８の出力を
終段のインバータ（５□ｎ＋１）の前記出力端Ｅに接続
するとともに、抵抗Ｒ１とコンデンサＣ１とからなる時
定数回路９に定電流分圧回路８の出力を接続し、前記コ
ンデンサＣ１の充電々圧を第１のインバータ１の入力端
Ａに入力し、電源電圧Ｖ。
Ｄを１／２にして分圧出力する前記第３、第４のＭＯ３
形トランジスタ６．７の接続点Ｂに第１のインバータ１
の電源端を接続し、別の各インバータ５の電源端に前記
電源電圧ｖＤＤを印加して成るＣＭＯ３発振回路に係る
ものである。
形トランジスタ６．７の接続点Ｂに第１のインバータ１
の電源端を接続し、別の各インバータ５の電源端に前記
電源電圧ｖＤＤを印加して成るＣＭＯ３発振回路に係る
ものである。
従来、一般に用いられていたＣＭＯ３発振回路は第１図
に示すように、２個のインバータ１０．１１を直列に接
続し、インバータ１１の出力端Ｆを出力端子とするとと
もに、発振周波数を決める時定数であるコンデンサＣ□
の一端に接続し、コンデンサＣ０の他端を、時定数であ
る抵抗Ｒ０の一端に接続するとともにインバータ１０の
入力端Ｇに接続し、また前記抵抗Ｒ１の他端を、直列に
接続した２個のインバータ１０．１１の接続点に接続し
ていた。
に示すように、２個のインバータ１０．１１を直列に接
続し、インバータ１１の出力端Ｆを出力端子とするとと
もに、発振周波数を決める時定数であるコンデンサＣ□
の一端に接続し、コンデンサＣ０の他端を、時定数であ
る抵抗Ｒ０の一端に接続するとともにインバータ１０の
入力端Ｇに接続し、また前記抵抗Ｒ１の他端を、直列に
接続した２個のインバータ１０．１１の接続点に接続し
ていた。
しかしながら、この従来の２個のインバータ１０．１１
によるＣＭＯ８発振回路においては、以下に述べるよう
な問題があった。
によるＣＭＯ８発振回路においては、以下に述べるよう
な問題があった。
尚第２図すはＣＭＯ８発振回路の出力波形で゛ある。
即ち、インバータ１０の入力端Ｇめ電圧波形は、第２図
ａに示すような波形をしており、この波形の破線で示し
たａの部分は、本来コンデンサＣＴによって充電される
電圧であるが、インバータ１０の入力電圧が電源電圧ｖ
ＤＤを越えた時に、ＩＣが破壊しないようにインバータ
１０内の入力側に保護ダイオードが入っており、この保
護ダイオードの逆降伏電圧Ｖｒを越えるとそれ以上入力
電圧が入力しないようにクランプされるので゛ある。
ａに示すような波形をしており、この波形の破線で示し
たａの部分は、本来コンデンサＣＴによって充電される
電圧であるが、インバータ１０の入力電圧が電源電圧ｖ
ＤＤを越えた時に、ＩＣが破壊しないようにインバータ
１０内の入力側に保護ダイオードが入っており、この保
護ダイオードの逆降伏電圧Ｖｒを越えるとそれ以上入力
電圧が入力しないようにクランプされるので゛ある。
また同様にｂの部においても電源電圧■ＤＤとＭＯ８形
トランジスタのスレッシュホールド電圧Ｖ１ｈまでマイ
ナス側に変化しようとするが、上述と同様にインバータ
１０内の入力側に保護ダイオードが入っており、この保
護ダイオードの逆降伏電圧■、のところで第２図ａのよ
うにクランプされる。
トランジスタのスレッシュホールド電圧Ｖ１ｈまでマイ
ナス側に変化しようとするが、上述と同様にインバータ
１０内の入力側に保護ダイオードが入っており、この保
護ダイオードの逆降伏電圧■、のところで第２図ａのよ
うにクランプされる。
第２図ａに示したａ、 ｌ）のようにクランプされる
と、保護ダイオードに大きな電流が流れて、インバータ
１０内若しくはＩＣチップ全体に熱的な悪影響を及ぼす
のである。
と、保護ダイオードに大きな電流が流れて、インバータ
１０内若しくはＩＣチップ全体に熱的な悪影響を及ぼす
のである。
またこの発振回路におけるコンデンサＣＴは、電流が両
方向から流れるので無極性のコンデンサＣ１が必要とな
り、長時間の周期を持つ発振周波数を得るには、非常に
大きな容量のコンデンサＣ□が必要となり、そのためコ
ンデンサＣ０の形状が大きくなりコストが上昇すること
になったり、コンデンサＣ１の容量が大きいと、０ＭＯ
５のインバータ若しくはＣＭＯ３のＩＣの入力回路の保
護ダイオードのクランプ電流（保護ダイオードが逆降伏
電圧になったとき流れる電流）のため発振動作が不安定
となるという問題があった。
方向から流れるので無極性のコンデンサＣ１が必要とな
り、長時間の周期を持つ発振周波数を得るには、非常に
大きな容量のコンデンサＣ□が必要となり、そのためコ
ンデンサＣ０の形状が大きくなりコストが上昇すること
になったり、コンデンサＣ１の容量が大きいと、０ＭＯ
５のインバータ若しくはＣＭＯ３のＩＣの入力回路の保
護ダイオードのクランプ電流（保護ダイオードが逆降伏
電圧になったとき流れる電流）のため発振動作が不安定
となるという問題があった。
本考案は上述の点に鑑みて提供したものであって、安定
した発振動作が得られ、しかも長時間の周期を持つ発振
周波数を発振させる場合に時定数を決めるコンテ゛ンサ
の容量が大きくなっても、タンタルコンデンサのような
小形な有極性のコンデンサを使用することができる安定
なＣＭＯ８発振回路を提供することを目的としたもので
ある。
した発振動作が得られ、しかも長時間の周期を持つ発振
周波数を発振させる場合に時定数を決めるコンテ゛ンサ
の容量が大きくなっても、タンタルコンデンサのような
小形な有極性のコンデンサを使用することができる安定
なＣＭＯ８発振回路を提供することを目的としたもので
ある。
以下本考案の一実施例を図面により詳述する。
第３図中１は第１のインバータであって、この第１のイ
ンバータ１は、ＰＭＯ８とＮＭＯ３のトランジスタをコ
ンプリメンタリ−に構成したものである。
ンバータ１は、ＰＭＯ８とＮＭＯ３のトランジスタをコ
ンプリメンタリ−に構成したものである。
２は第１のＭＯ３Ｏ３形ンジスタであって、この第１の
ＭＯ８形トランジスタ２は、ＮＭＯ３）ランジスタを用
いている。
ＭＯ８形トランジスタ２は、ＮＭＯ３）ランジスタを用
いている。
３は定電流回路であって、この定電流回路３は第２のＭ
Ｏ８形トランジスタ４であるＰＭＯ８）ランジスタを使
用し、前記第１のＭＯ５形トランジスタ２のバイアス電
流を一定に流すためのものである。
Ｏ８形トランジスタ４であるＰＭＯ８）ランジスタを使
用し、前記第１のＭＯ５形トランジスタ２のバイアス電
流を一定に流すためのものである。
５はインバータであって、このインバータ５は３個のイ
ンバータ５、。
ンバータ５、。
５２．５３を直列に接続し、各インバータ５１，５□、
５３は、ＰＭＯ８とＮＭＯ８のトランジスタをコンプリ
メンタリ−に構成したものである。
５３は、ＰＭＯ８とＮＭＯ８のトランジスタをコンプリ
メンタリ−に構成したものである。
８は定電流分圧回路であって、この定電流分圧回路８は
、第３のＭＯ８形トランジスタ６と第４のＭＯ３Ｏ３シ
トランジスタフ列に接続しているが、具体的には、第３
のＭＯ３形トランジスタ６にはＰＭＯ３）ランジスタ、
第４のＭＯ３Ｏ３シトランジスタフＰＭＯＳトランジス
タを用いて構成している。
、第３のＭＯ８形トランジスタ６と第４のＭＯ３Ｏ３シ
トランジスタフ列に接続しているが、具体的には、第３
のＭＯ３形トランジスタ６にはＰＭＯ３）ランジスタ、
第４のＭＯ３Ｏ３シトランジスタフＰＭＯＳトランジス
タを用いて構成している。
この第３のＭＯ３形トランジスタ６と第４のＭＯ３Ｏ３
シトランジスタフ電源電圧（ＶＤＤ ）を分圧するもの
であり、両トランジスタ６．７の接続点には１／２ＶＤ
Ｄの電圧が出力されるように、両トランジスタ６゜７は
その分圧比でもって構成されている。
シトランジスタフ電源電圧（ＶＤＤ ）を分圧するもの
であり、両トランジスタ６．７の接続点には１／２ＶＤ
Ｄの電圧が出力されるように、両トランジスタ６゜７は
その分圧比でもって構成されている。
９は時定数回路であって、この時定数回路９は抵抗Ｒ０
とコンデンサＣ□とからなり、この時定数回路９の抵抗
Ｒ０の値とコンテ゛ンサＣ１の容量によって発振周波数
が決定される。
とコンデンサＣ□とからなり、この時定数回路９の抵抗
Ｒ０の値とコンテ゛ンサＣ１の容量によって発振周波数
が決定される。
しかして、第１のインバータ１の出力端Ｃを第１のＭＯ
３形トランジスタ２のゲートに接続し、第１のＭＯ８形
トランジスタ２のソースを接地するとともに、ドレイン
は、第２のＭＯ５形トランジスタ４のドレインに接続し
、第２のＭＯ３形トランジスタ４のソースは電源に接続
している。
３形トランジスタ２のゲートに接続し、第１のＭＯ８形
トランジスタ２のソースを接地するとともに、ドレイン
は、第２のＭＯ５形トランジスタ４のドレインに接続し
、第２のＭＯ３形トランジスタ４のソースは電源に接続
している。
前記第１のＭＯ５形トランジスタ２のドレインを、初段
のインバータ５、の入力端りに接続し、これら３個のイ
ンバータ５□、５□、５３を直列に接続して、終段のイ
ンバータ５３の出力端Ｅを出力端子としている。
のインバータ５、の入力端りに接続し、これら３個のイ
ンバータ５□、５□、５３を直列に接続して、終段のイ
ンバータ５３の出力端Ｅを出力端子としている。
更に終段のインバータ５３の出力端Ｅを、定電流分圧回
路８を構成する第４のＭＯ８Ｏ８シトランジスタフレイ
ンに接続し、第３のＭＯ３形トランジスタ６のソースを
電源に接続している。
路８を構成する第４のＭＯ８Ｏ８シトランジスタフレイ
ンに接続し、第３のＭＯ３形トランジスタ６のソースを
電源に接続している。
定電流分圧回路８の出力端である第４のＭＯ５Ｏ５シト
ランジスタフレインから、抵抗Ｒ１を介してコンデンサ
Ｃ１の一端に接続するとともに第１のインバータ１の入
力端Ａに接続している。
ランジスタフレインから、抵抗Ｒ１を介してコンデンサ
Ｃ１の一端に接続するとともに第１のインバータ１の入
力端Ａに接続している。
前記コンデンサＣ１の他端は接地している。
そして電源電圧ｖＤＤを１／２にして分圧出力する前記
第３、第４のＭＯ５形トランジスタ６．７の接続点Ｂに
、第１のインバータ１の電源を接続し、別の各インバー
タ５１゜５２．５３の電源端には前記電源電圧ＶＤＤを
段別して、このＣＭＯ３発振回路を発振させるのである
。
第３、第４のＭＯ５形トランジスタ６．７の接続点Ｂに
、第１のインバータ１の電源を接続し、別の各インバー
タ５１゜５２．５３の電源端には前記電源電圧ＶＤＤを
段別して、このＣＭＯ３発振回路を発振させるのである
。
次いでこの発振回路の動作を説明する。
電源電圧ｖＤｏを投入した後、今仮りに終段のインバー
タ５３の出力端ＥがＨレベルであったとすると、抵抗Ｒ
□を介してコンテ゛ンサＣ１が充電される。
タ５３の出力端ＥがＨレベルであったとすると、抵抗Ｒ
□を介してコンテ゛ンサＣ１が充電される。
このとき、終段のインバータ５３の出力端ＥがＨレベル
であるため、第４のＭＯ３Ｏ３シトランジスタフフして
いる。
であるため、第４のＭＯ３Ｏ３シトランジスタフフして
いる。
そのため第１のインバータ１の電源端には第４のＭＯ８
Ｏ８シトランジスタフフして、第３のＭＯ８形トランジ
スタ６がオンしていることで、電源電圧ｖＤＤが印加さ
れている。
Ｏ８シトランジスタフフして、第３のＭＯ８形トランジ
スタ６がオンしていることで、電源電圧ｖＤＤが印加さ
れている。
コンテ゛ンサＣ□が充電され始めてから充電電圧が第１
のインバータ１の電源電圧ｖＤＤの１／２になると、第
１のインバータ１の出力端ＣのレベルはＨレベルがらＬ
レベルになる。
のインバータ１の電源電圧ｖＤＤの１／２になると、第
１のインバータ１の出力端ＣのレベルはＨレベルがらＬ
レベルになる。
このため第１のＭＯ３形トランジスタ２のゲートはＬレ
ベルであるから、第１のＭＯ３形トランジスタ２の出力
端りのレベルはＬレベルからＨレベルとなる。
ベルであるから、第１のＭＯ３形トランジスタ２の出力
端りのレベルはＬレベルからＨレベルとなる。
上述のレベルの変化のために各インバータ５□、５□、
５３は次のようにレベル変化する。
５３は次のようにレベル変化する。
即ち、初段のインバータ５□の出力はＨレベルからＬレ
ベルとなり、中段のインバータ５゜の出力はＬレベルか
らＨレベルとなり、更に終段のインバータ５３の出力は
ＨレベルからＬレベルとなる。
ベルとなり、中段のインバータ５゜の出力はＬレベルか
らＨレベルとなり、更に終段のインバータ５３の出力は
ＨレベルからＬレベルとなる。
そして、終段のインバータ５３の出力がＬレベルである
から、コンテ゛ンサＣ１の電荷は抵抗Ｒ□と終段のイン
バータ５３内のオン状態のＮＭＯ３）ランジスタを介し
て放電される。
から、コンテ゛ンサＣ１の電荷は抵抗Ｒ□と終段のイン
バータ５３内のオン状態のＮＭＯ３）ランジスタを介し
て放電される。
この終段のインバータ５３内のＮＭＯ８）ランジスタが
オンして、終段のインバータ５３の出力端ＥがＬレベル
のために、第３．第４のトランジスタ６．７が共にオン
するために電源電圧ｖＤＤは両トランジスタ６゜７によ
り分圧されて定電流分圧回路８の第３のＭＯ３形トラン
ジスタ６と第４のＭＯ３Ｏ３シトランジスタフ続点Ｂの
電圧は電源電圧ＶＤＤの１７２となる。
オンして、終段のインバータ５３の出力端ＥがＬレベル
のために、第３．第４のトランジスタ６．７が共にオン
するために電源電圧ｖＤＤは両トランジスタ６゜７によ
り分圧されて定電流分圧回路８の第３のＭＯ３形トラン
ジスタ６と第４のＭＯ３Ｏ３シトランジスタフ続点Ｂの
電圧は電源電圧ＶＤＤの１７２となる。
この電圧は第３のＭＯ８形トランジスタ６と第４のＭＯ
８Ｏ８シトランジスタフ分圧比で決定される。
８Ｏ８シトランジスタフ分圧比で決定される。
このため、第１のインバータ１の電源端には電源電圧Ｖ
ＤＤの１／２が印加されることになり、コンデンサＣ０
が放電し始めてがら電源電圧ＶＤＤの１／４に達すると
、第１のインバータ１の出力はＬレベルからＨレベルへ
と反転して、再び終段のインバータ５３の出力がＨレベ
ルに反転してコンデンサＣ１の充電を開始する。
ＤＤの１／２が印加されることになり、コンデンサＣ０
が放電し始めてがら電源電圧ＶＤＤの１／４に達すると
、第１のインバータ１の出力はＬレベルからＨレベルへ
と反転して、再び終段のインバータ５３の出力がＨレベ
ルに反転してコンデンサＣ１の充電を開始する。
これが発振の一周期であり、上述と同じことを繰返して
発振を持続するのである。
発振を持続するのである。
尚第４図ａ、ｂ、Ｃ５ｄ、ｅは夫々第３図におけるＡ、
Ｂ、 Ｃ，Ｄ、 Ｅの電圧波形図である。
Ｂ、 Ｃ，Ｄ、 Ｅの電圧波形図である。
本考案は第１のインバータ、第１〜第４のＭＯ３形トラ
ンジスタ、定電流回路、定電流分圧回路、他のインバー
タを上述のように接続したのでコンデンサに充電される
電圧が電源電圧の１／２までとなるので、タンタルコン
デンサ等の有極性の小形のコンデンサを使用することが
でき、そのことにより長時間の周期を持つ発振周波数を
発振させることができ、またタンタルコンデンサを用い
ることができるからコンデンサの形状も容量に比して小
形となり、コストダウンにもなることや、更には、人力
保護回路への洩れ等がないため安定に発振させることが
できる利点を有する。
ンジスタ、定電流回路、定電流分圧回路、他のインバー
タを上述のように接続したのでコンデンサに充電される
電圧が電源電圧の１／２までとなるので、タンタルコン
デンサ等の有極性の小形のコンデンサを使用することが
でき、そのことにより長時間の周期を持つ発振周波数を
発振させることができ、またタンタルコンデンサを用い
ることができるからコンデンサの形状も容量に比して小
形となり、コストダウンにもなることや、更には、人力
保護回路への洩れ等がないため安定に発振させることが
できる利点を有する。
第１図は従来例のＣＭＯ８発振回路図、第２図ａ、 ｌ
）は同上の第１図のＣＭＯ８発振回路における要部電圧
波形図、第３図は本考案の一実施例のＣＭＯ８発振回路
の具体的な電気回路図、第４図ａ、 ｂ、 Ｃ，ｄ、
ｅハ同上の第３図のＣＭＯ３発振回路における要部
電圧波形図であって、１は第１のインバータ、２は第１
のＭＯ３形トランジスタ、３は定電流回路、４は第２の
ＭＯ３形トランジスタ、５はインバータ、６は第３のＭ
Ｏ８形トランジスタ、７は第４のＭＯ８形トランジスタ
、８は定電流分圧回路、９は時定数回路、Ａは第１のイ
ンバータの入力端、Ｂは第３、第４のＭＯ８形トランジ
スタの接続点、Ｄは初段のインバータの入力端、Ｅは終
段のインバータの出力端、Ｒ□は抵抗、Ｃ０はコンデン
サ、ＶＤＤは電源電圧である。
）は同上の第１図のＣＭＯ８発振回路における要部電圧
波形図、第３図は本考案の一実施例のＣＭＯ８発振回路
の具体的な電気回路図、第４図ａ、 ｂ、 Ｃ，ｄ、
ｅハ同上の第３図のＣＭＯ３発振回路における要部
電圧波形図であって、１は第１のインバータ、２は第１
のＭＯ３形トランジスタ、３は定電流回路、４は第２の
ＭＯ３形トランジスタ、５はインバータ、６は第３のＭ
Ｏ８形トランジスタ、７は第４のＭＯ８形トランジスタ
、８は定電流分圧回路、９は時定数回路、Ａは第１のイ
ンバータの入力端、Ｂは第３、第４のＭＯ８形トランジ
スタの接続点、Ｄは初段のインバータの入力端、Ｅは終
段のインバータの出力端、Ｒ□は抵抗、Ｃ０はコンデン
サ、ＶＤＤは電源電圧である。
Claims (1)
- 第１のインバータの出力端を第１のＭＯ３Ｏ３形ンジス
タのゲートに接続し、前記第１のＭＯ３Ｏ３形ンジスタ
のバイアス電流を流すための定電流回路を構成する第２
のＭＯ８形トランジスタと第１のＭＯ３Ｏ３形ンジスタ
とを直列に接続し、両ＭＯ３形トランジスタの接続点を
、別の３個以上奇数個のインバータを直列に接続した初
段のインバータの入力端に接続し、第３、第４の２個の
ＭＯ３Ｏ３形ンジスタを直列に接続して形成せる定電流
分圧回路の出力を終段のインバータ前記出力端に接続す
るとともに、抵抗とコンデンサとからなる時定数回路に
定電流分圧回路の出力を接続し、前記コンテ゛ンサの、
充電々圧を第１のインバータの入力端に入力し、電源電
圧を１／２にして分圧出力する前記第３、第４のＭＯ８
形トランジスタの接続点に第１のインバータの電源端を
接続し、別の各インバータの電源端に前記電源電圧を印
加して戒るＣＭＯ３発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15897179U JPS5936036Y2 (ja) | 1979-11-15 | 1979-11-15 | Ｃｍｏｓ発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15897179U JPS5936036Y2 (ja) | 1979-11-15 | 1979-11-15 | Ｃｍｏｓ発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5677144U JPS5677144U (ja) | 1981-06-23 |
| JPS5936036Y2 true JPS5936036Y2 (ja) | 1984-10-04 |
Family
ID=29670194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15897179U Expired JPS5936036Y2 (ja) | 1979-11-15 | 1979-11-15 | Ｃｍｏｓ発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936036Y2 (ja) |
-
1979
- 1979-11-15 JP JP15897179U patent/JPS5936036Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5677144U (ja) | 1981-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0053014B1 (en) | Clock generator circuit | |
| US5196996A (en) | High voltage generating circuit for semiconductor devices having a charge pump for eliminating diode threshold voltage losses | |
| US20190190503A1 (en) | Comparator and Relaxation Oscillator | |
| US5528199A (en) | Closed-loop frequency control of an oscillator circuit | |
| EP0779711A2 (en) | A timer circuit | |
| JPS5936036Y2 (ja) | Ｃｍｏｓ発振回路 | |
| JPS59178014A (ja) | 発振回路 | |
| US4471784A (en) | Source of pulses for electronic suppression of pain | |
| JPS5930340B2 (ja) | バイアス電圧発生装置 | |
| JPH0677781A (ja) | 発振回路 | |
| JPS6049365B2 (ja) | 低消費電力水晶発振回路 | |
| JPS62107A (ja) | 半導体装置 | |
| JPH0964700A (ja) | Ｒｃ発振回路 | |
| US6317007B1 (en) | Delayed start oscillator circuit | |
| JPH08228132A (ja) | 逓倍回路 | |
| JPH09107273A (ja) | パルス発振器 | |
| JPH0494210A (ja) | 電圧制御発振回路 | |
| JPH02162820A (ja) | 発振回路 | |
| JPH0276253A (ja) | 基板バイアス発生回路 | |
| JPS597771Y2 (ja) | 非安定マルチバイブレ−タ | |
| JPH09181597A (ja) | レベルシフト回路 | |
| JP2919187B2 (ja) | 基板電位供給回路 | |
| JPH08274596A (ja) | 半導体装置 | |
| JPS6266712A (ja) | パルス発振回路 | |
| JPH024002A (ja) | 半導体集積回路装置 |