JPS582550B2 - ゲ−トタ−ンオフサイリスタノホゴソウチ - Google Patents
ゲ−トタ−ンオフサイリスタノホゴソウチInfo
- Publication number
- JPS582550B2 JPS582550B2 JP9587475A JP9587475A JPS582550B2 JP S582550 B2 JPS582550 B2 JP S582550B2 JP 9587475 A JP9587475 A JP 9587475A JP 9587475 A JP9587475 A JP 9587475A JP S582550 B2 JPS582550 B2 JP S582550B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gto
- circuit
- time
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristor Switches And Gates (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
本発明はゲートターンオフサイリスタ(GTO)を電力
制御素子として使用する場合、ゲート、カソード間電圧
を監視してGTOの動作状態を検知しその保護を行なう
GTOの保護装置に関する。
制御素子として使用する場合、ゲート、カソード間電圧
を監視してGTOの動作状態を検知しその保護を行なう
GTOの保護装置に関する。
GTOは第1図aのようにアノードA、カソードKおよ
びゲートGを持つ3端子4層PNPN構造の半導体素子
で、正のゲート信号によりターンオンし負のゲート信号
によりターンオフすることができるサイリスタで、電力
制御素子としても多用されている。
びゲートGを持つ3端子4層PNPN構造の半導体素子
で、正のゲート信号によりターンオンし負のゲート信号
によりターンオフすることができるサイリスタで、電力
制御素子としても多用されている。
このGTOの動作ゲインGは、アノード電流をIAそし
てゲート電流ピーク値をIGPとしたときG=IA/I
GPで示される。
てゲート電流ピーク値をIGPとしたときG=IA/I
GPで示される。
このGTOの動作において、100アンペア級のGTO
では、その動作ゲインGを2〜3倍に選んで運転してお
り、そのときの蓄積時間はおよそ3〜4μsとなってい
る。
では、その動作ゲインGを2〜3倍に選んで運転してお
り、そのときの蓄積時間はおよそ3〜4μsとなってい
る。
このGTOを装置に組込んで動作させた場合、最適な動
作ゲインが存在し、その動作ゲインより大きなゲインで
動作させた場合には不必要に大きな蓄積時間を引き起し
、加えてターンオフ時のスイッチング損失の増大を招き
GTOの破損へとつながる場合がある。
作ゲインが存在し、その動作ゲインより大きなゲインで
動作させた場合には不必要に大きな蓄積時間を引き起し
、加えてターンオフ時のスイッチング損失の増大を招き
GTOの破損へとつながる場合がある。
ましてやゲートパルサの電圧変動或いは過負荷等により
動作ゲインが極端に大きくなった場合にはGTOは電流
しゃ断能力を失ない、回路によっては電源短絡等を引き
起してGTOを破損することがある。
動作ゲインが極端に大きくなった場合にはGTOは電流
しゃ断能力を失ない、回路によっては電源短絡等を引き
起してGTOを破損することがある。
従来、GTOの保獲はアノード電流の大きさを検出し、
その大きさがある値を超えたとき主回路のノーヒューズ
ブレーカを引外しさせるなどし保護を行なつている。
その大きさがある値を超えたとき主回路のノーヒューズ
ブレーカを引外しさせるなどし保護を行なつている。
しかしこの方法は検出、制御を主回路強電部で行なうの
で取扱いが不便かつ面倒になっていた。
で取扱いが不便かつ面倒になっていた。
ところでGTOにおいて、ゲート、キソード間の電気的
特性を監視すればGTOの動作状態、つまりその動作ゲ
インの適、不適を判断することができる。
特性を監視すればGTOの動作状態、つまりその動作ゲ
インの適、不適を判断することができる。
したがってゲート、カソード間の電気的特性の監視によ
りGTO保護が可能となる。
りGTO保護が可能となる。
以下この点について、第1図bとcにより考察してみる
。
。
b図は動作回路で、EBとRLは主回路を構成している
直流可変電源と負荷抵抗で、GTOSのアノードAとカ
ソードKは図示極性にして負荷RLに直列に挿入される
。
直流可変電源と負荷抵抗で、GTOSのアノードAとカ
ソードKは図示極性にして負荷RLに直列に挿入される
。
GTOSのゲートGとカソードKは、ゲートG側を抵抗
RONと図示極性のダイオードDONおよび抵抗ROF
Fと図示極性のダイオードDOFFの並列回路を通しゲ
ートパルサCPに接続する制御回路に構成される。
RONと図示極性のダイオードDONおよび抵抗ROF
Fと図示極性のダイオードDOFFの並列回路を通しゲ
ートパルサCPに接続する制御回路に構成される。
ゲートGとカソードK間の図示極性のダイオードDEと
定電圧ダイオードZBはゲートG、カソードKの保護回
路である。
定電圧ダイオードZBはゲートG、カソードKの保護回
路である。
このb図回路で、ゲートパルサGPから正電圧のオンゲ
ートパルスEONを抵抗RON、ダイオードDONを通
しゲートGに供給すればGTOSは導通し、またゲート
パルサGPから負電圧のオフゲートパルスEOFFを抵
抗ROFF、ダイオードDOFFを通しゲートGに供給
すればGTOSは不導通となる。
ートパルスEONを抵抗RON、ダイオードDONを通
しゲートGに供給すればGTOSは導通し、またゲート
パルサGPから負電圧のオフゲートパルスEOFFを抵
抗ROFF、ダイオードDOFFを通しゲートGに供給
すればGTOSは不導通となる。
c図はこのGTOの動作ゲインと蓄積時間の関係を模型
的に示したものである。
的に示したものである。
このc図により、動作ゲインが小さい曲線(1)の場合
を考察する。
を考察する。
いま時刻t1でGTOSのゲートGにオンゲートパルス
EONを印加したとすると、GTOSは導通状態となる
。
EONを印加したとすると、GTOSは導通状態となる
。
つぎに時刻t2でGTOSのゲートGにオフゲートパル
スEOFFを印加したとすると、このオフゲートパルス
EOFFは時刻t5まで持続する。
スEOFFを印加したとすると、このオフゲートパルス
EOFFは時刻t5まで持続する。
このパルス巾はゲートパルサGPによって決められ、お
よそ30〜40μsにセットされる場合が多い。
よそ30〜40μsにセットされる場合が多い。
オフゲートパルスが与えられている時刻t3で、a図の
接合J1の逆極性が回復するが、このときにアノード電
流IAは減少し始めており、さらにGTOのゲートG、
カソードK間の電圧VGKの極性が反転する。
接合J1の逆極性が回復するが、このときにアノード電
流IAは減少し始めており、さらにGTOのゲートG、
カソードK間の電圧VGKの極性が反転する。
ここで時刻t2−t3間、つまりオフゲートパルスの印
加が開始されてからアノード電流IAが減少し始めるま
での時間が蓄積時間であり、これをTs・ist(1)
=t3−t2と書くことにする。
加が開始されてからアノード電流IAが減少し始めるま
での時間が蓄積時間であり、これをTs・ist(1)
=t3−t2と書くことにする。
時刻t3でアノード電流IAが減少を始めてから零にな
るまでの時間は図示していないがアノード電流IAの立
下り時間Tfとして知られており、このTfの間にター
ンオフ時のスイッチング損失が発生している。
るまでの時間は図示していないがアノード電流IAの立
下り時間Tfとして知られており、このTfの間にター
ンオフ時のスイッチング損失が発生している。
この時間TfもまたGTOの動作がゲインに影響され、
動作ゲインが大きくなるにつれてTfは増加する傾向に
あることが知られている。
動作ゲインが大きくなるにつれてTfは増加する傾向に
あることが知られている。
アノード電流IAが零になったのちt5時刻までゲート
パルサGPはオフゲートパルスを印加しつづける。
パルサGPはオフゲートパルスを印加しつづける。
つぎに曲線(2)の動作ゲインの大きい場合について考
察する。
察する。
この曲線(2)は、例えば負荷抵抗RLを減少させてア
ノード電流IAが増大した場合等がそれである。
ノード電流IAが増大した場合等がそれである。
この場合、時刻t1からt2までは曲線(1)と同じで
ある。
ある。
時刻t2でオフゲートパルスが印加されてからアノード
電流IAが減少し始めるまでの時刻t33までがこの場
合の蓄積時間Ts・ist(2)=t33−t2である
。
電流IAが減少し始めるまでの時刻t33までがこの場
合の蓄積時間Ts・ist(2)=t33−t2である
。
図から明らかなように動作ゲインの大きいときの蓄積時
間は、動作ゲインの小さいときの蓄積時間より大きく、
Ts−ist(2)>Ts・iSt(1)である。
間は、動作ゲインの小さいときの蓄積時間より大きく、
Ts−ist(2)>Ts・iSt(1)である。
即ち、動作ゲインの大きいほど蓄積時間が長くなる傾向
にあり、さらに前述の電流立下り時間も長くなる傾向に
ある。
にあり、さらに前述の電流立下り時間も長くなる傾向に
ある。
これらのことから、GTOの蓄積時間を監視すれば動作
ゲインの把握が可能であることが分る。
ゲインの把握が可能であることが分る。
ここで、C図のゲート・カソード間電圧波形VGKに着
目する。
目する。
VGKの電圧の反転時機がほぼアノード電流IAの立下
り開始時点と一致している。
り開始時点と一致している。
従ってオフゲートパルスの印加時点t2から、VGKの
電圧が反転する時点t3(又はT33)までの時間を監
視することによりGTOの動作ゲインを間接的に把握す
ることができる。
電圧が反転する時点t3(又はT33)までの時間を監
視することによりGTOの動作ゲインを間接的に把握す
ることができる。
この電圧VGKの電圧反転の時機は論理的な判断で検出
できるので、例えば3〜4μs程度の蓄積時間の検出が
可能である。
できるので、例えば3〜4μs程度の蓄積時間の検出が
可能である。
また電圧VGKは弱電部の電気量なので取扱いが簡単で
ある利点がある。
ある利点がある。
本発明はこのように、GTOのゲート、カソード間電圧
VGKを監視することによりGTOの動作ゲインを検知
し、不適当な動作ゲインに起因するGTOの破損を防止
するGTOの保護装置を提供することを目的とする。
VGKを監視することによりGTOの動作ゲインを検知
し、不適当な動作ゲインに起因するGTOの破損を防止
するGTOの保護装置を提供することを目的とする。
以下、本発明の一実施例を図面を参照して説明する。
第2図において、1は直流電源、2は引外しコイル3を
備えたノーヒューズプレーカである。
備えたノーヒューズプレーカである。
なお、さし当り1Aは除外されているものとする。
4は負荷そして5はGTOで、これらは強電部の主回路
Aを構成している。
Aを構成している。
ここでは、便宜上GTO5はチョツパ回路に使用されて
いるものとする。
いるものとする。
6は前記GTO5のオン、オフゲートパルスを発生する
ゲートパルサ、制限抵抗7と図示極性のダイオード8は
ゲートパルサ6からのオンゲートパルスを通す回路、制
限抵抗9と図示極性のダイオード10はゲートパルサ6
からのオフゲートパルスを通す回路、ダイオード11と
定電圧ダイオード12はGTO5のゲートGとカソード
K間を保護する回路で、これらは弱電部の制御回路Bを
構成している。
ゲートパルサ、制限抵抗7と図示極性のダイオード8は
ゲートパルサ6からのオンゲートパルスを通す回路、制
限抵抗9と図示極性のダイオード10はゲートパルサ6
からのオフゲートパルスを通す回路、ダイオード11と
定電圧ダイオード12はGTO5のゲートGとカソード
K間を保護する回路で、これらは弱電部の制御回路Bを
構成している。
前記ゲートパルサ6は第3図aのようにGTO5のゲー
トGに供給されるオン、オフのゲートパルスVGを発生
する他に、次に説明する蓄積時間比較回路Cのフリツプ
フロツプ13からのセット出力116を割込みの入力と
したとき前記通常のオン、オフゲートパルスを停止し、
緊急のオンゲートパルス(またはオフゲートパルス)を
発生することができ、さらにGTO5のオフゲートパル
スOFF印加期間信号107およびその時間を越えたと
きGTOの動作ゲインが不適であることを示す基準値の
ある一定の時間幅の最大蓄積時間Ts・soll信号1
10を発生する機能を有するものである。
トGに供給されるオン、オフのゲートパルスVGを発生
する他に、次に説明する蓄積時間比較回路Cのフリツプ
フロツプ13からのセット出力116を割込みの入力と
したとき前記通常のオン、オフゲートパルスを停止し、
緊急のオンゲートパルス(またはオフゲートパルス)を
発生することができ、さらにGTO5のオフゲートパル
スOFF印加期間信号107およびその時間を越えたと
きGTOの動作ゲインが不適であることを示す基準値の
ある一定の時間幅の最大蓄積時間Ts・soll信号1
10を発生する機能を有するものである。
つぎに、論理回路構成の蓄積時間比較回路Cを説明する
。
。
15はGTO5のゲートGとカソードK間の電圧VGK
の正電圧検出および波形成形回路で、前記電圧VGKを
入力しこの電圧VGKが正の場合論理“1”の出力信号
106を生ずる。
の正電圧検出および波形成形回路で、前記電圧VGKを
入力しこの電圧VGKが正の場合論理“1”の出力信号
106を生ずる。
即ち、信号106は電圧VGKが正のとき論理“1”と
なる「VGK正電圧信号」で、例えば第3図でオンゲー
トパルスONの印加時t1からGTO5のアノード電流
IAが立下りを開始するt3時刻まで“1”となってい
る信号である。
なる「VGK正電圧信号」で、例えば第3図でオンゲー
トパルスONの印加時t1からGTO5のアノード電流
IAが立下りを開始するt3時刻まで“1”となってい
る信号である。
この信号106は、前記信号107と共にアンド回路1
6に入力される。
6に入力される。
信号107は第3図bのようにGTO5のオフゲートパ
ルスOFFが発生している間“1”となる信号なので、
アンドゲート16からは「実際の蓄積時間Ts・ist
信号」109が出力されることになる。
ルスOFFが発生している間“1”となる信号なので、
アンドゲート16からは「実際の蓄積時間Ts・ist
信号」109が出力されることになる。
この信号109はGTO5の蓄積時間と一致するパルス
幅を有する論理信号である。
幅を有する論理信号である。
一方、最大蓄積時間Ts・soll信号110はインバ
ータ17で反転され、前記「実際の蓄積時間Ts−is
t信号」109とアンド回路18に入力される。
ータ17で反転され、前記「実際の蓄積時間Ts−is
t信号」109とアンド回路18に入力される。
例えば第3図の左半部イの蓄積時間が所定内である定常
時においては、実際の蓄積時間Ts・ist信号109
は最大蓄積時間Ts・soll信号110の反転信号1
12より小さいので、アンド回路18から“1”出力を
生じることがない。
時においては、実際の蓄積時間Ts・ist信号109
は最大蓄積時間Ts・soll信号110の反転信号1
12より小さいので、アンド回路18から“1”出力を
生じることがない。
次に、蓄積時間が所定時間を越えた時の動作を説明する
。
。
ゲートパルサ6の電圧変動あるいは主回路部Aの適負荷
等の原因により、動作ゲイン不適となり蓄積時間が増大
すると第3図の右半部ロの異常動作に示したように、実
際の蓄積時間Ts・ist信号109が最大蓄積時間T
s・soll信号より大きくなり、信号109と信号1
12の“1”信号が重なる状態が出現する(時点t30
)ので、アンド回路18から第3図に示すようにGTO
5の動作ゲインが危険なほど過大になつていることを示
すGTO動作ゲイン過大信号114が出力される。
等の原因により、動作ゲイン不適となり蓄積時間が増大
すると第3図の右半部ロの異常動作に示したように、実
際の蓄積時間Ts・ist信号109が最大蓄積時間T
s・soll信号より大きくなり、信号109と信号1
12の“1”信号が重なる状態が出現する(時点t30
)ので、アンド回路18から第3図に示すようにGTO
5の動作ゲインが危険なほど過大になつていることを示
すGTO動作ゲイン過大信号114が出力される。
アンド回路18から“1”出力114が出力されると、
フリップフロップ13がセットされそのセット出力11
6が前記ゲートパルサ6に割込入力として与えられる。
フリップフロップ13がセットされそのセット出力11
6が前記ゲートパルサ6に割込入力として与えられる。
この割込み入力116が入力されると、ゲートパルサ6
は前記したように通常のオン、オフゲートパルス発生を
停止し、それに代ってGTO5のゲートGに割込みによ
るオンゲートパルスを印加するようになる。
は前記したように通常のオン、オフゲートパルス発生を
停止し、それに代ってGTO5のゲートGに割込みによ
るオンゲートパルスを印加するようになる。
一方、割込みによるオンゲートパルス発生と同時に前記
アンド回路18の“1”出力114はトリップ信号増幅
回路19に与えられ、この回路19で増幅されたのちノ
ーヒューズプレーカ2の引外しコイル3に与えられ、こ
のコイル3を励磁することによりノーヒューズプレーカ
2を引外す。
アンド回路18の“1”出力114はトリップ信号増幅
回路19に与えられ、この回路19で増幅されたのちノ
ーヒューズプレーカ2の引外しコイル3に与えられ、こ
のコイル3を励磁することによりノーヒューズプレーカ
2を引外す。
20はリセット押ボタンスイツチで、フリツプフロツプ
13にリセット信号を送る。
13にリセット信号を送る。
以上が回路構成である。
次にこの回路の動作を説明する。
前述の説明で明らかなように、GTOを不適当な動作ゲ
インで運転すると、ターンオフ時のスイッチング損失が
増大し、特性劣化又は破損する場合がある。
インで運転すると、ターンオフ時のスイッチング損失が
増大し、特性劣化又は破損する場合がある。
このためGTOを使用するに当つては動作ゲインを最適
な(あるいは動作上安全な)範囲に保って運転する必要
があり、もし、運転中に動作ゲイン不適当と分ったら即
座に装置を停止してGTOを保獲する必要がある。
な(あるいは動作上安全な)範囲に保って運転する必要
があり、もし、運転中に動作ゲイン不適当と分ったら即
座に装置を停止してGTOを保獲する必要がある。
この保護動作をGTOのゲート・カソード間電圧を監視
して行おうとするのが第2図の回路である。
して行おうとするのが第2図の回路である。
第3図において、時点t1〜t5では動作ゲインが適当
な範囲に入っており、この状態では運転を継続してよい
。
な範囲に入っており、この状態では運転を継続してよい
。
次に、時点t20でGTO5にオフゲーートパルスが印
加され、ターンオフ過程に入るが、動作ゲインが大きす
ぎるために蓄積時間が延び、そのために時点t30でG
TO動作ゲイン過大信号114が発生されている。
加され、ターンオフ過程に入るが、動作ゲインが大きす
ぎるために蓄積時間が延び、そのために時点t30でG
TO動作ゲイン過大信号114が発生されている。
この状態ではGTOを保護するために装置を停正しなけ
ればならない。
ればならない。
信号114の発生と同時に、GTO5に印加されている
通常のオン、オフゲートパルスを停止させ、それに代え
て緊急のオンゲートパルスを割込み的に印加して、ター
ンオフ過程にあったGTOを再点弧する。
通常のオン、オフゲートパルスを停止させ、それに代え
て緊急のオンゲートパルスを割込み的に印加して、ター
ンオフ過程にあったGTOを再点弧する。
こうすることにより、前述の説明からも明らかなように
、動作ゲインが適当でない状態でのターンオフ時の過犬
なスイッチング損失なGTOに負わせなくて済むように
なる。
、動作ゲインが適当でない状態でのターンオフ時の過犬
なスイッチング損失なGTOに負わせなくて済むように
なる。
この時、GTOを再点弧したままでは電源1を通して継
続的な電流がGTO5に供給されるから、これを避ける
ために前述の信号114の発生と同時にノーヒューズプ
レーカ2を引外して電源1を切離すようにする。
続的な電流がGTO5に供給されるから、これを避ける
ために前述の信号114の発生と同時にノーヒューズプ
レーカ2を引外して電源1を切離すようにする。
かような一連の動作で、不適当な動作ゲインでGTOが
運転されることを防止できる。
運転されることを防止できる。
次に、第2図の主回路Aにおいて電源1を整流器などで
構成した場合には電源1の電圧を平滑化する目的で平滑
用コンデンサ1Aを挿入することがある。
構成した場合には電源1の電圧を平滑化する目的で平滑
用コンデンサ1Aを挿入することがある。
このような構成の主回路に本発明を適用するには、前述
の説明とは違って、第3図の時点t30において動作ゲ
イン過大信号114発生と同時に通常のオン・オフゲー
トパルスを停止し、それに代ってGTO5に通常のオフ
ゲートパルス幅より時間幅の長い緊急のオフゲートパル
スを割込ませ、GTOをターンオフすると同時に、ノー
ヒューズブレーカ2を開放するとよい。
の説明とは違って、第3図の時点t30において動作ゲ
イン過大信号114発生と同時に通常のオン・オフゲー
トパルスを停止し、それに代ってGTO5に通常のオフ
ゲートパルス幅より時間幅の長い緊急のオフゲートパル
スを割込ませ、GTOをターンオフすると同時に、ノー
ヒューズブレーカ2を開放するとよい。
割込みのゲートパルスにオフゲートパルスを用いる理由
は次のようである。
は次のようである。
即ち、もし仮に、動作ゲイン過大信号114発生と同時
にオンゲートパルスを割込ませると、例えノーヒューズ
ブレーカ2を引外したとしても、平滑コンデンサ1Aの
蓄積電荷によりGTO5に電流が供給されるが、この電
流によるGTOの破損を防ぐためである。
にオンゲートパルスを割込ませると、例えノーヒューズ
ブレーカ2を引外したとしても、平滑コンデンサ1Aの
蓄積電荷によりGTO5に電流が供給されるが、この電
流によるGTOの破損を防ぐためである。
以上の説明から明らかなように、電圧VGKの検出から
GTO5の動作が不適当であると判断するまでの処理が
、全てディジタル的に行われるためその動作が早いので
、GTOを確実に保護できる。
GTO5の動作が不適当であると判断するまでの処理が
、全てディジタル的に行われるためその動作が早いので
、GTOを確実に保護できる。
次に、第2図、第3図で説明した実施例ではGTOのゲ
ート、カソード間電圧VGK の正電圧を検出して信号
処理を行なっているが、電圧VGKの負電圧を検出する
ようにしても同様の目的を達することができる。
ート、カソード間電圧VGK の正電圧を検出して信号
処理を行なっているが、電圧VGKの負電圧を検出する
ようにしても同様の目的を達することができる。
第4図と第5図はこの場合の蓄積時間比較回路Cと波形
図である。
図である。
第4図で第2図との相違は、電圧VGKの正電圧検出お
よび波形成形回路15の代りに、電圧VGKの負電圧検
出および波形成形回路15Aを用い、その出力106A
をインバータ21を通して反転し信号106を得るよう
にしたものであり、他は第4図と同様であり、その動作
は第2図実施例と同様なのでその説明は省略する。
よび波形成形回路15の代りに、電圧VGKの負電圧検
出および波形成形回路15Aを用い、その出力106A
をインバータ21を通して反転し信号106を得るよう
にしたものであり、他は第4図と同様であり、その動作
は第2図実施例と同様なのでその説明は省略する。
以上記載のように本発明では、ゲート、カソード間電圧
VGKを監視することによりGTO動作ゲインを検知し
、不適当な動作ゲインに起因するGTOの破損を防止す
るようにしたので、検出動作が速くしかも取扱いが簡単
なGTOの保護装置を提供することができる。
VGKを監視することによりGTO動作ゲインを検知し
、不適当な動作ゲインに起因するGTOの破損を防止す
るようにしたので、検出動作が速くしかも取扱いが簡単
なGTOの保護装置を提供することができる。
第1図a、b、cはGTOの動作を説明するための構造
模形図、GTOチョッパ回路図そして動作ゲインと蓄積
時間との関係を示す各部波形図、第2図は本発明の一実
施例の回路図、第3図は第2図の動作を説明する各部波
形図、第4図と第5図は他実施例の要部回路図と各部波
形図である。 2・・・ノーヒューズブレーカ、3・・・引外しコイル
、5・・・ゲートターンオフサイリスタ、6・・・ゲー
トパルサ、13・・・フリツプフロップ、15・・・ゲ
ート、カソード間正電圧検出及び波形成形回路、15A
・・・ゲート、カソード間負圧検出及び波形成形回路、
16.18・・・アンド回路、17.21・・・インパ
ータ、19・・・トリップ信号増幅回路。
模形図、GTOチョッパ回路図そして動作ゲインと蓄積
時間との関係を示す各部波形図、第2図は本発明の一実
施例の回路図、第3図は第2図の動作を説明する各部波
形図、第4図と第5図は他実施例の要部回路図と各部波
形図である。 2・・・ノーヒューズブレーカ、3・・・引外しコイル
、5・・・ゲートターンオフサイリスタ、6・・・ゲー
トパルサ、13・・・フリツプフロップ、15・・・ゲ
ート、カソード間正電圧検出及び波形成形回路、15A
・・・ゲート、カソード間負圧検出及び波形成形回路、
16.18・・・アンド回路、17.21・・・インパ
ータ、19・・・トリップ信号増幅回路。
Claims (1)
- 1 アノードとカソードを主回路に接続されたゲートタ
ーンオフサイリスタと、このサイリスタの導通,不導通
を制御するオン、オフゲートパルスおよびこのサイリス
タの動作ゲイン不適の基準値であるオフゲートパルス発
生時点から発生され、一定時間継続する信号の最大蓄積
時間信号を出力するゲートパルサと、前記オフゲートパ
ルスが印加されてから、前記ゲートターンオフサイリス
タのゲート・カソード間電圧が極性反転又は零になるま
での時間のゲートターンオフサイリスタの実際の蓄積時
間を検出する回路と、この検出回路で得た実際の蓄積時
間信号と前記最大蓄積時間信号とを比較し実際の蓄積時
間信号が大きくなったとき出力を生じる回路とを備え、
この回路に出力が生じたときこの出力を前記ゲートパル
サに割込ませてこのゲートパルサの通常のオン、オフゲ
ートパルスを停止させると共に緊急のゲートパルスを出
力させ且つ主回路を開路させるようにしたゲートターン
オフサイリスタの保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9587475A JPS582550B2 (ja) | 1975-08-08 | 1975-08-08 | ゲ−トタ−ンオフサイリスタノホゴソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9587475A JPS582550B2 (ja) | 1975-08-08 | 1975-08-08 | ゲ−トタ−ンオフサイリスタノホゴソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5219955A JPS5219955A (en) | 1977-02-15 |
| JPS582550B2 true JPS582550B2 (ja) | 1983-01-17 |
Family
ID=14149482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9587475A Expired JPS582550B2 (ja) | 1975-08-08 | 1975-08-08 | ゲ−トタ−ンオフサイリスタノホゴソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582550B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859379U (ja) * | 1981-10-16 | 1983-04-21 | 株式会社明電舎 | ゲ−トタ−ンオフサイリスタの故障検出装置 |
| JPH0320544U (ja) * | 1989-07-05 | 1991-02-28 |
-
1975
- 1975-08-08 JP JP9587475A patent/JPS582550B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5219955A (en) | 1977-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532635A (en) | Voltage clamp circuit and method | |
| US3821630A (en) | Commutation failure detection and control for scr inverters | |
| US4321644A (en) | Power line transient limiter | |
| CA1118490A (en) | Commutation failure detection and restoration for scr frequency converters | |
| JPS582550B2 (ja) | ゲ−トタ−ンオフサイリスタノホゴソウチ | |
| US4942494A (en) | Short-circuit protector for a half-controlled three-phase bridge | |
| US4263646A (en) | Missed commutation detector and safeguard arrangement | |
| JP3122247B2 (ja) | 交流しゃ断器 | |
| JP3191661B2 (ja) | 半導体素子の過負荷保護回路 | |
| US4680533A (en) | Protection arrangement for switching device of a capacitive load pulser circuit | |
| US4680532A (en) | False triggering protection for switching device of a capacitive load pulser circuit | |
| US3517265A (en) | Deionizing and fault protection circuit for a line-type pulser | |
| US3617810A (en) | Turn-on directing circuit for static switch | |
| US3579083A (en) | Protection means for rectifiers upon the occurence of undesired discharge currents | |
| JP2725950B2 (ja) | 光サイリスタバルブの保護装置 | |
| JPS5943827Y2 (ja) | ゲ−トタ−ンオフサイリスタの過電流保護装置 | |
| SU1246227A1 (ru) | Импульсный датчик тока | |
| JP2592977B2 (ja) | 電力変換装置 | |
| JP2629984B2 (ja) | 漏電検出装置および漏電しゃ断装置 | |
| JP2687068B2 (ja) | ビーム電源装置 | |
| JP2515936Y2 (ja) | 漏電検知器 | |
| JPS603637Y2 (ja) | サイリスタインバ−タの保護回路 | |
| JPS597479A (ja) | 溶接用電源 | |
| JPS5932012B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト駆動装置 | |
| JPS639280Y2 (ja) |